KR20020003587A - 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 - Google Patents
트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020003587A KR20020003587A KR1020000034080A KR20000034080A KR20020003587A KR 20020003587 A KR20020003587 A KR 20020003587A KR 1020000034080 A KR1020000034080 A KR 1020000034080A KR 20000034080 A KR20000034080 A KR 20000034080A KR 20020003587 A KR20020003587 A KR 20020003587A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- hydrogen
- ferroelectric
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 트랜지스터의 게이트 산화막 내에 수소를 주입시켜 안정된 문턱전압 특성을 얻도록 함과 동시에 게이트 산화막 내에 주입된 수소가 강유전체 캐패시터로 확산되는 것을 효과적으로 방지할 수 있는 강유전체 메모리 소자 및 그 제조 방법에 관한 것으로, 게이트 산화막 내에 수소를 주입하는 공정을 포함하는 트랜지스터 제조 공정이 완료된 전체 구조 상에 수소 확산방지막으로 Al2O3층을 형성하여, 트랜지스터 상부의 강유전체 캐패시터로 수소가 확산되는 것을 효과적으로 방지하는데 그 특징이 있다.
Description
본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로 특히, 트랜지스터의 문턱전압 안정화를 위한 수소 처리에 따른 강유전체 캐패시터의 특성 저하를 방지할 수 있는 강유전체 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM의 축전물질로는 SriBijTa2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
첨부된 도면 도 1은 종래 기술에 따른 COB(capacitor on bit line) 구조의 FeRAM 소자 제조 공정 단면도이다. FeRAM의 제조 공정은 CMOS 트랜지스터를 형성하는 공정과 캐패시터를 형성하는 백-엔드(back-end) 공정 순서로 나누어진다.
도 1은 소자분리막(11) 그리고 게이트 절연막(12), 게이트 전극(13) 및 소오스·드레인(14)으로 이루어지는 트랜지스터 형성이 완료된 실리콘 기판(10) 상부에제1 HTO막(high temperature oxide layer, 15) 및 제1 BPSG막(boro-phospho-silicate-glass)(16)을 형성하고, 제1 BPSG막(16) 및 제1 HTO막(15)을 선택적으로 식각하여 소오스·드레인(14)을 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통하여 트랜지스터의 소오스·드레인(14)과 연결되는 연결배선(17)을 형성하고, 전체 구조 상에 제2 HTO막(18), 제2 BPSG막(19) 및 제3 HTO막(20)을 형성한 다음, 하부전극(21), 강유전체막(22) 및 상부전극(23)으로 이루어지는 캐패시터를 형성하고, 전체 구조 상에 캐패시터를 덮는 층간절연막(24)을 형성하고, 캐패시터의 상부전극(23)을 노출시키는 콘택홀과 연결배선(17)을 노출시키는 콘택홀을 형성한 후, 상기 연결배선(17)을 통하여 캐패시터와 트랜지스터를 연결하는 금속배선(25)을 형성한 상태를 보이고 있다.
전술한 바와 같이 이루어지는 종래의 FeRAM 제조 공정에서 워드라인으로 사용되는 게이트 전극(13)은 도핑된 폴리실리콘 또는 폴리사이드로 형성한다. 소자의 고집적화에 따라 게이트 전극 아래의 게이트 산화막(12)은 더욱 얇고 치밀한 구조를 가져야 한다.
게이트 산화막의 특성은 제조 공정에 매우 민감하며, 소자 제조 공정상 실리콘 기판에 댕글링 본드(dangling bond)가 생성되는 것을 피할 수 없다. 댕글링 본드의 생성은 문턱전압의 상승 또는 변화를 일으켜 안정적인 소자의 구현에 어려움이 많다. 더욱이 소자의 고집적화에 따른 게이트 산화막의 두께 감소에 따라 필수적으로 안정된 문턱전압 특성을 얻어야 하기 때문에, 댕글링 본드에 의해 문턱전압이 불안정해지는 것을 효과적으로 억제할 수 있어야 한다.
일반적으로 실리콘 기판의 댕글링 본드를 제거하기 위하여 수소 처리 공정이 이용된다. 그 예로서 게이트를 이룰 폴리실리콘막을 수소 분위기에서 증착하거나, 또는 폴리실리콘막 증착 후에 수소 분위기에서 열처리(anneal)를 실시하여 수소를 게이트 산화막에 주입한다. 그러나, 수소는 이온 반경이 작기 때문에 확산을 방지하거나 조절하기가 어렵다. 한편, 트랜지스터 상부에 형성되는 강유전체 캐패시터는 수소에 의하여 특성이 급격하게 저하된다. 따라서, 수소 처리 공정이 필요한 트랜지스터와 수소에 의해 특성이 저하되는 강유전체 캐패시터를 동일 기판 상에 구현하여 우수한 특성의 고집적 FeRAM 소자를 얻기가 어려운 실정이다.
상기와 같은 문제점을 해결하기 위한 본 발명은 트랜지스터의 게이트 산화막내에 수소를 주입시켜 안정된 문턱전압 특성을 얻도록 함과 동시에 게이트 산화막 내에 주입된 수소가 강유전체 캐패시터로 확산되는 것을 효과적으로 방지할 수 있는 강유전체 메모리 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 FeRAM 단면도,
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 FeRAM 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
32: 게이트 산화막 33: 폴리실리콘막
35: Al2O3막 41: 하부전극
42: 강유전체막 43: 상부전극
상기와 같은 목적을 달성하기 위한 본 발명은 게이트 산화막, 게이트 전극 및 소오스 드레인을 포함하는 트랜지스터를 반도체 기판 상에 형성하는 제1 단계; 수소 가스 분위기에서 열처리를 실시하여 상기 게이트 전극 하부의 상기 게이트 산화막 내에 수소를 주입하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에Al2O3수소 확산방지막을 형성하는 제3 단계; 상기 Al2O3수소 확산방지막 상에 층간절연막을 형성하는 제4 단계; 및 상기 층간절연막 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 제5 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 소자분리막 및 게이트 산화막 형성이 완료된 반도체 기판 상에 수소 분위기에서 폴리실리콘막을 형성하는 제1 단계; 상기 폴리실리콘막을 패터닝하여 게이트 전극을 형성하고, 상기 게이트 전극 양단의 상기 반도체 기판 내에 소오스 드레인을 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 Al2O3수소 확산방지막을 형성하는 제3 단계; 상기 Al2O3수소 확산방지막 상에 층간절연막을 형성하는 제4 단계; 및 상기 층간절연막 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 제5 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은 반도체 기판; 상기 반도체 기판 상에 형성된 트랜지스터; 상기 트랜지스터를 포함한 반도체 기판 상부를 덮으며 수소 확산을 방지하는 Al2O3막; 상기 수소 확산방지막 상에 형성된 제1 층간절연막; 상기 층간절연막 상에 형성된 강유전체 캐패시터; 상기 강유전체 캐패시터를 덮는 제1 층간절연막; 및 상기 트랜지스터 및 상기 강유전체 캐패시터를 연결하는 배선을 포함하는 강유전체 메모리 소자를 제공한다.
본 발명은 게이트 산화막 내에 수소를 주입하는 공정을 포함하는 트랜지스터 제조 공정이 완료된 전체 구조 상에 수소 확산방지막으로 Al2O3층을 형성하여, 트랜지스터 상부의 강유전체 캐패시터로 수소가 확산되는 것을 효과적으로 방지하는데 그 특징이 있다.
종래 트랜지스터 형성이 완료된 전체 구조를 덮는 HTO막을 대신하여 Al2O3층을 형성한다. Al2O3층은 막질이 치밀하여 수소의 확산을 충분히 방지할 수 있으며, 그 자체가 절연체이기 때문에 종래 사용되었던 HTO막 등과 같은 절연층을 대신할 수 있기 때문에 새로운 층의 추가는 발생하지 않는다. 또한, Al2O3층은 수백 Å의 얇은 두께로도 충분히 수소의 확산을 방지할 수 있기 때문에 전체적인 두께의 증가 및 토포로지(topology)의 변화를 주지 않는 장점이 있다.
이하, 첨부된 도면 도 2a 내지 도 2c를 참조하여 본 발명의 실시 예에 따른 강유전체 메모리 소자 제조 방법을 상세하게 설명한다.
먼저 도 2a에 도시한 바와 같이, 소자분리막(31) 형성이 완료된 기판(30) 상에 게이트 산화막(32)을 형성하고, 게이트 전극을 이룰 폴리실리콘막(33)을 형성한다.
이어서 도 2b에 도시한 바와 같이, 폴리실리콘막(33)을 패터닝하여 게이트 전극 패턴을 형성하고, 게이트 전극 양단의 실리콘 기판(30)에 소오스·드레인(34)을 형성하고, 수소 분위기에서 열처리 공정을 실시하여 게이트 산화막(32) 내에 수소를 주입시킨 다음, 전체 구조 상에 수소확산방지막인 Al2O3막(35)을 형성한다.
상기 Al2O3막은 CVD(chemical vapor deposition), PVD(physical vapor deposition) 또는 MOD(metal organic deposition) 방법으로 형성하며 그 두께는 100 ㎚ 이하가 되도록 한다. PVD 증착방식을 이용할 경우 미케니컬 얼로이(mechanical alloy)를 통하여 형성된 소스를 사용한다. 한편, Al2O3막(35) 형성 후에는 300 ℃ 내지 850 ℃ 온도에서 한번 이상 열처리한다.
다음으로 도 2c에 도시한 바와 같이, Al2O3막(35) 상에 제1 BPSG막(36)을 형성하고, 제1 BPSG막(36) 및 Al2O3막(35)을 선택적으로 식각하여 소오스·드레인(34)을 노출시키는 콘택홀을 형성하고, 폴리실리콘막을 증착 및 식각하여 상기 콘택홀을 통하여 트랜지스터의 소오스·드레인(34)과 연결되는 연결배선(37)을 형성하고, 전체 구조 상에 제1 HTO막(38), 제2 BPSG막(39) 및 제2 HTO막(40)을 형성한 다음, 하부전극(41), 강유전체막(42) 및 상부전극(43)으로 이루어지는 캐패시터를 형성하고, 전체 구조 상에 캐패시터를 덮는 층간절연막(44)을 형성하고, 캐패시터 상부전극(43)을 노출시키는 콘택홀과 연결배선(37)을 노출시키는 콘택홀을 형성한 후, 상기 연결배선(37)을 통하여 캐패시터와 트랜지스터를 연결하는 금속배선(45)을 형성한다.
강유전체 캐패시터의 상부전극과 하부전극은 Ru, RuO2, Ir, IrO2, Pt, Ti, TiO2등으로 형성하고 전극의 두께는 200 ㎚ 이하가 되도록 한다. 그리고 강유전체막은 SBT, PZT, PLZT(Pb(1-x)LaxZryTi(1-y)O3), BT(BaTiO3), ST(SrTiO3), PT(PbTiO3),BLT(Bi4-xLaxTi3O12) 등으로 형성한다.
상기 본 발명의 실시 예에서는 게이트 전극 패턴 형성 후 수소 분위기에서 열처리하는 것을 예로서 설명하였으나, 수소 분위기에서 폴리실리콘막(33)을 증착하여 수소 분위기에서 실시하는 열처리 공정을 생략할 수도 있다.
전술한 바와 같이 형성된 Al2O3막(35)은 수소의 확산에 의한 장벽층(barrier)으로 작용하여 얇게 증착해도 수소의 확산을 충분히 억제할 수 있다. 따라서, Al2O3막(35) 아래에 수소가 저장되어 게이트 전극을 이루는 폴리실리콘막(33) 아래에 위치한 게이트 산화막에 수소가 공급되므로 소자의 불안정을 야기하는 댕글링 본드 수를 줄여 안정된 문턱전압을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, CMOS 트랜지스터에는 적절하게 수소를 공급하여 문턱전압을 안정화시키고, 강유전체 캐패시터로의 수소 확산은 효과적으로 방지하여 안정된 정전용량을 확보할 수 있다. 그리고 Al2O3막을 얇게 형성할 수 있기 때문에 콘택홀 형성을 위한 식각 두께가 감소하여 보다 용이하게 공정을 진행할 수 있다. 특히, 본 발명에서 이용하는 Al2O3막은 절연체이기 때문에, 수소 저장을 위한 Mg2Ni, CaNi5, CaNi7등과 같이 전도체를 사용하는 경우 필요한 절연용 스페이서 형성 공정 등이 생략될 수 있어서 생산 수율 및 제조 단가를 감소시킬 수 있다.
Claims (6)
- 강유전체 메모리 소자 제조 방법에 있어서,게이트 산화막, 게이트 전극 및 소오스 드레인을 포함하는 트랜지스터를 반도체 기판 상에 형성하는 제1 단계;수소 가스 분위기에서 열처리를 실시하여 상기 게이트 전극 하부의 상기 게이트 산화막 내에 수소를 주입하는 제2 단계;상기 제2 단계가 완료된 전체 구조 상에 Al2O3수소 확산방지막을 형성하는 제3 단계;상기 Al2O3수소 확산방지막 상에 층간절연막을 형성하는 제4 단계; 및상기 층간절연막 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 제5 단계를 포함하는 강유전체 메모리 소자 제조 방법.
- 강유전체 메모리 소자 제조 방법에 있어서,소자분리막 및 게이트 산화막 형성이 완료된 반도체 기판 상에 수소 분위기에서 폴리실리콘막을 형성하는 제1 단계;상기 폴리실리콘막을 패터닝하여 게이트 전극을 형성하고, 상기 게이트 전극양단의 상기 반도체 기판 내에 소오스 드레인을 형성하는 제2 단계;상기 제2 단계가 완료된 전체 구조 상에 Al2O3수소 확산방지막을 형성하는 제3 단계;상기 Al2O3수소 확산방지막 상에 층간절연막을 형성하는 제4 단계; 및상기 층간절연막 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 제5 단계를 포함하는 강유전체 메모리 소자 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제5 단계 후,상기 제5 단계가 완료된 전체 구조 상에 층간절연막을 형성하는 제6 단계; 및상기 강유전체 캐패시터와 상기 트랜지스터를 연결하는 배선을 형성하는 제7 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 3 항에 있어서,상기 제3 단계 후,열처리를 실시하는 제8 단계를 더 포함하는 강유전체 메모리 소자 제조 방법.
- 제 4 항에 있어서,상기 제8 단계는,350 ℃ 내지 850 ℃ 온도에서 열처리하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 강유전체 메모리 소자에 있어서,반도체 기판;상기 반도체 기판 상에 형성된 트랜지스터;상기 트랜지스터를 포함한 반도체 기판 상부를 덮으며 수소 확산을 방지하는 Al2O3막;상기 수소 확산방지막 상에 형성된 제1 층간절연막;상기 층간절연막 상에 형성된 강유전체 캐패시터;상기 강유전체 캐패시터를 덮는 제1 층간절연막; 및상기 트랜지스터 및 상기 강유전체 캐패시터를 연결하는 배선을 포함하는 강유전체 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000034080A KR100609041B1 (ko) | 2000-06-21 | 2000-06-21 | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000034080A KR100609041B1 (ko) | 2000-06-21 | 2000-06-21 | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020003587A true KR20020003587A (ko) | 2002-01-15 |
| KR100609041B1 KR100609041B1 (ko) | 2006-08-09 |
Family
ID=19672901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000034080A KR100609041B1 (ko) | 2000-06-21 | 2000-06-21 | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100609041B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| JP2917916B2 (ja) * | 1996-06-12 | 1999-07-12 | 日本電気株式会社 | 強誘電体を用いた半導体集積回路とその製造方法 |
-
2000
- 2000-06-21 KR KR1020000034080A patent/KR100609041B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100609041B1 (ko) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
| KR100505445B1 (ko) | 반도체 소자의 강유전체 캐패시터 및 그 형성방법 | |
| US20010051381A1 (en) | Method for manufacturing a ferroelectric memory | |
| JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| KR100609041B1 (ko) | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| US6783996B2 (en) | Capacitor of semiconductor device and fabrication method thereof | |
| KR100472731B1 (ko) | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 | |
| KR100573848B1 (ko) | 게이트 전극 상에 수소저장막을 구비하는 강유전체 메모리소자 및 그 제조 방법 | |
| KR100384847B1 (ko) | 캐패시터의 제조 방법 | |
| KR100545702B1 (ko) | 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법 | |
| KR20020043905A (ko) | 캐패시터의 제조 방법 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20010109615A (ko) | 반도체 소자의 강유전체 캐패시터 | |
| KR100321690B1 (ko) | 에프램 소자의 캐패시터 제조 방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20010061110A (ko) | 비휘발성 강유전체 메모리 소자의 제조 방법 | |
| KR20020002570A (ko) | 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100599432B1 (ko) | 강유전체 메모리 소자의 금속배선 형성 방법 | |
| KR100600054B1 (ko) | 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR20040059436A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100468708B1 (ko) | 강유전체커패시터및그제조방법 | |
| KR20020002613A (ko) | 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법 | |
| KR20020055105A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20010004364A (ko) | 막 들림을 방지할 수 있는 반도체 메모리 소자 제조 방법 | |
| KR20010004303A (ko) | 강유전체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |