KR20020002829A - 메인 워드라인 구동 회로 - Google Patents

Abstract

본 발명의 메인 워드라인 구동 회로는, 선택된 어드레스의 조합에 의해서 메탈 라인으로 메인 워드 라인 구동 신호를 발생하는 메인 워드라인 드라이버 수단과, 상기 메인 워드 라인 구동 신호를 입력하여 n개의 워드 라인을 구동시키는 n개의 로컬 워드라인 드라이버 수단과, 상기 메인 워드라인 드라이버 수단의 반대쪽의 메탈 라인에 접속되며, 상기 메인 워드 라인 구동 신호의 전위 레벨 상태를 검출하여 완충시키는 메인 워드 라인 완충 수단을 포함하여 구성하므로써, 메인 워드 라인 신호의 슬로프를 빠르게 하여 워드 라인을 빠르게 인에이블 시킬 수 있다.

Description

메인 워드라인 구동 회로{MAIN WORD LINE DRIVING CIRCUIT}

본 발명은 반도체 메모리 장치의 메인 워드 라인 구동회로에 관한 것으로, 보다 상세하게는 메인 워드 라인(main word line) 신호의 슬로프(slope)를 빠르게 하여 워드 라인을 빠르게 인에이블 시킨 메인 워드 라인 구동회로에 관한 것이다.

통상의 디램(DRAM : Dynamic Random Access Memory)이나 에스램(SRAM)과 같은 반도체 메모리 장치는 2진정보를 저장하기 위한 다수의 메모리 셀 어래이와, 어드레스에 의하여 상기 다수의 메모리 셀 어래이들을 선택하는 디코더를 구비한다. 상기 메모리 셀들은 각각 하나의 캐패시터 및 하나의 MOS 트랜지스터로 구성되며, 상기 메모리 셀용 MOS 트랜지스터로는 제작이 손쉽고, 면적 및 전력소모가 작은 NMOS 트랜지스터가 주로 사용된다. 상기 메모리 셀에 포함된 상기 NMOS 트랜지스터는 자신의 문턱전압 만큼 전원전압을 손실시키는 단점을 안고 있다. 그리고 상기 메모리 셀 어래이는 다수의 메모리 셀들의 NMOS 트랜지스터들이 공통 접속된 워드라인을 구비한다. 상기 워드라인은 상기 다수의 NMOS 트랜지스터들을 정상적으로 구동하기 위하여 전원전압 보다 높은 고전력(Vpp)의 신호를 공급받아야 한다.

상기 워드라인을 구동하기 위한 워드라인 구동 회로는 상기 메모리 셀 어래이의 워드라인과 상기 디코더의 사이에 접속되며, 워드라인에 접속된 다수의 메모리 셀들을 구동하기 위한 고전력의 워드라인 구동신호를 발생한다.

그러면, 도 1을 참조하여 종래의 메인 워드 라인 구동회로의 구성 및 동작에 대해 알아보고 그 문제점에 대해 설명하기로 한다.

종래의 메인 워드라인 구동 회로는 도 1에 도시한 바와 같이, 선택된 어드레스의 조합에 의해서 메인 워드 라인(MWL)을 구동 시키기 위한 메인 워드 라인(MWL) 구동 신호를 발생하는 메인 워드라인 드라이버부(10)와, 상기 메인 워드 라인(MWL) 구동 신호를 입력하여 워드 라인(WL)을 구동시키는 n개의 로컬 워드라인 드라이버부(20n)로 구성된다.

입력 어드레스 코딩(input address coding)에 의해서 메인 워드 라인 신호(MWL)가 선택되고, 이 신호는 메탈 라인으로 연결되어 로컬 워드 라인 드라이버부(20n)에 전달된다. 이때, 메인 워드 라인 신호(MWL)는 메탈 라인의 저항과 캐패시터 성분, 그리고 로컬 워드 라인 드라이버부(20n)의 게이트 캐패시턴스에 의해서 인에이블 슬로프가 매우 느려지게 된다.

메인 워드 라인(MWL)의 슬로프가 느려지면 로컬 워드 라인 드라이버부(20n)에서 워드 라인 신호가 늦게 선택되게 된다.

결국, 워드 라인 신호가 늦게 인에이블되면, 램(RAM)을 동작시키는데 필요한 워드 라인과 제어 신호들과의 마진 확보가 어렵게 된다. 또한, 워드 라인 슬로프가 느려져서 워드 라인과 제어 신호 사이에 마진을 많이 주면 램(RAM)이 동작하는데 필요한 액세스 타임(access time)을 만족시킬 수 없게 된다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 메인 워드 라인 신호의 슬로프를 빠르게 하여 워드 라인을 빠르게 인에이블 시킬 수 있는 메인 워드 라인 구동회로를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 메인 워드라인 구동 회로는,

선택된 어드레스의 조합에 의해서 메탈 라인으로 메인 워드 라인 구동 신호를 발생하는 메인 워드라인 드라이버 수단과,

상기 메인 워드 라인 구동 신호를 입력하여 n개의 워드 라인을 구동시키는 n개의 로컬 워드라인 드라이버 수단과,

상기 메인 워드라인 드라이버 수단의 반대쪽의 메탈 라인에 접속되며, 상기 메인 워드 라인 구동 신호의 전위 레벨 상태를 검출하여 완충시키는 메인 워드 라인 완충 수단을 포함하여 이루어진 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 메인 워드 라인 완충 수단은, 상기 메인 워드 라인 구동 신호로 전원전압을 공급하는 풀업 드라이버부와, 상기 메인 워드 라인 구동 신호가 제 1 전압레벨을 가질 때 상기 풀업 드라이버부를 구동시키는 전위 검출 소자와, 상기 메인 워드 라인 구동 신호가 제 2 전압레벨을 가질 때 접지전압을 공급하는 풀다운 드라이버부로 구성된 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 풀업 드라이버부와 상기 풀다운 드라이버부는, 모두 PMOS 트랜지스터로 구성된 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 전위 검출 소자는 NMOS 트랜지스터인 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 제 1 전압레벨은 로직하이이고, 상기 제 2 전압레벨은 로직로우인 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 전위 검출 소자가 턴오프시 상기 풀업 드라이버부가 턴오프되도록 동작을 제어하는 제 1 풀업 드라이버 제어부를 추가로 포함하여 구성된 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 제 1 풀업 드라이버 제어부는 PMOS 트랜지스터인 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 전위 검출 소자가 턴오프시 상기 풀업 드라이버부가 턴오프되도록 동작을 제어하는 제 2 풀업 드라이버제어부를 추가로 포함하여 구성된 것을 특징으로 한다.

본 발명의 메인 워드 라인 구동 회로에 있어서, 상기 제 2 풀업 드라이버 제어부는 NMOS 트랜지스터인 것을 특징으로 한다.

도 1은 종래기술에 따른 메인 워드라인 구동 회로의 구성도

도 2는 본 발명에 의한 메인 워드라인 구동 회로의 구성도

도 3은 종래 및 본 발명의 메인 워드라인 신호 파형을 비교한 그래프

* 도면의 주요부분에 대한 부호의 설명 *

10 : 메인 워드라인 드라이버부 20∼20n : 로컬 워드라인 드라이버부

30 : 메인 워드라인 완충 회로부

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 2는 본 발명에 의한 메인 워드 라인 구동 회로의 구성을 나타낸 것이다.

도시된 바와 같이, 선택된 어드레스의 조합에 의해서 메인 워드 라인(MWL)을 구동 시키기 위한 메인 워드 라인 구동 신호(MWL)를 발생하는 메인 워드라인 드라이버부(10)와, 상기 메인 워드 라인 구동 신호(MWL)를 입력하여 각각의 워드 라인(WL)을 구동시키는 n개의 로컬 워드라인 드라이버부(20n)와, 상기 메인 워드 라인 구동 신호(MWL)의 전위 레벨 상태를 검출하여 완충시키는 메인 워드 라인 완충 회로부(30)로 구성된다.

상기 메인 워드 라인 완충 회로부(30)는, 상기 메인 워드 라인 구동 신호(MWL)로 전원전압(Vcc)을 공급하는 PMOS 트랜지스터(MP1)와, 상기 메인 워드 라인 구동 신호(MWL)가 하이 레벨을 가질 때 상기 PMOS 트랜지스터(MP1)의 게이트 단자의 전위를 접지전압(Vss)으로 만드는 NMOS 트랜지스터(MN1)와, 상기 메인 워드 라인 구동 신호(MWL)가 로우 레벨을 가질 때 상기 메인 워드 라인 구동 신호(MWL)로 접지전압(Vss)을 공급하는 PMOS 트랜지스터(MP2)로 구성된다.

먼저, 선택된 어드레스 코딩에 의해 메인 워드 라인 신호(MWL)가 로우에서 하이로 전이하게 된다. 이때, NMOS 트랜지스터(MN1)가 턴온되어 노드(Nd1)의 전위가 로우가 된다. 상기 노드(Nd1)의 전위가 로우가 되면 PMOS 트랜지스터(P1)가 턴온되어 메인 워드 라인 신호(MWL)를 하이로 전이 시킨다.

종래의 경우(도 1)에서는 메인 워드 라인 신호(MWL)가 하이로 전이 될 때는 메인 워드 라인 드라이버 내에 있는 PMOS 트랜지스터에 의해서만 동작하게 되었다. 그러나, 본 발명에서는 NMOS 트랜지스터(MN1)과 PMOS 트랜지스터(P1)에 의해서도 하이로 전이하게 되므로 메인 워드 라인 신호(MWL)의 인에이블 슬로프가 크게 개선된다.

메인 워드 라인 신호(MWL)는 메탈 라인으로 모든 로컬 워드 라인 드라이버부(20n)에 연결이 되므로 끝부분에서는 메탈 라인의 저항과 커패시터 및 게이트 캐패시턴스 성분이 크게 증가하여 슬로프가 매우 느려지게 된다.

따라서, 끝부분에 본 발명에서 사용한 메인 워드 라인 완충부(30)를 설치하면 메인 워드 라인 신호(MWL)의 슬로프를 크게 개선시킬 수 있다.

도 3은 종래 및 본 발명의 메인 워드라인 신호 파형을 비교한 그래프로이다.

도시된 바와 같이, 종래의 메인 워드 라인 신호 파형(b)에 비하여 본 발명의 메인 워드 라인 신호 파형(c)이 어드레스 입력 신호(a)에 가깝게 만들어 진 것을 알 수 있다.

메인 워드 라인 신호(MWL)가 디스에이블되어서 하이에서 로우로 전이하면 NMOS 트랜지스터(MN1)이 턴오프된다. 이때, 노드(Nd1)의 전위를 하이로 유지시켜PMOS 트랜지스터(MP1)를 턴오프시키기 위해서 항상 턴온되어 있는 PMOS 트랜지스터(MP3)와 NMOS 트랜지스터(MN2)를 연결하였다.

메인 워드 라인 신호(MWL)가 하이에서 로우로 디스에이블 될 때에는 상기 PMOS 트랜지스터(MP1)가 빠르게 디스에이블 되어야 하므로, NMOS 트랜지스터(MN2)에 의해서 먼저 노드(Nd1)의 전위를 올리고 항상 턴온되어 있는 PMOS 트랜지스터(MP3)에 의해서 노드(Nd1)의 전위를 풀(full) 전원전압(Vcc) 레벨까지 끌어올린다.

또한, 메인 워드 라인 신호(MWL)가 디스에이블 되는 것을 빠르게 하기 위해서 PMOS 트랜지스터(MP2)를 연결해서 사용한다.

이상에서 설명한 바와 같이, 본 발명에 의한 메인 워드라인 구동 회로에 의하면, 메인 워드 라인 구동 신호(MWL)를 메탈 라인으로 발생하는 메인 워드라인 드라이버이 있는 메탈 라인의 반대쪽에 상기 메인 워드 라인 구동 신호(MWL)의 전위 레벨을 검출하여 완충시키는 신호 완충 회로를 구성하여, 로컬 워드 라인 드라이버에서 워드 라인을 빠르게 인에이블 시킬 수 있고, 워드 라인과 제어 신호와의 충분한 시간 마진을 확보할 수 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (9)

1. 반도체 메모리 장치에 있어서,

   선택된 어드레스의 조합에 의해서 메탈 라인으로 메인 워드 라인 구동 신호를 발생하는 메인 워드라인 드라이버 수단과,

   상기 메인 워드 라인 구동 신호를 입력하여 n개의 워드 라인을 구동시키는 n개의 로컬 워드라인 드라이버 수단과,

   상기 메인 워드라인 드라이버 수단의 반대쪽의 메탈 라인에 접속되며, 상기 메인 워드 라인 구동 신호의 전위 레벨 상태를 검출하여 완충시키는 메인 워드 라인 완충 수단을 포함하여 이루어진 것을 특징으로 하는 메인 워드 라인 구동 회로.
2. 제 1 항에 있어서, 상기 메인 워드 라인 완충 수단은,

   상기 메인 워드 라인 구동 신호로 전원전압을 공급하는 풀업 드라이버부와,

   상기 메인 워드 라인 구동 신호가 제 1 전압레벨을 가질 때 상기 풀업 드라이버부를 구동시키는 전위 검출 소자와,

   상기 메인 워드 라인 구동 신호가 제 2 전압레벨을 가질 때 상기 메인 워드 라인 구동 신호로 접지전압을 공급하는 풀다운 드라이버부로 구성된 것을 특징으로 하는 메인 워드 라인 구동 회로.
3. 제 2 항에 있어서, 상기 풀업 드라이버부와 상기 풀다운 드라이버부는,

   모두 PMOS 트랜지스터로 구성된 것을 특징으로 하는 메인 워드 라인 구동 회로.
4. 제 2 항에 있어서, 상기 전위 검출 소자는,

   NMOS 트랜지스터인 것을 특징으로 하는 메인 워드 라인 구동 회로.
5. 제 2 항에 있어서,

   상기 제 1 전압레벨은 로직하이이고,

   상기 제 2 전압레벨은 로직로우인 것을 특징으로 하는 메인 워드 라인 구동 회로.
6. 제 2 항에 있어서,

   상기 전위 검출 소자가 턴오프시 상기 풀업 드라이버부가 턴오프되도록 동작을 제어하는 제 1 풀업 드라이버 제어부를 추가로 포함하여 구성된 것을 특징으로 하는 워드 라인 구동 회로.
7. 제 6 항에 있어서,

   상기 제 1 풀업 드라이버 제어부는 PMOS 트랜지스터인 것을 특징으로 하는 워드 라인 구동 회로.
8. 제 6 항에 있어서,

   상기 전위 검출 소자가 턴오프시 상기 풀업 드라이버부가 턴오프되도록 동작을 제어하는 제 2 풀업 드라이버 제어부를 추가로 포함하여 구성된 것을 특징으로 하는 워드 라인 구동 회로.
9. 제 8 항에 있어서,

   상기 제 2 풀업 드라이버 제어부는 NMOS 트랜지스터인 것을 특징으로 하는 워드 라인 구동 회로.