KR100928410B1 - 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치 - Google Patents

메인 워드라인의 리피터를 구비하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100928410B1
KR100928410B1 KR1020070034795A KR20070034795A KR100928410B1 KR 100928410 B1 KR100928410 B1 KR 100928410B1 KR 1020070034795 A KR1020070034795 A KR 1020070034795A KR 20070034795 A KR20070034795 A KR 20070034795A KR 100928410 B1 KR100928410 B1 KR 100928410B1
Authority
KR
South Korea
Prior art keywords
word line
memory
main word
repeater
main
Prior art date
Application number
KR1020070034795A
Other languages
English (en)
Other versions
KR20080091658A (ko
Inventor
박종훈
Original Assignee
엠시스랩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠시스랩 주식회사 filed Critical 엠시스랩 주식회사
Priority to KR1020070034795A priority Critical patent/KR100928410B1/ko
Publication of KR20080091658A publication Critical patent/KR20080091658A/ko
Application granted granted Critical
Publication of KR100928410B1 publication Critical patent/KR100928410B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Abstract

메인 워드라인의 리피터를 구비하는 반도체 메모리 장치가 게시된다. 본 발명의 반도체 메모리 장치는 행과 열로 이루어지는 매트릭스 구조 상에 배열되는 복수개의 메모리셀들을 포함하는 메모리 뱅크로서, 일정한 크기의 상기 메모리셀들을 구분하여 형성되는 다수개의 메모리 어레이들을 포함하는 상기 메모리 뱅크; 상기 메모리셀들 상에 배선되는 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 메인 워드라인; 각자에 대응하는 상기 메모리 어레이에 포함되는 상기 메모리셀들의 워드라인과 접속되는 다수개의 로컬 워드라인들; 상기 메인 워드라인을 구동하기 위한 메인 워드라인 드라이버로서, 상기 메모리 뱅크의 일측에 배치되는 상기 메인 워드라인 드라이버; 각자에 대응하는 상기 로컬 워드라인을 구동하기 위한 로컬 워드라인 드라이버들로서, 상기 메인 워드라인에 의하여 구동되는 상기 로컬 워드라인 드라이버들을 구비한다. 그리고, 본 발명의 반도체 메모리 장치는 상기 메인 워드라인 드라이버로부터 멀어짐에 따라 저하되는 상기 메인 워드라인의 구동 능력을 보상하기 위한 리피터(repeater)로서, 상기 메인 워드라인의 일부에 형성되는 상기 리피터를 더 구비한다.

Description

메인 워드라인의 리피터를 구비하는 반도체 메모리 장치{Memory Device including main word line repeater}
도 1은 종래의 반도체 메모리 장치를 나타내는 도면들이다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다.
도 3은 본 발명의 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다.
도 4는 본 발명의 또 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메인 워드라인을 위한 리피터(repeater)를 포함하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 메모리 셀 어레이에 연결된 워드라인 및 비트라인을 이용하여 메모리 셀에 데이터를 기록하거나 기록된 데이터를 읽는다. 일반적으로 워드라인과 비트라인은 행 방향 및 열 방향으로 확장되면서 대응하는 메모리 셀에 연결된다.
도 1은 종래의 반도체 메모리 장치를 나타내는 도면들이다. 도 1을 참조하면, 메인 워드라인 드라이버(MWLD)는 X 어드레스 버퍼(X-Address Buffer)에 의하여 선택되는 메인 워드라인(MWL)을 구동한다. 도 1에서는, 메인 워드라인 드라이버(MWLD)가 X 어드레스 버퍼(X-Address Buffer)에 인접하게 배치되어 있다.
그리고, 도 1에서, 로컬 워드라인 드라이버(LWLD)들은 해당 메인 워드라인(MWL)의 구동에 따라, 대응하는 메모리 어레이의 메모리셀들의 워드라인들과 접속되는 로컬 워드라인(LWL)을 구동한다.
그런데, 최근의 반도체 메모리 장치는 그 용량이 급속도로 증가하고 있으며, 메인 워드라인(MWL)의 길이도 점점 길어지고 있으며, 메인 워드라인(MWL)의 자체 저항 및 커패시턴스 등으로 전송신호의 지연도 증가하고 있다.
그 결과, 도 1과 같은 종래의 반도체 메모리 장치에서는, 동일한 메인 워드라인(MWL)에서도 배치되는 위치에 따라 수신 시간의 차이가 발생된다. 즉, 메인 워드라인 드라이버(MWLD)의 먼쪽에 배치되는 메인 워드라인(MWL)의 신호의 수신 지연은 상당히 크게 된다.
따라서, 본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 메인 워드라인 드라이버의 먼쪽에 배치되는 메인 워드라인의 신호의 수신 지연은 저감시킴으로써, 구동되는 메모리셀들 사이의 동작 타이밍의 차이를 감소시키는 반도체 메모리 장치를 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일면은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 행과 열로 이루어지는 매트릭스 구조 상에 배열되는 복수개의 메모리셀들을 포함하는 메모리 뱅크로서, 행방향으로 배열되는 제1 및 제2 메모리 블락을 포함하고, 상기 제1 및 제2 메모리 블락 각각은 일정한 크기로 상기 메모리셀들을 구분하여 형성되는 다수개의 메모리 어레이들을 포함하는 상기 메모리 뱅크; 상기 제1 메모리 블락의 상기 메모리셀들 상에 배선되는 제1 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 제1 메인 워드라인; 상기 제2 메모리 블락의 상기 메모리셀들 상에 배선되는 제2 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 제2 메인 워드라인; 각자에 대응하는 상기 메모리 어레이에 포함되는 상기 메모리셀들의 워드라인과 접속되는 다수개의 로컬 워드라인들; 상기 제1 메인 워드라인의 일단을 구동하는 메인 워드라인 드라이버로서, 상기 메모리 뱅크의 일측에 배치되는 상기 메인 워드라인 드라이버; 상기 제1 메인 워드라인의 다른 일단의 신호을 증폭하여 상기 제2 메인 워드라인의 일단으로 제공하는 리피터(repeater); 및 각자에 대응하는 상기 로컬 워드라인을 구동하기 위한 로컬 워드라인 드라이버들로서, 상기 제1 및 제2 메인 워드라인에 의하여 구동되는 상기 로컬 워드라인 드라이버들을 구비한다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다. 도 2를 참조하면, 본 발명의 반도체 메모리 장치는, 메모리 뱅크(BANK), 제1 메인 워드라인(MWL1), 제2 메인 워드라인(MWL2), 다수개의 로컬 워드라인(LWL)들, 메인 워드라인 드라이버(320), 로컬 워드라인 드라이버(330)들을 구비하며, 리피터(350)를 더 구비한다.
상기 메모리 뱅크(BANK)는 행과 열로 이루어지는 매트릭스 구조 상에 배열되는 복수개의 메모리셀들(미도시)을 포함한다. 그리고, 상기 메모리 뱅크(BANK)는 행방향으로 배열되는 제1 및 제2 메모리 블락(BK1, BK2)을 포함한다. 이때, 상기 제1 및 제2 메모리 블락(BK1, BK2) 각각은 일정한 크기로 상기 메모리셀들을 구분하여 형성되는 메모리 어레이(340)들로 구분된다.
상기 제1 메인 워드라인(MWL1)은 상기 제1 메모리 블락(BK1)의 상기 메모리셀들 상에 배선된다. 그리고, 상기 제2 메인 워드라인(MWL2)은 상기 제2 메모리 블락(BK2)의 상기 메모리셀들 상에 배선된다. 상기 제1 메인 워드라인(MWL1)은 상기 메인 워드라인 드라이버(320)으로부터 상기 메모리 뱅크(BANK)의 행방향으로 확장된다. 그리고, 상기 제2 메인 워드라인(MWL2)은 상기 제1 메인 워드라인(MWL1)의 다른 일단으로부터 상기 메모리 뱅크(BANK)의 행방향으로 확장된다.
상기 로컬 워드라인(LWL)들은 각자에 대응하는 상기 메모리 어레이(340)에 포함되는 상기 메모리셀들의 워드라인(미도시)에 접속된다.
상기 메인 워드라인 드라이버(320)는 상기 메모리 뱅크(BANK)의 일측에 배치되어, 상기 제1 메인 워드라인(MWL1)의 일단을 구동한다. 상기 로컬 워드라인 드라이버들(330)은 상기 제1 및 제2 메인 워드라인(MWL1, MWL2) 중 자신에 대응하는 어느하나에 의하여 구동된다. 즉, 제1 메모리 블락(BK1)의 상기 로컬 워드라인 드라이버들(330)은 상기 제1 메인 워드라인(MWL1)에 의하여 구동되며, 제2 메모리 블락(BK2)의 상기 로컬 워드라인 드라이버들(330)은 상기 제2 메인 워드라인(MWL2)에 의하여 구동된다. 그리고, 상기 로컬 워드라인 드라이버들(330)은 각자에 대응하는 상기 로컬 워드라인(LWL)을 구동한다.
상기 리피터(350)는 상기 제1 메인 워드라인(MWL1)과 제2 메인 워드라인(MWL2) 사이에 형성된다. 상기 리피터(350)는 상기 제1 메인 워드라인(MWL1)의 다른 일단의 신호을 증폭하여 상기 제2 메인 워드라인(MWL2)의 일단으로 제공한다. 이에 따라, 상기 메인 워드라인 드라이버(320)에서 드라이빙된 신호가, 상기 제1 메인 워드라인(MWL1)의 자체 저항 및 캐패시턴스에 의하여, 상기 제1 메인 워드라인(MWL1)의 다른 일단에서 비록 상당부분 약화된다 하더라도, 상기 메인 워드라인 드라이버(320)에서 드라이빙된 신호는 상기 리피터(350)에 의하여 증폭되어 상기 제2 메인 워드라인(MWL2)의 일단에 전송된다. 즉, 상기 리피터(350)는 상기 메인 워드라인 드라이버(320)으로부터 발생되는 신호를 동일한 논리상태로 증폭하여 상기 제2 메인 워드라인(MWL2)으로 제공하므로, 상기 메인 워드라인 드라이버(320)의 신호가 상기 제2 메인 워드라인(MWL2)에 직접 인가되는 것과 거의 동일하다.
그 결과, 도 1과 같이, 제1 메인 워드라인(MWL1)과 제2 메인 워드라인(MWL2)가 직접 접속되어 일체형의 형성되는 종래기술에서의 메인 워드라인(MWL)의 끝단(워드라인 드라이버로부터 가장 멀리 떨어진 단부)과 비교할 때, 본 발명에서의 제2 메인 워드라인(MWL2)의 끝단에서의 신호 지연은 상당히 감소된다.
이에 따라, 상기 메인 워드라인 드라이버(320)로부터 위치하는 거리의 차이에 의하여 발생되는 메모리셀들 간의 동작 타이밍의 차이도 현저히 저감된다.
바람직하기로는, 상기 리피터(350)는 상기 제1 메인 워드라인(MWL1)의 다른 일단의 신호를 수신하고, 상기 제2 메인 워드라인(MWL2)의 일단으로 출력을 제공하며, 직렬로 연결되는 짝수 개의 인버터들로 구현된다.
참고로, 도 2의 X 어드레스 버퍼(310)는 X-어드레스에 따라, 제1 메인 워드라인(MWL1)을 선택하여 구동한다.
도 3은 본 발명의 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다.
도 3을 참조하면, 상기 메모리 뱅크(BANK)는 상기 리피터(350)가 형성되는 영역에 의하여 제1 및 제2 메모리 블락(BK1, BK2)으로 구분된다. 그리고, 상기 제1 및 제2 메모리 블락들(BK1, BK2) 사이에는 기능회로블락(460)이 형성된다.
이와 같이, 상기 기능회로블락(460)이 상기 리피터(350)과 함께, 제1 및 제2 메모리 블락(BK1, BK2) 사이에 형성되는 경우에는, 본 발명의 반도체 메모리 장치에서 상기 리피터(350)를 구현함에 따라 증가되는 레이아웃 면적을 최소화할 수 있다.
도 4는 본 발명의 또 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다. 도 4의 실시예는 도 3의 실시예와 거의 동일하며, 리피터(350)와 기능회로블락(460)의 배치 위치에 차이가 있을 뿐이다.
즉, 도 3의 실시예에서는, 상기 리피터(350)가 상기 메인 워드라인 드라이버(320) 쪽에 가까운 쪽의 제1 메모리 블락(BK1) 쪽에 형성되며, 상기 기능회로블락(460)은 상기 메인 워드라인 드라이버(320) 쪽에 먼쪽의 제2 메모리 블락(BK2) 쪽에 형성된다.
반면에, 도 4의 실시예에서는, 상기 리피터(350)가 상기 메인 워드라인 드라이버(320) 쪽에 먼 쪽의 제2 메모리 블락(BK2) 쪽에 형성되며, 상기 기능회로블락(460)은 상기 메인 워드라인 드라이버(320) 쪽에 가까운 쪽의 제1 메모리 블락(BK1) 쪽에 형성된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는, 로컬 워드라인 드라이버 및 로컬 워드라인을 사용하는 반도체 메모리 장치가 도시되고 기술되었으나, 본 발명의 기술적 사상은 로컬 워드라인 드라이버 및 로컬 워드라인을 미사용하는 반도체 메모리 장치에도 적용될 수 있음은 당업자에게는 자명한 사실이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명의 반도체 메모리 장치에서는, 제1 메인 워드라인과 제2 메인 워드라인 사이에 리피터를 구비한다.
그 결과, 제1 메인 워드라인(MWL1)과 제2 메인 워드라인(MWL2)이 직접 접속되어 일체형으로 형성되는 종래기술에서의 메인 워드라인(MWL)의 끝단(워드라인 드라이버로부터 가장 멀리 떨어진 단부)과 비교할 때, 본 발명에서의 제2 메인 워드라인(MWL2)의 끝단에서의 신호 지연은 상당히 감소된다.
이에 따라, 상기 메인 워드라인 드라이버로부터 위치하는 거리의 차이에 의하여 발생되는 메모리셀들 사이의 동작 타이밍의 차이도 현저히 저감된다.

Claims (10)

  1. 행과 열로 이루어지는 매트릭스 구조 상에 배열되는 복수개의 메모리셀들을 포함하는 메모리 뱅크로서, 행방향으로 배열되는 제1 및 제2 메모리 블락을 포함하고, 상기 제1 및 제2 메모리 블락 각각은 일정한 크기로 상기 메모리셀들을 구분하여 형성되는 다수개의 메모리 어레이들을 포함하는 상기 메모리 뱅크;
    상기 제1 메모리 블락의 상기 메모리셀들 상에 배선되는 제1 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 제1 메인 워드라인;
    상기 제2 메모리 블락의 상기 메모리셀들 상에 배선되는 제2 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 제2 메인 워드라인;
    각자에 대응하는 상기 메모리 어레이에 포함되는 상기 메모리셀들의 워드라인과 접속되는 다수개의 로컬 워드라인들;
    상기 제1 메인 워드라인의 일단을 구동하는 메인 워드라인 드라이버로서, 상기 메모리 뱅크의 일측에 배치되는 상기 메인 워드라인 드라이버;
    상기 제1 메인 워드라인의 다른 일단의 신호을 증폭하여 상기 제2 메인 워드라인의 일단으로 제공하는 리피터(repeater); 및
    각자에 대응하는 상기 로컬 워드라인을 구동하기 위한 로컬 워드라인 드라이버들로서, 상기 제1 및 제2 메인 워드라인 중 자신에 대응하는 어느하나에 의하여 구동되는 상기 로컬 워드라인 드라이버들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 삭제
  3. 제1 항에 있어서, 상기 메모리 뱅크는
    상기 제1 및 상기 제2 메모리 블락들 사이에 형성되는 기능회로블락을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3 항에 있어서,
    상기 리피터는 상기 제1 메모리 블락 쪽에 형성되며,
    상기 기능회로블락은 상기 제2 메모리 블락 쪽에 형성되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제3 항에 있어서,
    상기 리피터는 상기 제2 메모리 블락 쪽에 형성되며,
    상기 기능회로블락은 상기 제1 메모리 블락 쪽에 형성되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1 항에 있어서, 상기 리피터는
    상기 제1 메인 워드라인의 다른 일단의 신호를 수신하고, 상기 제2 메인 워드라인의 일단으로 출력을 제공하며, 직렬로 연결되는 짝수 개의 인버터들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 행과 열로 이루어지는 매트릭스 구조 상에 배열되는 복수개의 메모리셀들을 포함하는 메모리 뱅크로서, 행방향으로 배열되는 제1 및 제2 메모리 블락을 포함하는 상기 메모리 뱅크;
    상기 제1 메모리 블락의 상기 메모리셀들 상에 배선되는 제1 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 제1 메인 워드라인;
    상기 제2 메모리 블락의 상기 메모리셀들 상에 배선되는 제2 메인 워드라인으로서, 상기 메모리 뱅크의 행방향으로 확장되는 상기 제2 메인 워드라인;
    상기 제1 메인 워드라인의 일단을 구동하는 메인 워드라인 드라이버로서, 상기 메모리 뱅크의 일측에 배치되는 상기 메인 워드라인 드라이버; 및
    상기 제1 메인 워드라인의 다른 일단의 신호을 증폭하여 상기 제2 메인 워드라인의 일단으로 제공하는 리피터(repeater)를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7 항에 있어서, 상기 메모리 뱅크는
    상기 제1 및 상기 제2 메모리 블락들 사이에 형성되는 기능회로블락을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제8 항에 있어서,
    상기 리피터는 상기 제1 메모리 블락 쪽에 형성되며,
    상기 기능회로블락은 상기 제2 메모리 블락 쪽에 형성되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제8 항에 있어서,
    상기 리피터는 상기 제2 메모리 블락 쪽에 형성되며,
    상기 기능회로블락은 상기 제1 메모리 블락 쪽에 형성되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020070034795A 2007-04-09 2007-04-09 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치 KR100928410B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070034795A KR100928410B1 (ko) 2007-04-09 2007-04-09 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034795A KR100928410B1 (ko) 2007-04-09 2007-04-09 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20080091658A KR20080091658A (ko) 2008-10-14
KR100928410B1 true KR100928410B1 (ko) 2009-11-24

Family

ID=40152161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034795A KR100928410B1 (ko) 2007-04-09 2007-04-09 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100928410B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002829A (ko) * 2000-06-30 2002-01-10 박종섭 메인 워드라인 구동 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002829A (ko) * 2000-06-30 2002-01-10 박종섭 메인 워드라인 구동 회로

Also Published As

Publication number Publication date
KR20080091658A (ko) 2008-10-14

Similar Documents

Publication Publication Date Title
CN103137186A (zh) 半导体装置
US6847576B2 (en) Layout structures of data input/output pads and peripheral circuits of integrated circuit memory devices
JP4989077B2 (ja) 省エネルギー性ワードラインイネーブル信号ラインの配置構造を有する半導体メモリ装置及び該ワードラインイネーブル信号ラインの配置方法
KR20090090601A (ko) 리드 와일 라이트 동작시 커플링 노이즈를 방지할 수 있는상 변화 메모리 장치
US7835169B2 (en) Semiconductor memory device and semiconductor memory system
KR0164391B1 (ko) 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
KR100928410B1 (ko) 메인 워드라인의 리피터를 구비하는 반도체 메모리 장치
US7139211B2 (en) Semiconductor memory device for reducing cell area
KR100486221B1 (ko) 입출력라인을공유한복수개의메모리뱅크를구비한메모리장치
US6628536B2 (en) Semiconductor memory device
KR20040111368A (ko) 불휘발성 반도체 기억장치
US7649799B2 (en) Semiconductor memory device
US20050249015A1 (en) Multi-port memory device with global data bus connection circuit
KR100562504B1 (ko) 신호의 위상차를 줄이는 반도체 메모리 장치
US6903956B2 (en) Semiconductor memory device
KR100328374B1 (ko) 반도체메모리및그구동방법
US7054225B2 (en) Semiconductor memory device having an address detector and pulse synthesizer to preset data record output errors
KR100319885B1 (ko) 데이터 입출력 라인의 저항값을 줄이는 데이터 입출력 라인 구조
KR20120087665A (ko) 반도체 메모리 장치
US20020067642A1 (en) Semiconductor memory
US8493805B2 (en) Semiconductor apparatus
US9001591B2 (en) Semiconductor device
JPH06195964A (ja) 半導体メモリ
KR100593735B1 (ko) 반도체 메모리 장치 및 이의 입출력라인 배치 방법
KR100917631B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee