KR20020002012A - Transistor and method for manufacturing transistor - Google Patents
Transistor and method for manufacturing transistor Download PDFInfo
- Publication number
- KR20020002012A KR20020002012A KR1020000036405A KR20000036405A KR20020002012A KR 20020002012 A KR20020002012 A KR 20020002012A KR 1020000036405 A KR1020000036405 A KR 1020000036405A KR 20000036405 A KR20000036405 A KR 20000036405A KR 20020002012 A KR20020002012 A KR 20020002012A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- substrate
- sides
- impurity region
- transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 22
- 238000002955 isolation Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
Abstract
Description
본 발명은 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 엘디디(Lightly Doped Drain : LDD) 영역 하측의 기판내에만 비오엑스(Buried Oxide : BOX)층을 형성하여 소자의 특성 및 신뢰성을 향상시키는 트랜지스터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor and a method of fabricating the same. In particular, a transistor for forming a buried oxide (BOX) layer only in a substrate under a lightly doped drain (LDD) region to improve device characteristics and reliability, and The manufacturing method is related.
도 1은 종래 기술에 따른 트랜지스터를 나타낸 구조 단면도이다.1 is a structural cross-sectional view showing a transistor according to the prior art.
종래의 트랜지스터는 도 1에서와 같이, 격리 영역의 p형 반도체 기판(11)에 형성되는 필드 산화막(12), 상기 활성 영역의 반도체 기판(11)상에 게이트 산화막(13)을 개재하며 형성되는 게이트 전극(14), 상기 게이트 전극(14) 양측의 반도체 기판(11)상에 형성되는 산화막 측벽(16), 상기 산화막 측벽(16)을 포함한 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 제 1, 제 2 불순물 영역(15,17)으로 LDD(Lightly Doped Drain) 구조를 갖으며 형성되는 소오스/드레인 불순물 영역과, 상기 게이트 전극(14)과 소오스/드레인 불순물 영역의 표면부에 형성되는 셀리사이드(Salicide)층(18)으로 구성된다.The conventional transistor is formed by interposing a field oxide film 12 formed on the p-type semiconductor substrate 11 in the isolation region and a gate oxide film 13 on the semiconductor substrate 11 in the active region, as shown in FIG. The surface of the semiconductor substrate 11 on both sides of the gate electrode 14, the oxide sidewall 16 formed on the semiconductor substrate 11 on both sides of the gate electrode 14, and the gate sidewall 16 including the oxide sidewall 16. Source / drain impurity regions having LDD (Lightly Doped Drain) structures formed in the first and second impurity regions 15 and 17 and formed in the surface portions of the gate electrode 14 and the source / drain impurity regions. It consists of the salicide layer 18 which becomes.
도 2a 내지 도 2c는 종래 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a transistor according to the prior art.
종래 기술에 따른 트랜지스터의 제조 방법은 도 2a에서와 같이, p형 반도체 기판(11)상의 격리 영역에 일반적인 에스티아이(Shallow Trench Isolation : STI) 방법에 의해 필드 산화막(12)을 형성한다.In the method of manufacturing a transistor according to the related art, as shown in FIG. 2A, the field oxide film 12 is formed by a general shallow trench isolation (STI) method in an isolation region on the p-type semiconductor substrate 11.
그리고, 상기 반도체 기판(11)상에 열산화 공정으로 제 1 산화막을 성장시킨 다음, 상기 제 1 산화막상에 다결정 실리콘과 제 1 감광막(도시하지 않음)을 차례로 형성한다.Then, a first oxide film is grown on the semiconductor substrate 11 by a thermal oxidation process, and then polycrystalline silicon and a first photosensitive film (not shown) are sequentially formed on the first oxide film.
이어 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘과 제 1 산화막을 선택적으로 식각하여 게이트 산화막(13) 및 게이트 전극(14)을 형성하고, 상기 제 1 감광막을 제거한다.Subsequently, after selectively exposing and developing the first photoresist film so as to remain only at a portion where a gate electrode is to be formed, the polycrystalline silicon and the first oxide film are selectively etched using the selectively exposed and developed first photoresist film as a gate oxide film ( 13) and gate electrode 14 are formed, and the first photosensitive film is removed.
도 2b에서와 같이, 상기 게이트 전극(14)을 마스크로 전면에 저농도 n형 불순물 이온의 주입 및 드라이브 인(Drive in) 확산함으로써 제 1 불순물 영역(15)을 형성한 다음, 상기 게이트 전극(14)을 포함한 전면에 산화막을 형성하고, 상기 산화막을 에치백하여 상기 게이트 전극(14) 양측에 산화막 측벽(16)을 형성한다.As shown in FIG. 2B, the first impurity region 15 is formed by implanting and driving in low concentration n-type impurity ions onto the entire surface using the gate electrode 14 as a mask, and then forming the first impurity region 15. An oxide film is formed on the entire surface including the (), and the oxide film sidewalls 16 are formed on both sides of the gate electrode 14 by etching back the oxide film.
그리고, 상기 게이트 전극(14)과 산화막 측벽(16)을 마스크로 고농도 n형 불순물 이온의 주입 및 드라이브 인 확산함으로써 제 2 불순물 영역(17)을 형성한다. 여기서 상기 형성된 제 1, 제 2 불순물 영역(15,17)으로 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD 구조의 소오스/드레인 불순물 영역을 형성한다.The second impurity region 17 is formed by implanting and driving in high concentration n-type impurity ions using the gate electrode 14 and the oxide film sidewall 16 as a mask. The first and second impurity regions 15 and 17 are formed to form source / drain impurity regions of the LDD structure in the surface of the semiconductor substrate 11 on both sides of the gate electrode 14.
도 2c에서와 같이, 상기 게이트 전극(14)을 포함한 전면에 금속층을 형성하고, 전면을 열처리하면 상기 금속층과 실리콘이 반응을 일으켜 상기 게이트 전극(14)과 소오스/드레인 불순물 영역의 표면부에 셀리사이드층(18)이 발생한다.As shown in FIG. 2C, when the metal layer is formed on the entire surface including the gate electrode 14, and the surface is heat-treated, the metal layer and silicon react to form a sally in the surface portion of the gate electrode 14 and the source / drain impurity region. Side layer 18 is generated.
그러나 종래의 트랜지스터 및 그 제조 방법은 소자의 반도체 기판이 플로팅(Floating)되기 때문에 바디(Body) 효과와 킹크(Kink) 효과 등이 발생되어소자의 특성 및 신뢰성을 저하시키는 문제점이 있었다.However, in the conventional transistor and its manufacturing method, since the semiconductor substrate of the device is floating, a body effect and a kink effect occur, thereby deteriorating the characteristics and reliability of the device.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 LDD 영역 하측의 기판내에 BOX층을 형성하므로 소자의 반도체 기판의 플로팅을 방지하는 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and therefore, a BOX layer is formed in a substrate under an LDD region, and an object thereof is to provide a transistor for preventing the floating of a semiconductor substrate of a device and a manufacturing method thereof.
도 1은 종래 기술에 따른 트랜지스터를 나타낸 구조 단면도1 is a structural cross-sectional view showing a transistor according to the prior art
도 2a 내지 도 2c는 종래 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도2A to 2C are cross-sectional views illustrating a method of manufacturing a transistor according to the prior art.
도 3은 본 발명의 실시 예에 따른 트랜지스터를 나타낸 구조 단면도3 is a cross-sectional view illustrating a transistor according to an embodiment of the present invention.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도4A to 4E are cross-sectional views illustrating a method of manufacturing a transistor according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
31 : 반도체 기판 32 : 필드 산화막31 semiconductor substrate 32 field oxide film
33 : 게이트 산화막 34 : 게이트 전극33: gate oxide film 34: gate electrode
35 : 저농도 불순물 영역 36 : 산화막 측벽35 low concentration impurity region 36 oxide film sidewall
38 : BOX층 40 : 채널 영역38: BOX layer 40: channel area
41 : 셀리사이드층41: celicide layer
본 발명의 트랜지스터는 제 1 도전형 기판, 상기 기판상에 게이트 절연막을 개재하며 형성되는 게이트 전극, 상기 게이트 전극 양측의 기판 표면내에 형성되는 저농도 제 2 도전형 불순물 영역, 상기 게이트 전극 양측의 기판상에 형성되는 절연막 측벽 및 상기 저농도 제 2 도전형 불순물 영역 하측의 기판내에 형성되며 고농도 제 2 도전형 불순물 이온이 주입된 BOX층을 포함하여 구성됨을 특징으로 한다.The transistor of the present invention includes a first conductivity type substrate, a gate electrode formed on the substrate with a gate insulating film interposed therebetween, a low concentration second conductivity type impurity region formed in the substrate surface on both sides of the gate electrode, and on the substrates on both sides of the gate electrode. And a BOX layer formed in the insulating film sidewall formed in the substrate and under the low concentration second conductivity type impurity region and implanted with a high concentration second conductivity type impurity ion.
그리고 본 발명의 트랜지스터의 제조 방법은 기판상에 게이트 절연막을 개재한 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 기판 표면내에 저농도 제 2 도전형 불순물 영역을 형성하는 단계, 상기 게이트 전극 양측의 기판상에 절연막 측벽을 형성하는 단계, 상기 절연막 측벽을 포함한 전면에 SIMOX 이온주입 공정을 하여 상기 게이트 전극의 상부부위 및 상기 저농도 불순물 영역의 하측에 BOX층을 형성하는 단계 및 상기 게이트 전극과 절연막 측벽을 마스크로 상기 BOX층에 고농도 제 2 도전형 불순물 이온을 주입하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a transistor of the present invention includes forming a gate electrode with a gate insulating film on a substrate, forming a low concentration second conductivity type impurity region in the substrate surface on both sides of the gate electrode, and the substrate on both sides of the gate electrode. Forming an insulating film sidewall on the substrate, forming a BOX layer under the upper portion of the gate electrode and the lower concentration impurity region by performing a SIMOX ion implantation process on the entire surface including the insulating film sidewall; And implanting a high concentration of second conductivity type impurity ions into the BOX layer with a mask.
상기와 같은 본 발명에 따른 트랜지스터 및 그 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the transistor according to the present invention and a method for manufacturing the same as follows.
도 3은 본 발명의 실시 예에 따른 트랜지스터를 나타낸 구조 단면도이다.3 is a cross-sectional view illustrating a transistor in accordance with an embodiment of the present invention.
본 발명의 실시 예에 따른 트랜지스터는 도 3에서와 같이, 격리 영역의 p형 반도체 기판(31)에 형성되는 필드 산화막(32), 상기 활성 영역의 반도체 기판(31)상에 게이트 산화막(33)을 개재하며 형성되는 게이트 전극(34), 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 형성된 저농도 불순물 영역(35), 상기 게이트 전극(34) 양측의 반도체 기판(31)상에 형성되는 산화막 측벽(36), 상기 저농도 불순물 영역(35) 하측의 반도체 기판(31)내에 형성되는 BOX층(38), 상기 산화막 측벽(36)을 포함한 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 저농도 불순물 영역(35)과 고농도 n형 불순물 이온이 주입된 BOX층(38)으로 LDD 구조를 갖으며 형성되는 소오스/드레인 불순물 영역과, 상기 게이트 전극(34)과 소오스/드레인 불순물 영역의 표면부에 형성되는 실리사이드층(41)으로 구성된다.In the transistor according to the exemplary embodiment of the present invention, as shown in FIG. 3, the field oxide layer 32 formed in the p-type semiconductor substrate 31 in the isolation region and the gate oxide layer 33 on the semiconductor substrate 31 in the active region are formed. Formed on the semiconductor substrate 31 on both sides of the gate electrode 34, the low concentration impurity region 35 formed in the surface of the semiconductor substrate 31 on both sides of the gate electrode 34, and on both sides of the gate electrode 34. The semiconductor substrate 31 on both sides of the gate electrode 34 including the oxide sidewall 36, the BOX layer 38 formed in the semiconductor substrate 31 below the low concentration impurity region 35, and the oxide sidewall 36. A source / drain impurity region having an LDD structure and formed of a BOX layer 38 into which a low concentration impurity region 35 and a high concentration n-type impurity ion are implanted in a surface thereof, and the gate electrode 34 and the source / drain impurity region Silicide layer 41 formed on the surface portion It consists of.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a transistor in accordance with an embodiment of the present invention.
본 발명의 실시 예에 따른 트랜지스터의 제조 방법은 도 4a에서와 같이, p형 반도체 기판(31)상의 격리 영역에 일반적인 STI 방법에 의해 필드 산화막(32)을 형성한다.In the method of manufacturing a transistor according to the exemplary embodiment of the present invention, as shown in FIG. 4A, the field oxide film 32 is formed in the isolation region on the p-type semiconductor substrate 31 by a general STI method.
그리고, 상기 반도체 기판(31)상에 열산화 공정으로 제 1 산화막을 성장시킨 다음, 상기 제 1 산화막상에 다결정 실리콘과 제 1 감광막(도시하지 않음)을 차례로 형성한다.Then, a first oxide film is grown on the semiconductor substrate 31 by a thermal oxidation process, and then polycrystalline silicon and a first photosensitive film (not shown) are sequentially formed on the first oxide film.
이어 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘과 제 1 산화막을 선택적으로 식각하여 게이트 산화막(33) 및 게이트 전극(34)을 형성하고, 상기 제 1 감광막을 제거한다.Subsequently, after selectively exposing and developing the first photoresist film so as to remain only at a portion where a gate electrode is to be formed, the polycrystalline silicon and the first oxide film are selectively etched using the selectively exposed and developed first photoresist film as a gate oxide film ( 33) and the gate electrode 34, and the first photosensitive film is removed.
도 4b에서와 같이, 상기 게이트 전극(34)을 마스크로 전면에 저농도 n형 불순물 이온의 주입 및 드라이브 인 확산함으로써 저농도 불순물 영역(35)을 형성한 다음, 상기 게이트 전극(34)을 포함한 전면에 산화막을 형성하고, 상기 산화막을 에치백하여 상기 게이트 전극(34) 양측에 산화막 측벽(36)을 형성한다.As shown in FIG. 4B, the low concentration impurity region 35 is formed by implanting and driving in the low concentration n-type impurity ions onto the entire surface with the gate electrode 34 as a mask, and then the entire surface including the gate electrode 34. An oxide film is formed, and the oxide film is etched back to form oxide film sidewalls 36 on both sides of the gate electrode 34.
도 4c에서와 같이, 상기 산화막 측벽(36)을 포함한 전면에 에스아이엠오엑스(Separation by Implanted Oxygen : SIMOX) 이온주입 공정(37)을 하여 상기 게이트 전극(34)의 상부부위 및 상기 저농도 불순물 영역(35)의 하측에 비이오엑스(Buried Oxide : BOX)층(38)을 형성한다.As shown in FIG. 4C, a top surface of the gate electrode 34 and the low concentration impurity region (SIM) are implanted into a front surface including the oxide sidewall 36. A buried oxide (BOX) layer 38 is formed under the 35).
여기서, 상기 BOX층(38)을 상기 반도체 기판(31)의 표면으로부터 100 ∼ 1000Å의 깊이로 형성한다.Here, the BOX layer 38 is formed to a depth of 100 to 1000 kPa from the surface of the semiconductor substrate 31.
도 4d에서와 같이, 상기 게이트 전극(34)을 포함한 전면에 티지이아이(Through Gate Implant : TGI) 이온주입 공정(39)을 하여 상기 게이트 전극(34)의 하측의 반도체 기판(31) 표면내에 채널 영역(40)을 형성한다.As shown in FIG. 4D, a through gate implant (TGI) ion implantation process 39 is performed on the entire surface including the gate electrode 34 to form a channel in the surface of the semiconductor substrate 31 below the gate electrode 34. Area 40 is formed.
도 4e에서와 같이, 상기 게이트 전극(34)과 산화막 측벽(36)을 마스크로 상기 BOX층(38)에 고농도 n형 불순물 이온을 주입한다.As shown in FIG. 4E, high concentration n-type impurity ions are implanted into the BOX layer 38 using the gate electrode 34 and the oxide film sidewall 36 as a mask.
그리고, 상기 게이트 전극(34)을 포함한 전면에 금속층을 형성하고, 전면을열처리하면 상기 금속층과 실리콘이 반응을 일으켜 상기 게이트 전극(34)과 소오스/드레인 불순물 영역의 표면부에 셀리사이드층(41)을 형성시킨 후, 상기 금속층을 제거한다.In addition, when the metal layer is formed on the entire surface including the gate electrode 34, and the front surface is thermally treated, the metal layer and silicon react with each other to cause the celicide layer 41 to be formed on the surface of the gate electrode 34 and the source / drain impurity region. ), The metal layer is removed.
여기서, 상기 형성된 저농도 불순물 영역(35)과 고농도 n형 불순물 이온이 주입된 BOX층(38)으로 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD 구조의 소오스/드레인 불순물 영역을 형성한다.Here, a source / drain impurity region having an LDD structure is formed on the surface of the semiconductor substrate 31 on both sides of the gate electrode 34 by using the formed low concentration impurity region 35 and the high concentration n-type impurity ion implanted BOX layer 38. do.
본 발명의 트랜지스터 및 그 제조 방법은 LDD 영역 하측의 기판내에 BOX층을 형성하므로 다음과 같은 이유에 의해 소자의 특성 및 신뢰성을 향상시키는 효과가 있다.Since the transistor of the present invention and the manufacturing method thereof form a BOX layer in the substrate under the LDD region, there is an effect of improving the characteristics and reliability of the device for the following reasons.
첫째, 반도체 기판의 플로팅을 방지하여 바디 효과와 킹크 효과의 발생을 방지한다.First, the floating of the semiconductor substrate is prevented to prevent the body effect and the kink effect.
둘째, 소오스/드레인 영역의 깊이를 종래 기술보다 얕게 형성하여 누설 전류의 발생을 방지하고 숏 채널 마진(Shot channel margin)을 증가시킨다.Second, the depth of the source / drain regions is made shallower than in the prior art to prevent the occurrence of leakage current and increase the shot channel margin.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036405A KR20020002012A (en) | 2000-06-29 | 2000-06-29 | Transistor and method for manufacturing transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036405A KR20020002012A (en) | 2000-06-29 | 2000-06-29 | Transistor and method for manufacturing transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020002012A true KR20020002012A (en) | 2002-01-09 |
Family
ID=19674765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036405A KR20020002012A (en) | 2000-06-29 | 2000-06-29 | Transistor and method for manufacturing transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020002012A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667516B2 (en) * | 2000-07-18 | 2003-12-23 | Institute Of Microelectronics | RF LDMOS on partial SOI substrate |
| US7602004B2 (en) | 2005-10-24 | 2009-10-13 | Samsung Electronics Co., Ltd. | Semiconductor device and methods for forming the same |
| US7741673B2 (en) | 2006-12-13 | 2010-06-22 | Samsung Electronics Co., Ltd. | Floating body memory and method of fabricating the same |
| US7851859B2 (en) | 2006-11-01 | 2010-12-14 | Samsung Electronics Co., Ltd. | Single transistor memory device having source and drain insulating regions and method of fabricating the same |
-
2000
- 2000-06-29 KR KR1020000036405A patent/KR20020002012A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667516B2 (en) * | 2000-07-18 | 2003-12-23 | Institute Of Microelectronics | RF LDMOS on partial SOI substrate |
| US7602004B2 (en) | 2005-10-24 | 2009-10-13 | Samsung Electronics Co., Ltd. | Semiconductor device and methods for forming the same |
| US7851859B2 (en) | 2006-11-01 | 2010-12-14 | Samsung Electronics Co., Ltd. | Single transistor memory device having source and drain insulating regions and method of fabricating the same |
| US7741673B2 (en) | 2006-12-13 | 2010-06-22 | Samsung Electronics Co., Ltd. | Floating body memory and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302187B1 (en) | Method for fabricating semiconductor device | |
| KR20020067795A (en) | Method of fabricating Metal Oxide Semiconductor transistor with Lightly Doped Drain structure | |
| JP3854136B2 (en) | Semiconductor device transistor and method of manufacturing the same | |
| JPS6344770A (en) | Field effect transistor and manufacture of the same | |
| KR20020002012A (en) | Transistor and method for manufacturing transistor | |
| JP3049496B2 (en) | Method of manufacturing MOSFET | |
| JP3061157B2 (en) | Method for forming semiconductor device | |
| JP3259479B2 (en) | MOS type semiconductor device and method of manufacturing the same | |
| KR100260366B1 (en) | Method for fabricating semiconductor device | |
| KR100223936B1 (en) | Transistor and method of manufacturing the same | |
| KR100261171B1 (en) | Method for fabricating transistor | |
| KR100304975B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100334968B1 (en) | Method for fabricating buried channel type PMOS transistor | |
| KR0161873B1 (en) | Method of manufacturing semiconductor device | |
| KR20010066328A (en) | A method for fabricating a transistor of a semiconductor device | |
| KR100268931B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100268924B1 (en) | method for manufacturing semiconductor device | |
| KR940002758B1 (en) | Semiconductor device and fabricating method thereof | |
| KR0156103B1 (en) | Fabrication method of semiconductor device | |
| KR100358126B1 (en) | Method for manufacturing transistor | |
| KR20030000123A (en) | Transistor and method for manufacturing the same | |
| KR19980030510A (en) | Structure and manufacturing method of MOS FET | |
| JPH11340453A (en) | Insulation gate type transistor and its manufacture | |
| KR20000045470A (en) | Fabrication method of semiconductor device | |
| KR20040008406A (en) | Method for manufacturing a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |