KR100268931B1 - Semiconductor device and method for fabricating the same - Google Patents

Semiconductor device and method for fabricating the same Download PDF

Info

Publication number
KR100268931B1
KR100268931B1 KR1019970062722A KR19970062722A KR100268931B1 KR 100268931 B1 KR100268931 B1 KR 100268931B1 KR 1019970062722 A KR1019970062722 A KR 1019970062722A KR 19970062722 A KR19970062722 A KR 19970062722A KR 100268931 B1 KR100268931 B1 KR 100268931B1
Authority
KR
South Korea
Prior art keywords
gate electrode
substrate
amorphous silicon
sides
oxide film
Prior art date
Application number
KR1019970062722A
Other languages
Korean (ko)
Other versions
KR19990042022A (en
Inventor
정신영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970062722A priority Critical patent/KR100268931B1/en
Publication of KR19990042022A publication Critical patent/KR19990042022A/en
Application granted granted Critical
Publication of KR100268931B1 publication Critical patent/KR100268931B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to control a leakage current and a punch-through, by forming a source/drain impurity region in a semiconductor substrate including an oxide layer sidewall and excluding a gate electrode, wherein the source/drain impurity region is made of amorphous silicon to which high density impurity ions are implanted. CONSTITUTION: A gate electrode having a gate insulating layer is formed in a predetermined region of a substrate(31). Low density impurity ions are implanted into the surface of the substrate on both sides of the gate electrode, and diffused to form the first impurity region. An insulating layer sidewall is formed in the substrate on both sides of the gate electrode. Amorphous silicon is formed on the entire surface including the insulating layer sidewall. High density impurity ions are implanted into the amorphous silicon. The amorphous silicon is etched to expose the gate electrode and to form the second impurity region on the substrate.

Description

반도체 소자 및 그의 제조 방법Semiconductor element and manufacturing method thereof

본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device and a method for manufacturing the same that improve the reliability of the device.

도 1은 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 2a 내지 도 2c는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.1 is a cross-sectional view showing a semiconductor device according to the prior art, and FIGS. 2A to 2C are cross-sectional views illustrating a method of manufacturing the semiconductor device according to the prior art.

종래의 기술에 따른 반도체 소자는 도 1에서와 같이, p형인 반도체 기판(11)상의 소정 영역에 게이트 산화막(12)을 갖으며 제 1 다결정 실리콘(13), 제 1 산화막(14)과 제 2 다결정 실리콘(15)의 3층구조로 형성되는 게이트 전극, 상기 게이트 전극 양측의 반도체 기판(11)상에 형성되는 제 2 산화막 측벽(17)과, 상기 게이트 전극 또는 상기 제 2 산화막 측벽(17)을 포함한 게이트 전극 양측의 반도체 기판(11) 표면내에 각각 형성되는 제 1, 제 2 n형 불순물 영역(16,18)으로 형성된다.A semiconductor device according to the related art has a gate oxide film 12 in a predetermined region on a p-type semiconductor substrate 11, as shown in FIG. 1, and includes a first polycrystalline silicon 13, a first oxide film 14, and a second oxide film. A gate electrode formed of a three-layer structure of polycrystalline silicon 15, a second oxide film sidewall 17 formed on the semiconductor substrate 11 on both sides of the gate electrode, and the gate electrode or the second oxide film sidewall 17. And first and second n-type impurity regions 16 and 18 respectively formed in the surface of the semiconductor substrate 11 on both sides of the gate electrode.

여기서, 상기 제 1, 제 2 n형 불순물 영역(16,18)은 LDD(Lightly Doped Drain)구조를 갖는다.Here, the first and second n-type impurity regions 16 and 18 have a lightly doped drain (LDD) structure.

종래의 기술에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, p형인 반도체 기판(11)상에 열산화 공정으로 게이트 산화막(12)을 성장시킨다.In the semiconductor device manufacturing method according to the related art, as shown in FIG. 2A, the gate oxide film 12 is grown on the p-type semiconductor substrate 11 by a thermal oxidation process.

이어, 상기 게이트 산화막(12)상에 제 1 다결정 실리콘(13), 제 1 산화막(14), 제 2 다결정 실리콘(15), 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Subsequently, a first polycrystalline silicon 13, a first oxide film 14, a second polycrystalline silicon 15, and a first photosensitive film are sequentially formed on the gate oxide film 12, and then the first photosensitive film is formed as a gate electrode. It is selectively exposed and developed to remain only in the site to be formed.

그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 2 다결정 실리콘(15), 제 1 산화막(14), 제 1 다결정 실리콘(13)과, 게이트 산화막(12)을 선택적으로 식각한 후, 상기 제 1 감광막을 제거한다.The second polycrystalline silicon 15, the first oxide film 14, the first polycrystalline silicon 13, and the gate oxide film 12 are selectively etched using the selectively exposed and developed first photosensitive film as a mask. After that, the first photosensitive film is removed.

여기서, 상기 선택적으로 식각된 제 2 다결정 실리콘(15), 제 1 산화막(14)과, 제 1 다결정 실리콘(13)으로 상기 선택적으로 식각된 게이트 산화막(12)상에 3층구조를 갖는 게이트 전극이 형성된다.Here, the gate electrode having a three-layer structure on the selectively etched second polycrystalline silicon 15, the first oxide film 14, and the gate oxide film 12 selectively etched with the first polycrystalline silicon 13. Is formed.

이어서, 상기 게이트 전극을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인(Drive in) 확산하므로 상기 게이트 전극 양측의 반도체 기판(11) 표면내에 제 1 n형 불순물 영역(16)을 형성한다.Subsequently, low concentration n-type impurity ions are implanted into the entire surface using the gate electrode as a mask, and then drive-in diffusion, so that the first n-type impurity region 16 is formed in the surface of the semiconductor substrate 11 on both sides of the gate electrode. ).

도 2b에서와 같이, 상기 게이트 전극을 포함한 반도체 기판(11)상에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극 양측의 반도체 기판(11)상에 제 2 산화막 측벽(17)을 형성한다.As shown in FIG. 2B, a second oxide film is formed on the semiconductor substrate 11 including the gate electrode, and then etched back to form second oxide film sidewalls 17 on the semiconductor substrate 11 on both sides of the gate electrode. do.

도 2c에서와 같이, 상기 게이트 전극과 제 2 산화막 측벽(17)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입한 후, 드라이브 인 확산함으로 상기 제 2 산화막 측벽(17)을 포함한 게이트 전극 양측의 반도체 기판(11) 표면내에 제 2 n형 불순물 영역(18)을 형성한다.As shown in FIG. 2C, the gate electrode including the second oxide film sidewall 17 is formed by implanting high concentration n-type impurity ions into the front surface using the gate electrode and the second oxide film sidewall 17 as a mask and then driving-in diffusion. The second n-type impurity region 18 is formed in the surfaces of the semiconductor substrate 11 on both sides.

여기서, 상기 저농도와 고농도 n형 불순물 이온의 주입 및 드라이브-인 확산 공정으로 상기 제 1, 제 2 n형 불순물 영역(16,18)을 형성하여 LDD구조를 갖는 소오스/드레인 불순물 영역을 형성한다.Here, the first and second n-type impurity regions 16 and 18 are formed by implanting the low and high concentration n-type impurity ions and driving-in diffusion to form source / drain impurity regions having an LDD structure.

그러나 종래의 반도체 소자 및 그의 제조 방법은 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하기 위해서 상기 반도체 기판에 고농도 불순물 이온을 주입하므로, 상기 반도체 기판이 손상되어 누설 전류 및 펀치스로우(Punch-through)가 발생되므로 소자의 신뢰성을 저하시키는 문제점이 있었다.However, the conventional semiconductor device and its manufacturing method implant high concentration of impurity ions into the semiconductor substrate in order to form source / drain impurity regions in the semiconductor substrate surface, thereby damaging the semiconductor substrate and causing leakage current and punch-through. There was a problem that lowers the reliability of the device.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소오스/드레인 불순물 영역을 반도체 기판상에 형성하므로 소자의 신뢰성을 향상시키는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor device and a method of manufacturing the same, which improve the reliability of the device since source / drain impurity regions are formed on the semiconductor substrate.

도 1은 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도1 is a structural cross-sectional view showing a semiconductor device according to the prior art

도 2a 내지 도 2c는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the related art.

도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도3 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도4A through 4E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

31: 반도체 기판 32: 게이트 산화막31 semiconductor substrate 32 gate oxide film

33: 제 1 다결정 실리콘 34: 제 1 산화막33: first polycrystalline silicon 34: first oxide film

35: 제 2 다결정 실리콘 36: 제 1 n형 불순물 영역35: second polycrystalline silicon 36: first n-type impurity region

37: 제 2 산화막 측벽 38a: 비정질 실리콘37: second oxide film sidewall 38a: amorphous silicon

38: 소오스/드레인 불순물 영역 39: 고농도 n형 불순물 이온38 source / drain impurity region 39 high concentration n-type impurity ion

40: 제 2 감광막40: second photosensitive film

본 발명의 반도체 소자는 기판, 상기 기판상의 소정 영역에 게이트 절연막을 갖으며 형성되는 게이트 전극, 상기 게이트 전극 양측의 기판 표면내에 형성되는 제 1 불순물 영역, 상기 게이트 전극 양측의 기판상에 형성되는 절연막 측벽과, 상기 게이트 전극이 노출되며 상기 절연막 측벽을 포함한 기판상에 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 제 2 불순물 영역을 포함하여 구성됨을 특징으로 한다.The semiconductor device of the present invention includes a substrate, a gate electrode formed with a gate insulating film in a predetermined region on the substrate, a first impurity region formed in a substrate surface on both sides of the gate electrode, and an insulating film formed on the substrate on both sides of the gate electrode. And a second impurity region formed of amorphous silicon in which a sidewall and the gate electrode are exposed and a high concentration of impurity ions are implanted on a substrate including the insulating film sidewall.

그리고, 반도체 소자의 제조 방법은 기판상의 소정 영역에 게이트 절연막을 갖는 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 기판 표면내에 저농도 불순물 이온의 주입 및 확산으로 제 1 불순물 영역을 형성하는 단계, 상기 게이트 전극 양측의 기판상에 절연막 측벽을 형성하는 단계, 상기 절연막 측벽을 포함한 전면에 비정질 실리콘을 형성하는 단계, 상기 비정질 실리콘에 고농도 불순물 이온을 주입하는 단계와, 상기 게이트 전극이 노출되도록 상기 비정질 실리콘을 식각하여 상기 기판상에 제 2 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a semiconductor device includes forming a gate electrode having a gate insulating film in a predetermined region on a substrate, and forming a first impurity region by implanting and diffusing low-concentration impurity ions in the substrate surface on both sides of the gate electrode. Forming an insulating film sidewall on the substrate on both sides of the gate electrode, forming amorphous silicon on the entire surface including the insulating film sidewall, implanting high concentration impurity ions into the amorphous silicon, and exposing the gate electrode to expose the gate electrode Etching to form a second impurity region on the substrate.

상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of a semiconductor device and a method for manufacturing the same according to the present invention as follows.

도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.3 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention, and FIGS. 4A to 4E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

본 발명의 실시예에 따른 반도체 소자는 도 3에서와 같이, p형인 반도체 기판(31)상의 소정 영역에 게이트 산화막(32)을 갖으며 제 1 다결정 실리콘(33), 제 1 산화막(34)과 제 2 다결정 실리콘(35)의 3층구조로 형성되는 게이트 전극, 상기 게이트 전극 양측의 반도체 기판(31) 표면내에 형성되는 제 1 n형 불순물 영역(36), 상기 게이트 전극 양측의 반도체 기판(31)상에 형성되는 제 2 산화막 측벽(37)과, 상기 게이트 전극의 제 2 다결정 실리콘(35)을 제외하고 제 2 산화막 측벽(37)을 포함한 반도체 기판(31)상에 고농도 n형 불순물 이온이 주입된 비정질 실리콘으로 형성되는 소오스/드레인 불순물 영역(38)으로 형성된다.The semiconductor device according to the embodiment of the present invention has a gate oxide film 32 in a predetermined region on the p-type semiconductor substrate 31, as shown in FIG. 3, and includes the first polycrystalline silicon 33 and the first oxide film 34. A gate electrode formed of a three-layer structure of the second polycrystalline silicon 35, a first n-type impurity region 36 formed in a surface of the semiconductor substrate 31 on both sides of the gate electrode, and a semiconductor substrate 31 on both sides of the gate electrode. A high concentration of n-type impurity ions are deposited on the semiconductor substrate 31 including the second oxide film sidewall 37 formed on the second oxide film sidewall 37 and the second oxide film sidewall 37 except for the second polycrystalline silicon 35 of the gate electrode. A source / drain impurity region 38 formed of implanted amorphous silicon is formed.

본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a에서와 같이, p형인 반도체 기판(31)상에 열산화 공정으로 게이트 산화막(32)을 성장시킨다.In the method of manufacturing the semiconductor device according to the embodiment of the present invention, as shown in FIG. 4A, the gate oxide film 32 is grown on the p-type semiconductor substrate 31 by a thermal oxidation process.

이어, 상기 게이트 산화막(32)상에 제 1 다결정 실리콘(33), 제 1 산화막(34), 제 2 다결정 실리콘(35), 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Subsequently, a first polycrystalline silicon 33, a first oxide film 34, a second polycrystalline silicon 35, and a first photosensitive film are sequentially formed on the gate oxide film 32, and then the first photosensitive film is formed as a gate electrode. It is selectively exposed and developed to remain only in the site to be formed.

그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 2 다결정 실리콘(35), 제 1 산화막(34), 제 1 다결정 실리콘(33)과, 게이트 산화막(32)을 선택적으로 식각한 후, 상기 제 1 감광막을 제거한다.The second polycrystalline silicon 35, the first oxide film 34, the first polycrystalline silicon 33, and the gate oxide film 32 are selectively etched using the selectively exposed and developed first photoresist film as a mask. After that, the first photosensitive film is removed.

여기서, 상기 선택적으로 식각된 제 2 다결정 실리콘(35), 제 1 산화막(34)과, 제 1 다결정 실리콘(33)으로 상기 선택적으로 식각된 게이트 산화막(32)상에 3층구조를 갖는 게이트 전극이 형성된다.The gate electrode having a three-layer structure on the selectively etched second polycrystalline silicon 35, the first oxide film 34, and the gate oxide film 32 selectively etched by the first polycrystalline silicon 33. Is formed.

이어서, 상기 게이트 전극을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인 확산하므로 상기 게이트 전극 양측의 반도체 기판(31) 표면내에 제 1 n형 불순물 영역(36)을 형성한다.Subsequently, low concentration n-type impurity ions are implanted into the entire surface using the gate electrode as a mask, and then drive-in diffusion to form a first n-type impurity region 36 in the surface of the semiconductor substrate 31 on both sides of the gate electrode. .

도 4b에서와 같이, 상기 게이트 전극을 포함한 반도체 기판(31)상에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극 양측의 반도체 기판(31)상에 제 2 산화막 측벽(37)을 형성한다.As shown in FIG. 4B, a second oxide film is formed on the semiconductor substrate 31 including the gate electrode, and then etched back to form second oxide film sidewalls 37 on the semiconductor substrate 31 on both sides of the gate electrode. do.

도 4c에서와 같이, 상기 제 2 산화막 측벽(37)을 포함하여 전면에 500 ~ 2000Å 두께의 비정질 실리콘(38a)을 형성한다.As shown in FIG. 4C, the silicon oxide sidewall 37 is formed to form the amorphous silicon 38a having a thickness of 500 to 2000 Å on the front surface thereof.

그리고, 상기 비정질 실리콘(38a)에 고농도 n형 불순물 이온(39)을 주입한다.The high concentration n-type impurity ions 39 are implanted into the amorphous silicon 38a.

도 4d에서와 같이, 상기 고농도 n형 불순물 이온(39)이 주입된 비정질 실리콘(38a)상에 리벌스-톤(Reverse-tone) 감광막인 제 2 감광막(40)을 도포한다.As shown in FIG. 4D, a second photosensitive film 40, which is a reverse-tone photosensitive film, is coated on the amorphous silicon 38a into which the high concentration n-type impurity ions 39 are implanted.

그리고, 상기 제 2 감광막(40)을 상기 게이트 전극 형성시 사용한 마스크를 재사용하여 상기 게이트 전극 상측부위만 제거되도록 선택적으로 노광 및 현상한다.The second photosensitive film 40 is selectively exposed and developed to reuse only the upper portion of the gate electrode by reusing a mask used to form the gate electrode.

도 4e에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(40)을 마스크로 상기 비정질 실리콘(38a)을 선택적으로 식각하여 소오스/드레인 불순물 영역(38)을 형성한 다음, 상기 제 2 감광막(40)을 제거한다.As shown in FIG. 4E, the amorphous silicon 38a is selectively etched using the selectively exposed and developed second photosensitive film 40 as a mask to form a source / drain impurity region 38, and then the second photosensitive film Remove 40.

그리고, 전면을 800 ~ 900℃의 온도에서 20 ~ 40분동안 열처리한다.Then, the entire surface is heat treated for 20 to 40 minutes at a temperature of 800 ~ 900 ℃.

본 발명의 반도체 소자 및 그의 제조 방법은 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 소오스/드레인 불순물 영역을 게이트 전극을 제외하고 산화막 측벽을 포함한 반도체 기판상에 형성하므로, 상기 고농도 불순물 이온의 주입으로 상기 반도체 기판이 손상되어 발생되는 누설 전류 및 펀치스로우를 억제하므로 소자의 신뢰성을 향상시키는 효과가 있다.The semiconductor device of the present invention and its manufacturing method form source / drain impurity regions formed of amorphous silicon implanted with high concentration impurity ions on a semiconductor substrate including oxide sidewalls except a gate electrode. Since the leakage current and the punch throw caused by the damage of the semiconductor substrate are suppressed, there is an effect of improving the reliability of the device.

Claims (3)

기판;Board; 상기 기판상의 소정 영역에 게이트 절연막을 갖으며 형성되는 게이트 전극;A gate electrode having a gate insulating film in a predetermined region on the substrate; 상기 게이트 전극 양측의 기판 표면내에 형성되는 제 1 불순물 영역;First impurity regions formed in the substrate surfaces on both sides of the gate electrode; 상기 게이트 전극 양측의 기판상에 형성되는 절연막 측벽;An insulating film sidewall formed on the substrate on both sides of the gate electrode; 상기 게이트 전극이 노출되며 상기 절연막 측벽을 포함한 기판상에 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 제 2 불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자.And a second impurity region formed of amorphous silicon in which the gate electrode is exposed and a high concentration of impurity ions are implanted on a substrate including sidewalls of the insulating film. 기판상의 소정 영역에 게이트 절연막을 갖는 게이트 전극을 형성하는 단계;Forming a gate electrode having a gate insulating film in a predetermined region on the substrate; 상기 게이트 전극 양측의 기판 표면내에 저농도 불순물 이온의 주입 및 확산으로 제 1 불순물 영역을 형성하는 단계;Forming a first impurity region by implantation and diffusion of low concentration impurity ions in the substrate surface on both sides of the gate electrode; 상기 게이트 전극 양측의 기판상에 절연막 측벽을 형성하는 단계;Forming sidewalls of an insulating film on substrates on both sides of the gate electrode; 상기 절연막 측벽을 포함한 전면에 비정질 실리콘을 형성하는 단계;Forming amorphous silicon on the entire surface including sidewalls of the insulating film; 상기 비정질 실리콘에 고농도 불순물 이온을 주입하는 단계;Implanting high concentration impurity ions into the amorphous silicon; 상기 게이트 전극이 노출되도록 상기 비정질 실리콘을 식각하여 상기 기판상에 제 2 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.And etching the amorphous silicon to expose the gate electrode to form a second impurity region on the substrate. 제 2 항에 있어서,The method of claim 2, 상기 비정질 실리콘을 500 ~ 2000Å 두께로 형성함을 특징으로 하는 반도체 소자의 제조 방법.A method of manufacturing a semiconductor device, characterized in that the amorphous silicon to form a thickness of 500 ~ 2000Å.
KR1019970062722A 1997-11-25 1997-11-25 Semiconductor device and method for fabricating the same KR100268931B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062722A KR100268931B1 (en) 1997-11-25 1997-11-25 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062722A KR100268931B1 (en) 1997-11-25 1997-11-25 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR19990042022A KR19990042022A (en) 1999-06-15
KR100268931B1 true KR100268931B1 (en) 2000-12-01

Family

ID=19525547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062722A KR100268931B1 (en) 1997-11-25 1997-11-25 Semiconductor device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100268931B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054492A (en) * 1995-12-07 1997-07-31 김주용 Thin film transistor and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054492A (en) * 1995-12-07 1997-07-31 김주용 Thin film transistor and its manufacturing method

Also Published As

Publication number Publication date
KR19990042022A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100268871B1 (en) Method for manufacturing semiconductor device
KR19980052470A (en) Structure and manufacturing method of transistor
KR100268931B1 (en) Semiconductor device and method for fabricating the same
KR100257074B1 (en) Mosfet and method for manufacturing the same
KR20020002012A (en) Transistor and method for manufacturing transistor
KR100252891B1 (en) Semiconductor device and method for fabricating the same
KR100929422B1 (en) Manufacturing method of semiconductor device
KR19990049060A (en) Transistors and manufacturing methods thereof
KR100261171B1 (en) Method for fabricating transistor
KR0156103B1 (en) Fabrication method of semiconductor device
KR100260366B1 (en) Method for fabricating semiconductor device
KR19980030510A (en) Structure and manufacturing method of MOS FET
KR970006219B1 (en) Fabrication method of semiconductor device
JPH0479336A (en) Production of semiconductor device
KR100268924B1 (en) method for manufacturing semiconductor device
KR100252849B1 (en) Semiconductor device and manufacturing method therefor
KR100290876B1 (en) Method for fabricating semiconductor device
KR100268867B1 (en) Semiconductor device and method for fabricating the same
KR0172828B1 (en) Method of fabricating semiconductor device well
KR920000634B1 (en) Manufacturing method of mosfet
KR100819686B1 (en) Method for manufacturing a transistor
KR19990011412A (en) Manufacturing method of semiconductor device
KR19990011897A (en) Semiconductor device and manufacturing method
KR20050002507A (en) method for fabricating flash memory cell
KR19980046271A (en) Manufacturing method of transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee