KR19980052470A - Structure and manufacturing method of transistor - Google Patents
Structure and manufacturing method of transistor Download PDFInfo
- Publication number
- KR19980052470A KR19980052470A KR1019960071459A KR19960071459A KR19980052470A KR 19980052470 A KR19980052470 A KR 19980052470A KR 1019960071459 A KR1019960071459 A KR 1019960071459A KR 19960071459 A KR19960071459 A KR 19960071459A KR 19980052470 A KR19980052470 A KR 19980052470A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- impurity region
- trenches
- region
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000001039 wet etching Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Abstract
본 발명은 트랜지스터의 구조 및 제조 방법에 관한 것으로, 특히 고집적화로 발생하는 펀치 스로우(Punch Through)특성을 개선하며 공정을 단순화 시키는데 적당하도록 한 트랜지스터의 구조 및 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure and a manufacturing method of a transistor, and more particularly, to a structure and a manufacturing method of a transistor, which is suitable for improving the punch through characteristic caused by high integration and simplifying a process.
이를 위한 본 발명의 트랜지스터의 구조 및 제조 방법은 반도체 기판내의 소정 부분에 채널 영역을 형성하고, 상기 채널 영역 양측의 기판에 제 1, 제 2 트렌치를 형성하고, 상기 제 1, 제 2 트렌치바닥면을 서로 연결하도록 상기 채널 영역 하측의 반도체 기판내에 소오스 불순물 영역을 형성하고, 상기 제 1 트렌치내벽에 게이트 절연막을 형성하고, 상기 게이트 절연막을 포함한 제 1 트렌치내에 게이트 전극을 형성하고, 상기 제 2 트렌치의 측면에 절연막을 형성하고, 상기 소오스 불순물 영역과 전기적으로 연결되도록 상기 제 2 트렌치내에 도전층을 형성하며, 상기 게이트 전극 일측의 반도체 기판 표면내에 드레인 불순물 영역을 형성하는 것을 특징으로 한다.The structure and method of manufacturing a transistor of the present invention for this purpose is to form a channel region in a predetermined portion in the semiconductor substrate, first and second trenches in the substrate on both sides of the channel region, the first and second trench bottom surface Source impurity regions are formed in the semiconductor substrate under the channel region, the gate insulating film is formed in the first trench inner wall, the gate electrode is formed in the first trench including the gate insulating film, and the second trench An insulating layer is formed on the side of the semiconductor layer, a conductive layer is formed in the second trench to be electrically connected to the source impurity region, and a drain impurity region is formed in the surface of the semiconductor substrate on one side of the gate electrode.
Description
본 발명은 트랜지스터의 구조 및 제조 방법에 관한 것으로, 특히 고집적화로 발생하는 펀치 스로우(Punch Through)특성을 개선하며 공정을 단순화 시키는데 적당하도록 한 트랜지스터의 구조 및 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure and a manufacturing method of a transistor, and more particularly, to a structure and a manufacturing method of a transistor, which is suitable for improving the punch through characteristic caused by high integration and simplifying a process.
이하 첨부된 도면을 참조하여 종래 기술에 따른 트랜지스터의 제조 방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a transistor according to the prior art will be described with reference to the accompanying drawings.
도 1a 내지 도 1c는 제 1 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing the transistor according to the first embodiment.
도 1a에서와 같이, p형이며 활성 영역과 격리 영역이 정의된 반도체 기판(11)상의 격리 영역에 산화 공정을 실시하여 필드 산화막(12)을 형성한 다음, 상기 필드 산화막(12)사이의 활성 영역에 채널 이온을 주입한다. 이어 상기 반도체 기판(11)상에 제 1 산화막, 다결정 실리콘과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 다결정 실리콘과 제 1 산화막을 식각함으로 게이트 산화막(13)과 게이트 전극(14)을 형성하고 상기 제 1 감광막을 제거한다.As shown in FIG. 1A, an oxide process is performed on an isolation region on a semiconductor substrate 11 having a p-type active region and an isolation region to form a field oxide film 12, and then active between the field oxide films 12. Inject channel ions into the area. Subsequently, a first oxide film, polycrystalline silicon, and a first photoresist film are sequentially formed on the semiconductor substrate 11, and then the first photoresist film is selectively exposed and developed so as to remain only at a portion where a gate electrode is to be formed, and then the selective exposure. And etching the polycrystalline silicon and the first oxide film using the developed first photoresist film as a mask to form a gate oxide film 13 and a gate electrode 14 and to remove the first photoresist film.
도 1b에서와 같이, 상기 게이트 전극(14)을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입 및 드라이브 인(Drive in) 확산함으로 제 1 소오스/드레인 불순물 영역(15)을 형성한다.As shown in FIG. 1B, the first source / drain impurity region 15 is formed by implanting and driving in low concentration n-type impurity ions onto the entire surface using the gate electrode 14 as a mask.
도 1c에서와 같이, 전면에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극(14) 양측에 측벽(16)을 형성한다. 이어 상기 게이트 전극(14)과 측벽(16)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 2 소오스/드레인 불순물 영역(17)을 형성한다.As shown in FIG. 1C, a second oxide film is formed on the entire surface and then etched back to form sidewalls 16 on both sides of the gate electrode 14. Subsequently, the second source / drain impurity region 17 is formed by implanting and driving in a high concentration of n-type impurity ions onto the entire surface using the gate electrode 14 and the sidewall 16 as a mask.
도 2a 내지 도 2c는 종래의 제 2 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a transistor according to a second exemplary embodiment.
NUDC(Non Uniformly Doped Channel)방법의 트랜지스터 제조 방법은 도 2a에서와 같이, p형이며 활성 영역과 격리 영역이 정의된 반도체 기판(11)상의 격리 영역에 산화 공정을 실시하여 필드 산화막(12)을 형성한 다음, 상기 필드산화막(12)사이의 활성 영역에 제 1 채널 이온을 주입한다. 이어 상기 반도체 기판(11)상에 제 1 산화막, 다결정 실리콘과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 다결정 실리콘과 제 1 산화막을 식각함으로 게이트 산화막(13)과 게이트 전극(14)을 형성하고 상기 제 1 감광막을 제거한다.In the method of manufacturing a transistor of a non-uniformly doped channel (NUDC) method, as shown in FIG. 2A, an oxide process is performed on an isolation region on a semiconductor substrate 11 having a p-type and defined an active region and an isolation region to form a field oxide film 12. After the formation, first channel ions are implanted into the active region between the field oxide films 12. Subsequently, a first oxide film, polycrystalline silicon, and a first photoresist film are sequentially formed on the semiconductor substrate 11, and then the first photoresist film is selectively exposed and developed so as to remain only at a portion where a gate electrode is to be formed, and then the selective exposure. And etching the polycrystalline silicon and the first oxide film using the developed first photoresist film as a mask to form a gate oxide film 13 and a gate electrode 14 and to remove the first photoresist film.
도 2b에서와 같이, 상기 게이트 전극(14)을 포함한 활성 영역에 제 2 채널 이온을 회전하면서 틸트 이온 주입한 다음, 상기 게이트 전극(14)을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 1 소오스/드레인 불순물 영역(15)을 형성한다. 여기서 상기 제 2 채널 이온 주입으로 상기 게이트 전극(14)하측의 채널 이온 농도가 부위마다 즉 게이트 전극(14)의 가운데 부위와 구석부위가 서로 달라진다.As shown in FIG. 2B, tilt ion is implanted while rotating the second channel ions into the active region including the gate electrode 14, and then low concentration n-type impurity ions are implanted into the front surface using the gate electrode 14 as a mask. And drive-in diffusion to form first source / drain impurity region 15. In this case, the channel ion concentration under the gate electrode 14 is different for each part, that is, the center part and the corner part of the gate electrode 14 are different from each other by the second channel ion implantation.
도 2c에서와 같이, 전면에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극(14) 양측에 측벽(16)을 형성한다. 이어 상기 게이트 전극(14)과 측벽(16)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 2 소오스/드레인 불순물 영역(17)을 형성한다.As shown in FIG. 2C, a second oxide film is formed on the entire surface and then etched back to form sidewalls 16 on both sides of the gate electrode 14. Subsequently, the second source / drain impurity region 17 is formed by implanting and driving in a high concentration of n-type impurity ions onto the entire surface using the gate electrode 14 and the sidewall 16 as a mask.
도 3a 내지 도 3c는 종래의 제 3 실시예에 따른 트랜지스터 제조 방법을 나타낸 공정 단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a transistor according to a third exemplary embodiment of the present invention.
그루브(Groove)게이트를 갖는 트랜지스터의 제조 방법은 도 3a에서와 같이, p형이며 활성 영역과 격리 영역이 정의된 반도체 기판(11)상의 격리 영역에 산화 공정을 실시하여 필드 산화막(12)을 형성한 다음, 상기 필드 산화막(12)사이의 활성 영역에 채널 이온을 주입한다. 이어 상기 반도체 기판(11)상에 제 1 감광막을 도포한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 반도체 기판(11)을 선택적 식각함으로 트렌치를 형성하고 상기 제 1 감광막을 제거한다.In the method of manufacturing a transistor having a groove gate, as shown in FIG. 3A, an oxide process is performed on an isolation region on a semiconductor substrate 11 having a p-type and defined an active region and an isolation region to form a field oxide film 12. Then, channel ions are implanted into the active region between the field oxide films 12. Subsequently, after the first photoresist film is coated on the semiconductor substrate 11, the first photoresist film is selectively exposed and developed so as to remain only at the portion where the gate electrode is to be formed, and then the selectively exposed and developed first photoresist film is masked. The semiconductor substrate 11 is selectively etched to form a trench to remove the first photoresist layer.
도 3b에서와 같이, 상기 트렌치를 포함한 전면에 열산화 공정으로 게이트 산화막(13)을 성장시킨 후, 상기 게이트 산화막(13)상에 다결정 실리콘과 제 2 감광막을 차례로 형성한 다음, 상기 제 2 감광막을 상기 트렌치 상측에만 남도록 선택적으로 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 이용하여 상기 다결정 실리콘을 선택적 식각함으로 게이트 전극(14)을 형성한 다음, 상기 제 2 감광막을 제거한다.As shown in FIG. 3B, after the gate oxide layer 13 is grown on the entire surface including the trench by thermal oxidation, polycrystalline silicon and a second photoresist layer are sequentially formed on the gate oxide layer 13, and then the second photoresist layer is formed. Is selectively exposed and developed so as to remain only above the trench. Next, the gate electrode 14 is formed by selectively etching the polycrystalline silicon using the selectively exposed and developed second photoresist layer as a mask, and then the second photoresist layer is removed.
도 3c에서와 같이, 상기 게이트 전극(14)을 마스크로 이용하여 전면에 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 소오스/드레인 불순물 영역(18)을 형성한다.As shown in FIG. 3C, the source / drain impurity region 18 is formed by implanting and driving in the n-type impurity ions on the entire surface using the gate electrode 14 as a mask.
종래 기술에 따른 트랜지스터의 구조 및 제조 방법은 다음과 같은 문제점이 있었다.The structure and manufacturing method of the transistor according to the prior art have the following problems.
첫째, 종래의 제 1 실시예에 따른 트랜지스터의 제조 방법은 소자의 고집적화로 펀치 스로우와 같은 현상이 발생하며 공정이 복잡하다.First, in the transistor manufacturing method according to the first embodiment of the present invention, a phenomenon such as punch throw occurs due to high integration of the device, and the process is complicated.
둘째, 종래의 제 2, 제 3 실시예에 따른 트랜지스터의 제조 방법은 소자의 고집적화로 발생하는 펀치 스로우와 같은 현상을 개선하였지만 공정이 복잡하다.Second, the conventional method for manufacturing transistors according to the second and third embodiments has improved the phenomenon such as punch throw caused by high integration of the device, but the process is complicated.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 고집적화로 발생하는 펀치 스로우와 같은 현상을 개선하며 공정을 단순화 시키는 트랜지스터의 구조 및 제조 방법에 관한 것이다.The present invention has been made to solve the above problems, and relates to a structure and a manufacturing method of a transistor that simplifies the process and improves a phenomenon such as a punch throw caused by high integration.
도 1a 내지 도 1c는 종래의 제 1 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views illustrating a method of manufacturing a transistor according to a first embodiment of the present invention.
도 2a 내지 도 2c는 종래의 제 2 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도2A to 2C are cross-sectional views illustrating a method of manufacturing a transistor according to a second exemplary embodiment.
제 3a 내지 도 3c는 종래의 제 3 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도3A to 3C are cross-sectional views illustrating a method of manufacturing a transistor according to a third conventional embodiment.
도 4는 본 발명의 실시예에 따른 트랜지스터의 구조를 나타낸 단면도4 is a cross-sectional view illustrating a structure of a transistor according to an embodiment of the present invention.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도5A through 5G are cross-sectional views illustrating a method of manufacturing a transistor according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
31 : 반도체 기판32 : 필드 산화막31 semiconductor substrate 32 field oxide film
34 : 제 1 소오스 불순물 영역35 : 채널 영역34: first source impurity region 35: channel region
37 : 제 1 산화막 측벽39 : 제 2 산화막37: first oxide film side wall 39: second oxide film
40 : 다결정 실리콘42 : 불순물 영역40 polycrystalline silicon 42 impurity region
본 발명의 트랜지스터는 반도체 기판, 상기 반도체 기판내의 소정 부분에 형성되는 채널 영역, 상기 채널 영역 양측의 기판에 형성되는 제 1, 제 2 트렌치, 상기 제 1, 제 2 트렌치바닥면을 서로 연결하도록 상기 채널 영역 하측의 반도체 기판 내에 형성되는 소오스 불순물 영역, 상기 제 1 트렌치내벽에 형성되는 게이트 절연막, 상기 게이트 절연막을 포함한 제 1 트렌치내에 형성되는 게이트 전극, 상기 제 2 트렌치의 측면에 형성되는 절연막, 상기 소오스 불순물 영역과 전기적으로 연결되도록 상기 제 2 트렌치내에 형성되는 도전층과 상기 게이트 전극 일측에 반도체 기판 표면내에 형성되는 드레인 불순물 영역을 포함하여 구성됨을 특징으로 한다.The transistor of the present invention includes a semiconductor substrate, a channel region formed in a predetermined portion of the semiconductor substrate, first and second trenches formed in the substrate on both sides of the channel region, and the first and second trench bottom surfaces connected to each other. A source impurity region formed in the semiconductor substrate under the channel region, a gate insulating film formed in the first trench inner wall, a gate electrode formed in the first trench including the gate insulating film, an insulating film formed on the side of the second trench, and And a drain impurity region formed in the surface of the semiconductor substrate on one side of the gate electrode and a conductive layer formed in the second trench to be electrically connected to the source impurity region.
그리고 본 발명의 트랜지스터의 제조 방법은 기판내의 소정 부위에 제 1 도전형 소오스 불순물 영역을 형성하는 단계, 상기 제 1 도전형 소오스 불순물 영역 상측의 상기 기판 표면내에 제 2 도전형 채널 영역을 형성하는 단계, 상기 제 2 도전형 채널 영역 양측의 기판내에 상기 제 1 도전형 소오스 불순물 영역이 노출되도록 제 1, 제 2 트렌치를 형성하는 단계, 상기 제 1 트렌치 내벽 전부와 상기 제 2 트렌치의 측면에 절연막을 형성하는 단계, 상기 제 1, 제 2 트렌치내에 도전층을 형성하는 단계, 상기 제 1 트렌치 일측의 채널 영역에 제 1 도전형 드레인 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 한다.The method of manufacturing a transistor of the present invention includes forming a first conductivity type source impurity region in a predetermined portion of the substrate, and forming a second conductivity type channel region in the substrate surface above the first conductivity type source impurity region. Forming first and second trenches in the substrate on both sides of the second conductive channel region so as to expose the first conductive source impurity region; and forming an insulating layer on all of the inner walls of the first trench and on the sides of the second trench. And forming a conductive layer in the first and second trenches, and forming a first conductive drain impurity region in a channel region on one side of the first trench.
상기와 같은 본 발명에 따른 트랜지스터의 구조 및 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, a preferred embodiment of the structure and manufacturing method of the transistor according to the present invention will be described in detail as follows.
도 4는 본 발명의 실시예에 따른 트랜지스터의 구조를 나타낸 단면도이다.4 is a cross-sectional view illustrating a structure of a transistor according to an embodiment of the present invention.
도 4 에서와 같이, 하부 부분이 라운딩된 제 1, 제 2 트렌치를 갖으며 p형이고 활성 영역과 격리 영역이 정의된 반도체 기판(31), 상기 제 1, 제 2 트렌치바닥면과 연결되어 고농도 n형 불순물 이온을 주입 및 드라이브 인 확산하여 형성되는 제 1 소오스 불순물 영역(34), 상기 제 1 트렌치 내벽에 제 1 산화막 측벽(37)과 제 2 산화막(39)으로 형성되는 게이트 산화막, 상기 게이트 산화막을 포함한 제 1 트렌치내에 고농도 n형 불순물 이온이 주입 및 확산된 불순물 영역(42)과 고농도 n형 불순물 이온이 주입된 다결정 실리콘(40)으로 형성되는 게이트 전극, 상기 제 2 트렌치내에 상기 불순물 영역(42)과 다결정 실리콘(40)으로 형성되는 제 2 소오스 불순물 영역, 상기 바닥면을 제외한 제 2 소오스 불순물 영역과 반도체 기판(31)사이에 형성되는 제 2 산화막(39), 상기 게이트 전극과 제 2 소오스 불순물 영역사이의 반도체 기판(31)내에 상기 게이트 절연막으로 게이트 전극과 격리되어 상기 불순물 영역(42)으로 형성되는 드레인 불순물 영역으로 본 발명의 트랜지스터가 형성된다.As shown in FIG. 4, the lower portion has a rounded first and second trenches, a p-type semiconductor layer 31 having active regions and isolation regions defined therein, and is connected to the first and second trench bottom surfaces at a high concentration. a first source impurity region 34 formed by implanting and driving-in diffusion of n-type impurity ions, a gate oxide film formed of a first oxide film sidewall 37 and a second oxide film 39 on an inner wall of the first trench, and the gate A gate electrode formed of an impurity region 42 in which high concentration n-type impurity ions are implanted and diffused into a first trench including an oxide film and a polycrystalline silicon 40 in which high concentration n-type impurity ion is implanted, the impurity region in the second trench A second source impurity region formed of 42 and polycrystalline silicon 40, a second oxide film 39 formed between the second source impurity region except for the bottom surface and the semiconductor substrate 31, and the gay The transistor of the present invention is formed in the semiconductor substrate 31 between the gate electrode and the second source impurity region by a drain impurity region which is formed from the impurity region 42 by being separated from the gate electrode by the gate insulating film.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.5A through 5F are cross-sectional views illustrating a method of manufacturing a transistor in accordance with an embodiment of the present invention.
도 5a에서와 같이, p형이며 활성 영역과 격리 영역이 정의된 반도체 기판(31)상의 격리 영역이 산화 공정을 실시하여 필드 산화막(32)을 형성한 다음, 전면에 제 1 감광막(33)을 도포한 다음, 상기 제 1 감광막(33)을 제 1 소오스 불순물 영역이 형성될 부위만 제거되도록 선택적으로 노광 및 현상 후, 상기 선택적으로 노광 및 현상된 제 1 감광막(33)을 마스크로 이용하여 고농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 상기 반도체 기판내에 제 1 소오스 불순물 영역(34)을 형성하고 이어 채널 이온을 주입 및 드라이브 인 확산하여 상기 제 1 소오스 불순물 영역(34)상의 반도체 기판(31)표면내에 채널 영역(35)을 형성한다.As shown in FIG. 5A, the isolation region on the semiconductor substrate 31 in which the p-type and the active region and the isolation region are defined is subjected to an oxidation process to form the field oxide layer 32, and then the first photoresist layer 33 is formed on the entire surface. After the coating, the first photoresist layer 33 is selectively exposed and developed so that only a portion where the first source impurity region is to be removed is removed, and then the first exposed photoresist layer 33 is selectively used as a mask. The first source impurity region 34 is formed in the semiconductor substrate by implantation and drive-in diffusion of n-type impurity ions, followed by the implantation and drive-in diffusion of channel ions to form the semiconductor substrate 31 on the first source impurity region 34. The channel region 35 is formed in the surface.
도 5b에서와 같이, 상기 제 1 감광막(33)을 제거하고, 전면에 제 2 감광막(36)을 도포한 다음, 상기 제 2 감광막(36)을 게이트 전극과 제 2 소오스 불순물 영역이 형성될 부위만 제거되도록 선택적으로 노광 및 현상 후, 상기 선택적으로 노광 및 현상된 제 2 감광막(36)을 마스크로 이용하여 상기 채널 영역(35)을 선택적 식각함으로 제 1, 제 2 트렌치를 형성한다.As shown in FIG. 5B, the first photoresist layer 33 is removed, the second photoresist layer 36 is coated on the entire surface, and the second photoresist layer 36 is formed on the gate electrode and the second source impurity region. After exposure and development selectively to remove only, the first and second trenches are formed by selectively etching the channel region 35 using the selectively exposed and developed second photoresist layer 36 as a mask.
도 5c에서와 같이, 상기 제 2 감광막(36)을 제거하고 상기 제 1, 제 2 트렌치를 포함한 전면에 제 1 산화막을 형성한 다음, 에치백하여 상기 제 1, 제 2 트렌치양측에 제 1 산화막 측벽(37)을 형성한다.As shown in FIG. 5C, the second photoresist layer 36 is removed and a first oxide layer is formed on the entire surface including the first and second trenches, and then etched back to form a first oxide layer on both sides of the first and second trenches. The side wall 37 is formed.
도 5d에서와 같이, 전면에 제 3 감광막(38)을 도포한 다음, 상기 제 3 감광막(38)을 상기 제 1 산화막 측벽(37)을 포함하여 제 1, 제 2 트렌치상측에만 제거되도록 선택적으로 노광 및 현상 후, 상기 선택적으로 노광 및 현상된 제 3 감광막(37)과 제 1 산화막 측벽(37)을 마스크로 이용하여 상기 채널 영역(35)과 반도체 기판(31)을 선택적 습식 식각함으로 상기 제 1, 제 2 트렌치의 하부 부분이 라운딩(Rouding)모양을 갖는다.As shown in FIG. 5D, after applying the third photoresist film 38 to the front surface, the third photoresist film 38 is selectively removed so as to be removed only on the first and second trenches including the first oxide film sidewall 37. After exposure and development, the channel region 35 and the semiconductor substrate 31 are selectively wet-etched using the selectively exposed and developed third photosensitive film 37 and the first oxide film sidewall 37 as a mask. The lower part of the first and second trenches has a rounding shape.
도 5e에서와 같이, 전면에 열산화 공정으로 제 2 산화막(39)을 성장시킨 다음, 상기 제 1, 제 2 트렌치를 포함한 전면에 제 4 감광막을 도포한 다음, 상기 제 4 감광막을 상기 제 1 산화막 측벽(37)을 포함한 제 1 트렌치와 제 2 트렌치의 제 1 산화막 측벽(37)상측에만 남도록 선택적으로 노광 및 현상 후, 상기 선택적으로 노광 및 현상된 제 4 감광막을 마스크로 이용하여 상기 제 2 산화막(39)을 선택적으로 건식 식각하고 상기 제 4 감광막을 제거한다. 여기서 상기 제 2 산화막(39)의 선택적 건식 식각으로 상기 제 2 트렌치 바닥면의 제 2 산화막(39)이 제거된다.As shown in FIG. 5E, the second oxide film 39 is grown on the entire surface by a thermal oxidation process, and then a fourth photosensitive film is coated on the entire surface including the first and second trenches, and then the fourth photosensitive film is coated on the first layer. After selectively exposing and developing the first trench including the oxide sidewall 37 and only above the first oxide sidewall 37 of the second trench, and using the selectively exposed and developed fourth photosensitive film as a mask. The oxide film 39 is selectively dry etched and the fourth photosensitive film is removed. In this case, the second oxide layer 39 on the bottom surface of the second trench is removed by selective dry etching of the second oxide layer 39.
도 5f에서와 같이, 전면에 고농도 n형 불순물 이온이 도핑된 다결정 실리콘(40)을 형성한 다음, 에치백하여 상기 제 1, 제 2 트렌치를 메꾼 후, 평탄화 시킨다.As shown in FIG. 5F, polycrystalline silicon 40 doped with high concentration n-type impurity ions is formed on the entire surface, and then etched back to fill the first and second trenches, and then planarized.
도 5g에서와 같이, 전면에 제 5 감광막을 도포한 다음, 상기 제 5 감광막을 상기 제 1, 제 2 트렌치상측과 드레인 불순물 영역이 형성된 부위에만 제거되도록 선택적으로 노광 및 현상 후, 상기 선택적으로 노광 및 현상된 제 5 감광막을 마스크로 이용하여 고농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 불순물 영역(42)을 형성하고 제 5 감광막을 제거한다.As shown in FIG. 5G, after the fifth photoresist film is applied to the entire surface, the fifth photoresist film is selectively exposed and developed so as to be removed only at a portion where the first and second trench upper sides and the drain impurity region are formed. And using the developed fifth photoresist film as a mask to implant and drive-in high concentration n-type impurity ions to form impurity regions 42 and remove the fifth photoresist film.
본 발명의 트랜지스터의 구조 및 제조 방법은 고집적화로 발생하는 펀치 스로우와 같은 형상을 개선하며 공정을 단순화 시키는 효과가 있다.The structure and manufacturing method of the transistor of the present invention have the effect of simplifying the process and improving the shape, such as punch throw caused by high integration.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071459A KR100236048B1 (en) | 1996-12-24 | 1996-12-24 | Transistor structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071459A KR100236048B1 (en) | 1996-12-24 | 1996-12-24 | Transistor structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980052470A true KR19980052470A (en) | 1998-09-25 |
| KR100236048B1 KR100236048B1 (en) | 1999-12-15 |
Family
ID=19490698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960071459A KR100236048B1 (en) | 1996-12-24 | 1996-12-24 | Transistor structure and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236048B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650626B1 (en) * | 2005-11-15 | 2006-11-27 | 삼성전자주식회사 | Semiconductor device and method of manufacturing the same |
| KR100720212B1 (en) * | 2006-02-03 | 2007-05-21 | 주식회사 하이닉스반도체 | Method for forming semiconductor device |
| KR100732273B1 (en) * | 2006-06-30 | 2007-06-25 | 주식회사 하이닉스반도체 | Method for forming semiconductor device |
| KR100744068B1 (en) * | 2005-04-29 | 2007-07-30 | 주식회사 하이닉스반도체 | Method for fabricating transistor of semiconductor device |
| KR100745900B1 (en) * | 2006-02-03 | 2007-08-02 | 주식회사 하이닉스반도체 | Semiconductor device and method for fabricating the same |
| KR100750587B1 (en) * | 2005-07-28 | 2007-08-20 | 삼성전자주식회사 | Method of forming an asymmetric recess structure, semiconductor device having a asymmetric recessed gate structure and method of manufacturing the semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183113B2 (en) | 2005-08-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures |
| KR100711520B1 (en) | 2005-09-12 | 2007-04-27 | 삼성전자주식회사 | recessed gate electrode structure and method for forming the same, semiconductor device having recessed gate electrode and method for manufacturing the same |
| KR100703027B1 (en) | 2005-09-26 | 2007-04-06 | 삼성전자주식회사 | Method of forming a recess gate |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220366A (en) * | 1985-07-18 | 1987-01-28 | Nec Corp | Semiconductor device |
-
1996
- 1996-12-24 KR KR1019960071459A patent/KR100236048B1/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744068B1 (en) * | 2005-04-29 | 2007-07-30 | 주식회사 하이닉스반도체 | Method for fabricating transistor of semiconductor device |
| US7314792B2 (en) | 2005-04-29 | 2008-01-01 | Hynix Semiconductor Inc. | Method for fabricating transistor of semiconductor device |
| KR100750587B1 (en) * | 2005-07-28 | 2007-08-20 | 삼성전자주식회사 | Method of forming an asymmetric recess structure, semiconductor device having a asymmetric recessed gate structure and method of manufacturing the semiconductor device |
| KR100650626B1 (en) * | 2005-11-15 | 2006-11-27 | 삼성전자주식회사 | Semiconductor device and method of manufacturing the same |
| KR100720212B1 (en) * | 2006-02-03 | 2007-05-21 | 주식회사 하이닉스반도체 | Method for forming semiconductor device |
| KR100745900B1 (en) * | 2006-02-03 | 2007-08-02 | 주식회사 하이닉스반도체 | Semiconductor device and method for fabricating the same |
| KR100732273B1 (en) * | 2006-06-30 | 2007-06-25 | 주식회사 하이닉스반도체 | Method for forming semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100236048B1 (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (en) | Trench dmos device and a method of fabricating the same | |
| KR100236048B1 (en) | Transistor structure and manufacturing method thereof | |
| KR100315728B1 (en) | Transistor and method for manufacturing the same | |
| KR0183785B1 (en) | Method of manufacturing mos transistor | |
| JP3049496B2 (en) | Method of manufacturing MOSFET | |
| KR100873356B1 (en) | Method for forming the high voltage transistor | |
| KR100198676B1 (en) | Transistor of semiconductor device and method of manufacturing the same | |
| JPH09186322A (en) | Semiconductor device and manufacture thereof | |
| KR100533167B1 (en) | Method of manufacturing for semiconductor and the same | |
| KR20010061597A (en) | Transistor and method for manufacturing the same | |
| KR100272509B1 (en) | transistor and method for manufacturing the same | |
| KR100296105B1 (en) | Manufacturing Method for Semiconductor Device | |
| KR0156103B1 (en) | Fabrication method of semiconductor device | |
| KR100317311B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100226496B1 (en) | Method of manufacturing semiconductor device | |
| KR100252849B1 (en) | Semiconductor device and manufacturing method therefor | |
| KR100268867B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100587379B1 (en) | Method for manufacturing of semiconductor device | |
| KR0136928B1 (en) | Manufacture of semiconductor | |
| KR100268931B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100364794B1 (en) | Method for fabricating of semiconductor device | |
| KR19980030510A (en) | Structure and manufacturing method of MOS FET | |
| KR100268924B1 (en) | method for manufacturing semiconductor device | |
| KR19980058385A (en) | Semiconductor device and manufacturing method thereof | |
| KR19980037656A (en) | Structure and Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |