KR20020000789A - 검사장치 및 센서 - Google Patents

Abstract

본 발명은 도체 패턴의 형상을 자세하고 세밀하게 검사하는 것을 목적으로 한다.

센서요소(12a)는 MOSFET를 포함하고, 표면적이 큰 쪽의 확산층이 수동소자가 되고, 도체 패턴(101)에 대향하고 있다. 이 수동소자는 MOSFET의 소스와 연속하고, 게이트는 종선택부(14)에 접속되고, 드레인은 횡선택부(13)에 접속되어 있다. 타이밍 생성부(15)에 의해서, 센서요소(12a)가 선택되면, 종선택부(14)로부터 게이트에 신호가 송출되고, MOSFET는 온(ON) 된다. 이 때, 프로브(22)로부터 검사신호가 출력되면, 도전 패턴(101)의 전위가 변화하고, 이것에 수반하여 소스로부터 드레인에 전류가 흘러, 횡선택부(13)를 거쳐서 신호처리부(16)에 송출된다. 검출신호를 출력한 센서요소(12a)의 위치를 해석하면, 회로기판(100)의 어느위치에 도전 패턴(101)이 존재하는가를 알 수 있다.

Description

검사장치 및 센서{INSPECTION APPARATUS AND SENSOR}

회로기판의 제조에 있어서는 기판상에 도전 패턴을 입힌 후, 그 도전 패턴에 단선, 단락이 있는가 여부를 검사할 필요가 있다.

종래로부터 도전 패턴의 검사방법으로는 도전 패턴의 양단에 핀을 접촉시키고 일단측의 핀에 도전 패턴에 전기신호를 급전하고, 타단측의 핀에서 그 전기신호을 수전하는 것에 의해서, 도전 패턴의 도통 시험등을 행하는 접촉식의 검사방법이 알려져 있다.

그러나 최근에는 도전 패턴의 고밀도화에 의해, 각 도전 패턴에 핀을 동시에 배치하여 접촉시키는 충분한 간격이 없는 상황이 되었기 때문에, 핀을 이용하지 않으며, 도전 패턴과 접촉하지 않고 전기신호를 수신하는 비접촉식의 검사방법이 제안되고 있다(일본 특허 공개 평9-264919).

이 비접촉식의 검사방법은 도15와 같이, 검사 대상이 되는 도전 패턴의 회로배선의 일단측에 핀을 접속시키고 동시에, 타단측에서 도전 패턴에 비접촉으로 센서도체를 배치하고, 핀에 검사신호를 공급하는 것에 의한 도전 패턴의 전위변화를센서도체가 검출하여 도전 패턴의 단선등을 검사하는 것이다. 즉, 등가회로로 나타내면 도16과 같이 되고, 센서도체측에 발생한 전류을 증폭회로에서 증폭한 후, 그 전류의 크기로부터 도전 패턴의 센서도체와 대향하는 위치의 단선 및 단락을 검지하고 있다.

그러나 상기 종래의 비접촉 검사방법에서는, 통상의 프리트 기판 상의 복수의 패턴선을 덮을 정도의 크기를 갖는 전극에 의해서, 도전 패턴으로부터의 전자파를 수신하고 있다. 이 때문에, 50 ㎛ 수준의 회로 패턴을 분해능 높게 검사하는 것은 불가능하고, 또한 비교적 큰 도전 패턴이라도 그 빠진 부분까지는 검지할 수는 없었다.

본 발명은 상기 종래 기술의 과제를 해결하기 위하여 된 것으로서, 그 목적은 도체 패턴의 형상을 자세하고 세밀하게 검사가능한 센서 및 검사장치를 제공하는 것이다.

본 발명은 회로기판의 도전 패턴의 검사장치 및 그 검사장치용의 센서에 관한 것이다.

도1은 본 발명의 제1 실시형태에 관한 센서요소의 구성을 설명하는 도면이다.

도2는 본 발명의 제1 실시형태에 관한 검사장치를 이용한 검사시스템의 개략도이다.

도3은 본 발명의 제1 실시형태에 관한 검사장치의 전기적 구성을 나타내는 블록도이다.

도4는 본 발명의 제1 실시형태에 관한 센서요소에 있어서, 도체 패턴의 전위변화에 따라서 전류가 발생하는 원리를 설명하기 위한 모델도이다.

도5는 본 발명의 제1 실시형태에 관한 센서요소에 있어서, 도체 팬턴의 전위변화에 따라서 전류가 발생하는 원리를 설명하기 위한 모델도이다.

도6은 본 발명의 제1 실시형태에 관한 센서요소의 입출력 타이밍을 나타내는 타이밍 차트이다.

도7은 본 발명의 제1 실시형태에 관한 센서요소의 변형예를 나타내는 도면이다.

도8은 본 발명의 제2 실시형태에 관한 센서요소의 구성을 설명하는 도면이다.

도9는 본 발명의 제2 실시형태에 관한 센서요소에 있어서, 도체 패턴의 전위변화에 따라서, 전압이 출력되는 원리를 설명하기 위한 모델도이다.

도10은 본 발명의 제2 실시형태에 관한 센서요소에 있어서, 도체 패턴의 전위변화에 따라서, 전압이 출력되는 원리를 설명하기 위한 모델도이다.

도11은 본 발명의 제2 실시형태에 관한 센서요소에 있어서, 리셋 신호입력시의 동작을 설명하기 위한 모델도이다.

도12는 본 발명의 제2 실시형태에 관한 센서요소의 입출력 타이밍을 나타내는 타이밍 차트이다.

도13은 본 발명의 제3 실시형태에 관한 센서요소의 구성을 설명하는 도면이다.

도14는 본 발명의 제3 실시형태에 관한 센서요소의 구성을 설명하는 도면이다.

도15는 종래의 회로기판 검사장치를 설명하는 도면이다.

도16은 종래의 회로기판 검사장치를 설명하는 도면이다.

상기 목적을 달성하기 위한, 본 발명에 관계된 장치는, 회로기판의 도전 패턴을 검사하기 위하여, 상기 도전 패턴에 검사신호가 공급되는 것에 의한 전위변화를 비접촉으로 검출하는 검사장치로서, 상기 도전 패턴 각부의 전위변화를 복수의 센서요소를 이용하여 검출하는 검출수단과, 상기 센서요소를 선택하기 위한 선택신호를 출력하는 선택수단을 구비하고, 상기 센서요소는 반도체 단결정 상 또는 평판 상에 구성되고, 상기 도전 패턴에 대하여 정전용량결합의 대향전극으로 동작하고 상기 도전 패턴의 전위변화를 검출하는 수동소자와, 상기 수동소자에 의해서 출력된 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 한다.

상기 트랜지스터는 전류를 읽어내기 위한 MOSFET이고, 상기 수동소자와 소스로서의 확산층이 연속하여 있고, 상기 선택신호를 게이트에 입력함으로써 드레인으로부터 검출신호를 얻는 것을 특징으로 한다.

상기 트랜지스터는 전류를 읽어내기 위한 박막 트랜지스터이고, 상기 수동소자와 상기 박막 트랜지스터의 소스가 접속되어 있고, 상기 선택신호를 게이트에 입력함으로써 드레인으로부터 검출신호를 얻는 것을 특징으로 한다.

상기 트랜지스터는 직렬로 배치된 제1, 제2 MOSFET이고, 상기 수동소자를 상기 제1 MOSFET의 게이트에 접속하고, 상기 선택신호를 상기 제2 MOSFET의 게이트에 접속하고, 상기 제1 MOSFET의 게이트에 인가된 상기 수동소자의 전위에 따라서 변화하는 상기 제1 MOSFET의 소스전위를 상기 제2 MOSFET의 드레인에서 받아, 소스로부터 검출신호로서 출력하는 것을 특징으로 한다.

상기 트랜지스터는 직렬로 배치된 제1, 제2 박막 트랜지스터이고, 상기 수동소자를 상기 제1 박막 트랜지스터의 게이트에 접속하고, 상기 선택신호를 상기 제2 박막 트랜지스터의 게이트에 접속하고, 상기 제1 박막 트랜지스터의 게이트에 인가된 상기 수동소자의 전위에 따라서 변화하는 상기 제1 박막 트랜지스터의 소스전위를 상기 제2 박막 트랜지스터의 드레인에서 받아, 소스로부터 검출신호로서 출력하는 것을 특징으로 한다.

상기 트랜지스터는 바이폴라 트랜지스터이고, 상기 수동소자를 에미터에 접속하고, 상기 선택신호를 베이스에 입력함으로써 콜렉터로부터 검출신호를 얻는 것을 특징으로 한다.

상기 트랜지스터는 전하를 읽어내기 위한 MOSFET이고, 상기 수동소자와 소스로서의 확산층이 연속하여 있고, 상기 선택신호를 게이트에 입력함으로써 게이트의 아래에 형성한 전위장벽을 낮추고, 소스 측에 있는 신호전하를 드레인 측에 검출신호전하로서 전송하고, 드레인 측에 접속된 전하전송소자에서 검출신호를 전송하는 것을 특징으로 한다.

상기 도체 패턴의 전위변화에 대응하여 상기 수동소자에 전하를 공급하고, 또한 도체 패턴의 전위변화가 끝나기 전에, 공급한 상기 전하가 역류하지 않도록 전위장벽을 형성하는 전하공급 MOSFET의 드레인을 상기 수동소자의 확산층과 연속시켜 형성하는 것을 특징으로 한다.

상기 센서요소는 센서 칩상에 매트릭스 상으로 배치되어 있는 것을 특징으로 한다.

상기 검출수단의 센서요소는, 상기 수동소자의 표면에 접촉하는 도체판을 또한 포함하는 것을 특징으로 한다.

회로기판의 도전 패턴을 검사하는 검사장치로서, 상기 도전 패턴에 대하여 시간적으로 변화하는 검사신호를 공급하는 공급수단과, 상기 검사신호에 따른 상기 도전 패턴 각부의 전위변화를 복수의 센서요소를 이용하여 검사하는 검출수단과, 상기 센서요소를 선택하기 위한 선택신호를 출력하는 선택수단을 구비하고, 상기 센서요소는 반도체의 단결정 상에 구성되고, 상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전위변화를 검출하는 수동소자와, 상기 수동소자에 의해서 출력된 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 한다.

회로기판의 도전 패턴을 검사하는 검사장치로서, 상기 도전 패턴에 대하여 시간적으로 변화하는 검사신호를 공급하는 공급수단과, 상기 검사신호가 공급되는 것에 의한 상기 도전 패턴 각부의 전위변화를 복수의 센서요소를 이용하여 검출하고 상기 전위변화에 따른 검출신호를 출력하는 검출수단과, 상기 센서요소를 선택하기 위한 선택신호를 출력하는 선택수단과, 상기 검출신호에 기초하여 상기 도전 패턴의 형상을 그리기 위한 화상 데이터를 생성하는 화상데이터생성수단을 구비하고, 상기 센서요소는 반도체의 단결정 상에 구성되고, 상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전위변화를 검출하는 수동소자와, 상기 수동소자에 의해서 검출된 전위변화에 따른 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 한다.

상기 센서소자의 반도체에 대한 광의 조사를 막기 위한 차광수단을 또한 갖는 것을 특징으로 한다.

또한 본 발명에 의한 센서는, 회로기판의 도전 패턴을 검사하기 위하여, 상기 도전 패턴에 검사신호가 공급되는 것에 의한 전위변화를 비접촉으로 검사하는 복수의 센소요소를 갖는 센서로서, 상기 센서요소는 반도체의 단결정 상에 구성되고, 상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전압변화를 검출하는 수동소자와, 상기 수동소자에 의해서 출력된 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 한다.

이하에서 도면을 참조하여 본 발명의 적합한 실시의 형태를 예시적으로 상세히 설명한다. 단, 이 실시형태에 기재된 구성요소의 상대배치, 수치 등은 특별히 특정적인 기재가 아닌한은, 본 발명의 범위를 그것들에만 한정하는 취지는 아니다.

(제1 실시형태)

본 발명의 제1 실시형태로, MOSFET를 센서요소로 이용한 검사장치(1)에 대하여 설명한다.

우선, 검사장치(1)를 이용한 도전 패턴의 검사 시스템의 일예를 본보기로 보인다. 도2는 검사장치(1)를 이용한 검사 시스템(20)의 개략도이다.

검사 시스템(20)은 회로기판(100)에 입혀진 도전 패턴(101)을 검사하기 위한 장치로서, 검사장치(1)와, 컴퓨터(21)와, 도전 패턴(101)에 검사신호를 공급하기 위한 프로브(22)와, 프로브(22)로의 검사신호의 공급을 절환하는 셀렉터(23)를 구비한다. 셀렉터(23)는 예를 들면 멀티플렉서, 디플렉서 등으로 구성하는 것이 가능하다.

컴퓨터(21)는, 셀렉터(23)에 대하여는 프로브 선택을 위한 제어신호 및 도전패턴(101)에 부여하는 검사신호를 공급하고, 검사장치(1)에 대하여는 셀렉터(23)에 공급한 제어신호에 동기하여 검사장치를 동작시키기 위한 동기신호를 공급한다. 또한, 컴퓨터(21)는 검사장치(1)로부터의 검출신호를 수신하여, 화상 데이터를 생성하고, 그 화상 데이터에 기초하여, 도전 패턴(101)의 단선, 단락, 누락 등을 검출한다. 게다가, 컴퓨터(21)는 각 센서요소(12a)로부터의 검출신호에 기초하여, 검사대상인 도전 패턴의 화상을 디스플레이(21a)에 표시하는 기능을 갖는다.

프로브(22)는 그 선단이 각각 회로기판(100) 상의 도전 패턴(101)의 일단에 접촉하고 있으며, 도전 패턴(101)에 대하여 검사신호를 공급한다.

셀렉터(23)는 검사신호를 출력하는 프로브(22)를 절환한다. 회로기판(100) 상의 복수의 독립한 도전 패턴(101)의 하나 하나에 검사신호가 공급되도록 컴퓨터로부터 공급된 제어신호에 기초하여 제어한다.

검사장치(1)는 회로기판(100)의 도전 패턴(101)에 대향하는 위치에 비접촉으로 배치되어, 프로브(22)로부터 공급된 검사신호에 의해서 도전 패턴(101) 상에 발생한 전위변화를 검출하고, 검출신호로 컴퓨터(21)에 출력한다. 검사장치(1)와 도전 패턴의 간격은 0.05 mm 이하가 바람직하나, 0.5 mm 이하이면 가능하다.

또한, 도2의 회로기판(100)에는 한쪽 면에만 도전 패턴(101)이 설치되어 있는 경우를 상정하고 있으나, 양면에 도전 패턴이 (101)이 설치되어 있는 회로기판에 대해서도 검사 가능하고, 그 경우는 검사장치(1)를 두개 이용하여 회로기판을 샌드위치시키는 것과 같이 배치하여 검사한다.

도3은 검사장치(1)의 전기적 구성을 나타내는 블록도이다.

검사장치(1)는 도3과 같은 전기적 구성을 갖는 센서칩이 도시하지 않은 패키지에 취부된 구성으로 되어 있다.

검사장치(1)는 제어부(11)와, 복수의 센서요소(12a)로 된 센서요소군(12)과, 센서요소(12a)의 행을 선택을 하기 위한 종선택부(14)와, 센서요소(12a)의 열을 선택 및 신호의 추출을 행하는 횡선택부(13)와, 각 센서요소(12a)를 선택하기 위한 선택신호를 발생하는 타이밍 생성부(15)와, 횡선택부(13)로부터의 신호를 처리하는 신호처리부(16)와, 신호처리부(16)로부터의 신호를 A/D 변환하기 위한 A/D 콘버터(17)와, 검사장치(1)를 구동하는 전력을 공급하기 위한 전원회로부(18)를 구비한다.

제어부(11)는 컴퓨터(21)로부터의 제어신호에 따라서, 검사장치(1)의 동작을 제어하기위한 것이다.

센서요소(12a)는 매트릭스상(종480 X 횡640)으로 배치되고, 프로브(22)로부터 도체 패턴(101)에 공급된 검사신호에 따른 도체 패턴(101) 상의 전위변화를 비접촉으로 검출한다.

타이밍 생성부(15)는 컴퓨터(21)로부터 수직동기신호(Vsync), 수평동기신호 (Hsync) 및 기준신호 (Dclk)를 공급받아, 종선택부(14) 및 횡선택부(13)에 센서요소(12a)를 선택하기 위한 타이밍 신호를 공급한다.

종선택부(14)는 타이밍 생성부(15)로부터의 타이밍 신호에 따라서, 센서요소군 (12)의 적어도 하나의 행을 순차적으로 선택한다. 종선택부(14)에 의해 선택된 행의 센서요소(12a)로부터는 검출신호가 동시에 출력되어, 횡선택부(13)에 입력된다. 횡선택부 (13)는 640개의 단자로부터 출력된 아날로그 검출신호를 증폭한 후, 일단 홀드하고 멀티플랙서 등의 선택회로에 의해서, 타이밍 생성부(15)로부터의 타이밍 신호에 따라서 차례로 신호처리부(16)로 출력한다.

신호처리부(16)는 횡선택부(13)로부터의 신호에 대하여 아날로그 신호처리를 행하고 A/D 콘버터(17)에 송출한다.

A/D 콘버터(17)는 신호처리부(16)로부터 아날로그 형식으로 송출된 각 센서요소(12a)의 검사신호를, 예를 들면 8 비트의 디지털 신호로 변환하여 출력한다.

게다가, 여기에서는 검사장치(1)에 A/D 콘버터가 내장되어 있으나, 신호처리부에서 아날로그 처리된 아날로그 신호를 그대로 컴퓨터(21)에 출력하여도 좋다.

다음으로, 센서요소(12a)의 동작에 대하여 설명한다. 도1은 하나의 센서요소 (12a)의 구성을 설명하는 도면이다.

센서요소(12a)는 MOS형 반도체 소자(MOSFET)이고, 확산층의 일방의 표면적이타방의 표면적보다 크게 되도록 생성되어 있다. 표면적이 큰 쪽의 확산층이 수동소자가 되고, 도체 패턴(101)에 대향하고 있다. 이 수동소자는 MOSFET의 소스와 연속하고 있다. 게이트는 종선택부(14)에 접속되어 있고, 드레인은 횡선택부(13)에 접속되어 있다.

또한, 수동소자의 확산층에는 불필요한 전하를 토출하는 포텐셜 장벽이 설치되어 있다.

그리고 타이밍 생성부(15)에 의해서, 종선택부(14)를 통하여 센서요소 (12a)가 선택되면 종선택부(14)로부터 게이트 신호가 송출되어 센서요소(12a)는 온(ON)(검출신호 출력가능상태) 된다.

이 때, 프로브(22)로부터 검사신호가 출력되면, 도체 패턴(101)의 전위가 변화하고, 이것에 수반하여, 소스로부터 드레인에 전류가 흐른다. 이것이 검출신호가 되어 횡선택부(13)를 통하여, 신호처리부(16)에 송출된다. 게다가, 센서요소(12a)에 대향하는 위치에 도체 패턴(101)이 존재하지 않는 경우에는 전류는 흐르지 않는다. 이 때문에, 검출신호로서의 전류출력이 있었던 센서요소(12a)의 위치를 해석하면, 회로기판 (100)의 어느 위치에 프로브(22)와 접촉한 전극으로부터 연속하는 도전 패턴(101)이 존재하는가를 알 수 있다.

여기에서, 소스로부터 드레인 전류가 흐르는 원리에 대하여 보다 상세히 설명한다. 도4, 도5는 이 원리를 이해하기 쉽게 설명하기 위한 모델도이며, 도4는 도체 패턴의 회로배선에 전압이 인가되지 않은 상태, 도5는 인가된 상태를 나타낸다. 이들 도면은 모두 선택신호가 게이트에 입력되어 게이트가 온(ON)으로 되어있는 상태를 나타내고 있다.

도4와 같이 회로배선에 전압이 인가되어 있지 않으면, 확산층의 여분의 전하가 오프(OFF)되어 있는 게이트 아래의 전위장벽의 포텐셜보다도 낮은 토출 포텐셜 장벽으로부터 넘쳐나온다. 이 경우 소스의 전위는 토출 포텐셜로 확정한다.

다음에, 도5와 같이 회로배선에 전압(V)이 인가되면, 회로배선이 플러스(+)로 대전한다(전위 V로 된다). 여기에서 회로배선과 소스측 확산층은 미소거리만 떨어져 있기 때문에, 대향하는 소스측 확산층은 회로배선의 전위변화의 영향을 받아, 전위가 V로 되어 전하가 흘러들어온다. 즉, 회로배선과 소스측 확산층이 정전용량결합을 하고 있는 것과 같이 동작하고, 소스측 확산층의 포텐셜이 낮게 되어, 전자가 흘러들어오고, 소스로부터 드레인을 향하여 전류가 흐른다.

회로배선이 다시 그라운드에 접속되면, 소스측 확산층의 포텐셜은 원래로 돌아가고, 잉여 전자는 천천히 토출 포텐셜장벽으로부터 풀려난다.

도6은 도1과 같은 MOSFET를 이용한 경우의 입출력 타이밍을 나타내는 타이밍 차트이다.

도6에 나타낸 것처럼, 회로배선에 전압이 인가되면, 출력전류를 얻을 수 있다. 다만, 전류는 전압의 인가와 동시에 피크를 나타내고, 그후 지수함수적으로 감소하기 때문에, 횡선택부(13)에서는 전압 인가의 타이밍에 맞추어 검출하고, 홀드 하고 있다.

앞에서 설명한 것과 같이, 센서요소가 반도체의 단결정 상에 구성되어, 도전 패턴에 대한 정전용량결합의 대향전극으로서 동작하고 도전 패턴의 전위변화를 검출하는 수동소자와, 그 수동소자와 연속하고 수동소자로부터 출력된 검출신호인 출력전류를 선택신호의 게이트 입력시에 출력하는 MOS형 트랜지스터를 구비하므로, 센서요소를 극미세하게 제조할 수 있다.

결국, 현재 확립되어 있는 트랜지스터 제조기술을 그대로 이용하여, 센서요소군을 제조가능하기 때문에, 센서요소 자체와 그 간격을 초미세하게 하는 것이 가능하다. 이것에 의해서 회로기판 상에 프린트된 도전 패턴의 형상을 고해상도로 표현하는 것이 가능하고, 그 결함 등도 정확히 검지하는 것이 가능하다. 또한, 센서요소군을 제조하는 것에 특별한 제조장치를 필요로 하지 않으므로, 생산성이 현저하게 향상된다는 효과를 갖는다.

또한, 검사장치(1)에는 회로기판(100)의 형상에 맞추어서 각 센서요소(12a)를 평면적으로 배치하고 있으나, 입체적으로 배치하여도 좋다.

각 센서요소(12a)의 형상은 도3에 나타낸 것과 같이 모두 형상을 통일하는 것이 바람직하다. 이것은 도전 패턴에의 검사신호의 공급 및 도전 패턴에 나타나는 신호의 수신을 각 센서요소(12a)에서 고르게 행하기 위한 것이다.

또한, 각 센서요소(12a)는 도3에 나타낸 것과 같이, 행 방향 및 열 방향에 각각 등간격으로 배열된 매트릭스 상으로 구성하는 것이 바람직하다. 그렇게 하면 도전 패턴에 면한 단위면적당의 센서요소(12a)의 수의 편차를 저감하는 것이 가능한 동시에, 각 센서요소(12a)의 상대적인 위치관계를 명확하게 하고, 검출신호에 의한 도전 패턴의 형상 특성을 용이하게 하는 것이 가능하기 때문이다. 단, 검사하는 도전 패턴의 형상등에 대응해서, 간단히 1열 만을 배치하도록 하여도 좋다.

검사장치(1)에서는 센서요소(12a)는 480행 640열의 배열을 하고 있으나, 이것은 본 실시형태에 있어서 편의적으로 정한 것이고, 현실에서는 예를 들면 5 내지 50 ㎛ 의 사각형에 20만 부터 200만 개의 센서요소를 배치하는 것이 가능하다. 이와 같이 센서요소(12a)의 크기, 간격 등을 설정함에 있어서는 보다 정확한 검사를 실현하여야 하며, 도전 패턴의 선폭에 대응한 크기, 간격을 설정하는 것이 바람직하다.

여기에서는 N 채널 MOSFET를 센서요소로 하였으나, 본 발명은 이것에 한정되는 것은 아니며, P 채널 MOSFET를 이용하여도 좋다.

도1에서, 수동소자를 n형 확산층으로 하였으나, 이것에 한정되는 것은 아니며, 비교적 도전율이 높은 재료라면, 비정질 반도체라도 좋다.

게다가, 도7과 같이, 수동소자로 소스측 확산층 상에 도전판(71)을 오믹크 콘텍트시켜도 좋고, 이와 같이 하면 수동소자 표면의 전기 전도도를 높게, 즉 수동소자 표면 근방에 신호전하를 집중시킬 수 있으며, 신호전하 밀도를 높게하는 것이 가능하기 때문에 정전용량결합을 보다 강하게 할 수 있다.

도전판(71)은 금속의 박막이어도 다결정 반도체이어도 좋다.

(제2 실시형태)

다음에 도8 내지 도12를 이용하여 본 발명의 제2의 실시형태로서의 검사장치에 대하여 설명한다.

본 실시 형태의 검사장치는, 센서요소로서, 반도체의 확산층을 회로배선으로부터의 신호수신요소로 한 전하전압변환회로를 이용한 점에 대하여, 상기 제1의 실시형태와 다르다. 그 외의 점에 대하여는 제1의 실시형태와 마찬가지이므로, 여기에서는 설명을 생략하고, 도면 상에서는 동일한 구성요소에 동일 부호를 붙여 나타낸다.

도8은 본 실시형태에 관한 센서요소(12a)의 구성을 설명하는 도면이다.

본 실시형태에 관한 센서요소(12a)도 상기 제1의 실시형태에 관한 센서요소와 마찬가지로, 수동소자(80)로서, 비교적 표면적이 큰 확산층을 구비하고 있다. 수동소자 (80)는 MOSFET(81)의 게이트 및 MOSFET(82)의 소스에 접속되어있다. 또한, MOSFET(81)의 드레인에는 전원회로부(18)로부터 전압(VDD)이 인가되고, MOSFET(81)의 소스는 MOSFET(83)의 드레인에 접속되어 있다. MOSFET(82)의 게이트에는 종선택부(14)로부터의 리셋신호가 입력되고, MOSFET(82)의 드레인에는 전원회로부(18)로부터 전압(VDD)이 인가된다. MOSFET(83)의 게이트에는 종선택부 (14)로부터 선택신호가 입력되어, MOSFET(83)의 소스로부터의 출력은 횡선택부 (13)에 입력된다.

여기에서, 수동소자(80)가 검출한 도체 패턴(101)의 전위변화가, MOSFET (83)의 소스로부터의 출력전압으로 변환되는 원리에 대하여 보다 상세히 설명한다. 도9, 도10은 이 원리를 이해하기 쉽게 설명하기 위한 모델도이며, 도9는 도체 패턴의 회로배선에 전압이 인가되지 않은 상태, 도10은 인가된 상태를 나타낸다. 이들 도면은 모두 선택신호가 MOSFET(83)의 게이트에 입력되고, 게이트가 온(ON)으로 되어 있는 상태를 나타내고 있다.

도9와 같이 회로배선에 전압이 인가되어 있지 않으면, 수동소자(80) 내의 전자는 확산층의 포텐셜에 갇히게 되어, MOSFET(81)의 게이트에는 Lo의 전압이 인가된다. 따라서, 소스 팔로어 동작하는 MOSFET(81)의 소스측은 MOSFET의 임계치 전압만큼 게이트보다 낮은 전위가 출력된다.

다음으로, 도10과 같이 회로배선에 전압(V)이 인가되면, 대향하는 수동소자 (80)는 회로배선의 전위변화의 영향을 받아, 그 표면에 전자가 모이려고 하나, 유입하는 전자가 없기 때문에 원래부터 존재했던 전자가 표면 가까이에 밀집하여, 표면 포텐셜을 낮춘다. 결국 전위가 상승한다. MOSFET(81)의 게이트는 수동소자(80)의 표면과 접속되어 있기 때문에, Hi의 전압이 인가되는 것이 되고, 소스 팔로어 동작하는 MOSFET (81)의 소스측은 MOSFET의 임계치 전압 만큼 게이트보다 낮은 전위가 출력되나, 전술의 회로배선에 전압을 인가하지 않는 경우보다도 높은 전압이 출력된다.

회로배선이 다시 그라운드에 접속되면, 수동소자(80) 내의 전자는 다시 분산하고, MOSFET(81)의 게이트의 전위는 Lo가 된다.

이와 같이 회로배선에 대한 전압의 온/오프(ON/OFF) 절환만으로는, 이론상으로는 수동소자(80) 내의 전 전하량은 변화하지 않는다. 그러나 실제로는 수동소자(80)의 주위로부터 전자가 침입하는 것이 있고, 이것을 방치해 두면, 회로배선에 전압이 인가되어 있지 않은 상황에서의 수동소자의 포텐셜이 상승하고, 전위가 낮아진다. 결국, 이 잡음전자에 의해 발생하는 잡음전위가 오프셋 전위로서 수신신호에 겹쳐서 시간에 따라 변화한다. 그래서 도11과 같이 MOSFET(82)의 게이트에 리셋신호를 입력하고, 전원과 수동소자(80)를 도통시켜서 수동소자(80) 내의여분의 전자를 풀어두고, 전위을 일정하게 유지하고 있다.

도12는 도8과 같은 MOSFET 회로를 이용한 경우의 입출력 타이밍을 나타내는 타이밍 챠트이다.

도12에 나타낸 것과 같이 선택신호를 온(ON)으로 한 후, 리셋신호를 일정시간 ON으로 하고, 수동소자(80)의 전위의 시간에 따른 변화를 억제한다. 그 때, MOSFET (81)의 게이트의 전위가 상승하고, MOSFET(83)의 드레인으로부터의 출력전압도 조금 크게 된다. 이것을 리셋신호의 커플링 노이즈라고 부른다. 리셋 신호를 OFF로 한 후, 이번에는 회로배선에 전압(V)을 인가한다. 회로배선에 전압(V)이 인가되면, MOSFET(83)의 드레인으로부터의 출력전압은 Hi로 되고, 그 센서요소(12a)에 대향하는 위치에 회로배선이 존재하는 것을 알 수 있다.

단, 커플링 노이즈를 출력전압으로 잘못 검출하지 않도록, 출력전압의 검출 타이밍을 조정하거나, 바이패스 필터를 통하게 한다.

이와 같이, 센서요소에 도8과 같은 전하전압 변환회로를 이용하였으므로 증폭한 전압의 형태로 검출신호를 추출하는 것이 가능하고, 검출신호를 명확히 식별할 수 있으므로, 보다 정확한 회로기판의 검사를 행해는 것이 가능하다.

또한, 리드 신호의 입력 타이밍은 도12에 나타낸 타이밍에 한정되는 것은 아니며, 다른 타이밍이라도 좋다.

또한 도8에서 수동소자(80)를 n형 확산층으로 하였으나, 이것에 한정되는 것은 아니며, 비교적 도전율이 높은 재료라면, 금속의 박막, 다결정 반도체이거나, 비정질 반도체이더라고 좋다.

(제3의 실시형태)

다음에 도13을 이용하여, 본 발명의 제3의 실시형태로서의 검사장치에 대하여 설명한다.

본 실시형태의 검사장치는, 센소요소로 바이폴라 트랜지스터를 이용한 점에 대하여, 상기 제1의 검사장치와 다르다. 그 외의 점에 대하여는 제1의 실시형태와 마찬가지이기 때문에 여기에서는 설명을 생략하고, 도면에서 같은 구성요소를 같은 부호를 붙여서 나타낸다.

도13은 본 실시형태에 관한 센서요소의 구성을 설명하는 도면이다.

도체 패턴의 전위변화를 검사하는 수동소자와 저항소자로 되고 되어 있으며, 그 저항소자와 바이폴라 트랜지스터의 에미터가 접속되어 있다. 또, 베이스에는 종선택부 (14)로부터의 선택신호가 입력되어, 콜렉터로부터 출력되는 검출신호로서의 출력전압은 횡선택부(13)을 통하여 신호처리부(16)에 입력된다.

이 센서요소(12a)의 동작은, 도4, 도5에서 설명한 MOSFET의 동작과 거의 마찬가지이다. 베이스에 선택신호가 인가되면, 바이폴라 트랜지스터의 에미터인 N+ 확산층과 콜렉터인 N+확산층이 도통하고, 회로배선의 전위가 상승하여 저항소자의 P확산층에 전자가 모이는 것에 의해서, 콜렉터로부터 전류가 출력되고, 횡선택부(13)에서 증폭된 후, 타이밍 생성부(15)에서 생성된 타이밍 신호에 맞추어 신호처리부(16)에 입력된다.

이와 같이, 센서요소에 바이폴라 트랜지스터를 이용하면, 검출신호의 출력을고속으로 또는 정확히 행하는 것이 가능하다.

또한, 여기서는 npn 형 바이폴라 트랜지스터를 이용했으나, pnp 형이더라도 관계없다.

(제4의 실시형태)

다음에 도14를 이용하여, 본 발명의 제4의 실시형태로서의 검사장치에 대하여 설명한다.

본 실시형태의 검사장치는 센소요소로 TFT 등의 박막 트랜지스터를 이용한 점에 있어서, 상기 제1의 실시형태와 다르다. 그 외의 점에 대하여는 제1의 실시형태와 마찬가지 이므로, 여기서는 설명을 생략하고, 도면에서는 같은 구성요소는 같은 부호를 붙여서 나타낸다.

도14는 본 실시형태에 관한 센서요소의 구성을 설명하는 도면이다.

도체 패턴의 전위변화를 검출하는 수동소자(80)는 크롬등의 전극이고, 그 전극과 박막 트랜지스터의 소스가 연속되어 있다. 또, 게이트에는 종선택부(14)로부터의 선택신호가 입력되고, 드레인으로부터 출력된 검출신호로서의 출력전류는 횡선택부(13)를 통하여 신호처리부(16)에 입력된다. 소스과 드레인의 하층에는 비정질 Si 또는 다결정-Si 등의 박막 반도체층이 존재한다.

이 센서요소(12a)의 동작은 도4, 도5에서 설명한 MOSFET의 동작과 거의 마찬가지이다. 게이트에 선택신호가 인가되면, 게이트 아래의 반도체 층에 채널이 발생하고, 박막 트랜지스터의 소스와 드레인이 도통한다. 그리고, 회로배선의 전위가 상승하고 수동소자(80)로서의 전극에 전자가 모이게 되는 것에 의해서, 드레인으로부터 전류가 출력되어, 횡선택부(13)에서 증폭된 후, 타이밍 생성부(15)에서 생성된 타이밍 신호에 맞추어 신호처리부(16)에 입력된다.

이와 같이 센소요소로 박막 트렌지스터를 이용하면, 센서요소의 생산성을 항샹하고, 또한 센서 어레이의 면적을 보다 크게 하는 것이 가능하다.

또한, 상기 제2의 실시형태에 나타낸 전하전압 변환회로에 있어서, MOSFET를 전부 이 박막 트랜지스터로 치환할 수도 있으며, 그 경우도 같은 효과를 얻을 수 있다.

(그 밖의 실시형태)

상기 제1, 제3 또는 제4의 실시형태의 센서요소에 유입된 전자를 유지하는 기능을 갖게하여도 좋다.

결국, 수동소자에 전자가 모이는 구성으로 하면, 모인 전자는 리셋 MOS에서 전원에 빨아 올려질 때까지 유지된다. 이 때문에, 센서요소를 선택하고, 회로배선에 검사신호로서의 전압을 인가하기 시작한 직후부터, 그 센서요소를 리셋하기까지에 검출신호인 출력전류를 검출하면 좋다. 즉, 도6을 이용하여 설명한 것과 같이, 전압의 인가와 출력전류의 검출 타이밍을 맞출 필요가 있다.

게다가, 모인 전자를 차례로 이웃의 센서요소에 보내도록 전하전송소자를 이용하여도 좋다. 전하전송소자에는 예를 들면 CCD를 들 수 있다.

이 경우, 트랜지스터로서 전하를 읽어내기 위한 MOSFET를 이용하고, 수동소자와 소스로서의 확산층을 연속시켜, 선택신호를 게이트에 입력하는 것에 의해서, 게이트의 아래에 형성한 전위장벽를 낮추고, 소스측에 있는 신호전하를 드레인측에검출신호로 전송하고, 드레인측에 접속된 전하운송소자로 검출신호를 전송하면 좋다.

게다가, 도체 패턴의 전위변화에 대응하여 수동소자에 전하를 공급하고, 또한 도체 패턴의 전위변화가 끝나기 전에, 공급한 전하가 역류하지 않도록 전위장벽을 형성하는 전하공급 MOSFET의 드레인을 수동소자의 확산층과 연속하게 형성하면 안정한 전하전송이 가능하게 된다.

또한 전하전송소자를 이용하면, 횡선택부에서 멀티플렉서 등의 스위칭 회로를 이용할 필요가 없게 된다.

게다가, 상기 실시의 형태에서는 어느것도 도체 패턴의 회로배선에 직류전압을 인가하는 것과 같이 표현하였으나, 본 발명은 이것에 한정되는 것이 아니라, 회로배선에 교류전압을 인가하여도 좋다.

또한, 상기 실시형태의 센서요소는 어느것이나 반도체 센서이기 때문에, 광의 조사에 의해서 광전변환이 일어나고, 전자를 발생하는 것이 있다. 이것은 오동작의 원인이 되기 때문에 센서요소의 주위를 차광하는 것이 바람직하다.

본 발명에 의하면, 도체 패턴의 형상을 자세하고 세밀하게 검사 가능한 센서 및 검사장치를 제공하는 것이 가능하다.

Claims (14)

1. 회로기판의 도전 패턴을 검사하기 위하여, 상기 도전 패턴에 검사신호가 공급되는 것에 의한 전위변화를 비접촉으로 검출하는 검사장치로서,

   상기 도전 패턴 각부의 전위변화를 복수의 센서요소를 이용하여 검출하는 검출수단과,

   상기 센서요소를 선택하기 위한 선택신호를 출력하는 선택수단을 구비하고,

   상기 센서요소는,

   반도체의 단결정 상 또는 평판 상에 구성되고,

   상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전위변화를 검출하는 수동소자와,

   상기 수동소자에 의해서 출력된 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 하는 검사장치.
2. 제1항에 있어서, 상기 트랜지스터는 전류를 읽어내기 위한 MOSFET이고, 상기 수동소자와 소스로서의 확산층이 연속하여 있고, 상기 선택신호를 게이트에 입력함으로써 드레인으로부터 검출신호를 얻는 것을 특징으로 하는 검사장치.
3. 제1항에 있어서, 상기 트랜지스터는 전류를 읽어내기 위한 박막 트랜지스터이고, 상기 수동소자와 상기 박막 트랜지스터의 소스가 접속되어 있고, 상기 선택신호를 게이트에 입력함으로써 드레인으로부터 검출신호를 얻는 것을 특징으로 하는 검사장치.
4. 제1항에 있어서, 상기 트랜지스터는 직렬로 배치된 제1, 제2 MOSFET이고, 상기 수동소자를 상기 제1 MOSFET의 게이트에 접속하고, 상기 선택신호를 상기 제2 MOSFET의 게이트에 접속하고, 상기 제1 MOSFET의 게이트에 인가된 상기 수동소자의 전위에 따라서 변화하는 상기 제1 MOSFET의 소스전위를 상기 제2 MOSFET의 드레인에서 받아, 소스로부터 검출신호로서 출력하는 것을 특징으로 하는 검사장치.
5. 제1항에 있어서, 상기 트랜지스터는 직렬로 배치된 제1, 제2 박막 트랜지스터이고, 상기 수동소자를 상기 제1 박막 트랜지스터의 게이트에 접속하고, 상기 선택신호를 상기 제2 박막 트랜지스터의 게이트에 접속하고, 상기 제1 박막 트랜지스터의 게이트에 인가된 상기 수동소자의 전위에 따라서 변화하는 상기 제1 박막 트랜지스터의 소스전위를 상기 제2 박막 트랜지스터의 드레인에서 받아, 소스로부터 검출신호로서 출력하는 것을 특징으로 하는 검사장치.
6. 제1항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터이고, 상기 수동소자를 에미터에 접속하고, 상기 선택신호를 베이스에 입력함으로써 콜렉터로부터 검출신호를 얻는 것을 특징으로 하는 검사장치.
7. 제1항에 있어서, 상기 트랜지스터는 전하를 읽어내기 위한 MOSFET이고, 상기 수동소자와 소스로서의 확산층이 연속하여 있고, 상기 선택신호를 게이트에 입력함으로써 게이트의 아래에 형성한 전위장벽을 낮추고, 소스측에 있는 신호전하를 드레인측에 검출신호전하로서 전송하고, 드레인측에 접속된 전하전송소자에서 검출신호를 전송하는 것을 특징으로 하는 검사장치.
8. 제7항에 있어서, 상기 도체 패턴의 전위변화에 대응하여 상기 수동소자에 전하를 공급하고, 또한 도체 패턴의 전위변화가 끝나기 전에, 공급한 상기 전하가 역류하지 않도록 전위장벽을 형성하는 전하공급 MOSFET의 드레인을 상기 수동소자의 확산층과 연속시켜 형성하는 것을 특징으로 하는 검사장치.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 센서요소는 센서 칩상에 매트릭스 상으로 배치되어 있는 것을 특징으로 하는 검사장치.
10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 검출수단에 있어서의 센서요소는 상기 수동소자의 표면에 접촉하는 도체판을 또한 포함하는 것을 특징으로 하는 검사장치.
11. 회로기판의 도전 패턴을 검사하는 검사장치로서,

    상기 도전 패턴에 대하여 시간적으로 변화하는 검사신호를 공급하는 공급수단과,

    상기 검사신호에 따른 상기 도전 패턴 각부의 전위변화를 복수의 센서요소를 이용하여 검출하는 검출수단과,

    상기 센서요소를 선택하기 위한 선택신호를 출력하는 선택수단을 구비하고,

    상기 센서요소는,

    반도체의 단결정 상에 구성되고,

    상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전위변화를 검출하는 수동소자와,

    상기 수동소자에 의해서 출력된 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 하는 검사장치.
12. 회로기판의 도전 패턴을 검사하는 검사장치로서,

    상기 도전 패턴에 대하여 시간적으로 변화하는 검사신호를 공급하는 공급수단과,

    상기 검사신호가 공급되는 것에 의한 상기 도전 패턴 각부의 전위변화를 복수의 센서요소를 이용하여 검출하고, 상기 전위변화에 따른 검출신호를 출력하는 검출수단과,

    상기 센서요소를 선택하기 위한 선택신호를 출력하는 선택수단과,

    상기 검출신호에 기초하여, 상기 도전 패턴의 형상을 그리기 위한 화상 데이터를 생성하는 화상데이터생성수단을 구비하고,

    상기 센서요소는,

    반도체의 단결정 상에 구성되고,

    상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전위변화를 검출하는 수동소자와,

    상기 수동소자에 의해서 검출된 전위변화에 따른 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 하는 검사장치.
13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 센서요소의 반도체에 대한 광의 조사를 막기 위한 차광수단을 또한 갖는 것을 특징으로 하는 검사장치.
14. 회로기판의 도전 패턴을 검사하기 위하여 상기 도전 패턴에 검사신호가 공급되는 것에 의한 전위변화를 비접촉으로 검출하는 복수의 센소요소를 구비한 센서로서,

    상기 센서요소는,

    반도체의 단결정 상에 구성되고,

    상기 도전 패턴에 대하여 정전용량결합의 대향전극으로서 동작하고 상기 도전 패턴의 전압변화를 검출하는 수동소자와,

    상기 수동소자에 의해서 출력된 검출신호를 상기 선택신호의 입력에 따라서 출력하는 트랜지스터를 포함하는 것을 특징으로 하는 센서.