KR200190642Y1 - 변환기의 출력 조절 장치 - Google Patents

Abstract

본 고안은 전기기기에 있어서, 특히 디지털/아날로그 변환기(DAC)의 출력을 자동으로 조절해 주는 변환기 출력 조절 장치에 관한 것으로, 그 장치는 제어전류(Ictrl)의 제어를 받아 입력 비트의 디지트 데이터를 서로 다른 위상차의 아날로그 전류로 변환시키는 제1 디지털/아날로그 변환기(DAC1)와, 상기 DAC1에서 변환된 각 아날로그 전류로 형성되는 아날로그 전압들을 일정 비율만큼 증폭시켜 출력하는 연산증폭기와, 상기 연산증폭기의 출력전압을 검출하여 수신신호 강도표시(RSSI) 전압의 검출전압을 출력시키는 출력 검출부와, 상기 출력 검출부의 검출전압을 디지트 데이터로 변환시키는 아날로그/디지털 변환기(ADC)와, 상기 ADC에서 변환된 디지트 데이터를 미리 설정되어 있던 목적 출력전압에 해당되는 디지털값과 비교하여, 그 비교 결과에 따른 디지트 교정값을 출력하는 프로세서와, 상기 프로세서에서 출력된 디지트 교정값을 아날로그 교정전압으로 변환하는 제2 디지털/아날로그 변환기(DAC2)와, 상기 DAC2에서 변환된 아날로그 교정전압으로부터 상기 DAC1의 제어전류를 조절할 저항값을 결정하고, 그 결정된 저항값에 따른 제어전류를 상기 DAC1에 제공하는 전압 제어 레지스터로 구성된다.

Description

변환기의 출력 조절 장치{apparatus for controlling output of converter}

본 고안은 전기기기에 관한 것으로, 특히 디지털 로직(digital logic)을 사용하여 디지털/아날로그 변환기(Digital to Analog Converter ; 이하, DAC 라 약칭함)의 출력을 자동으로 조절해 주는 변환기 출력 조절 장치에 관한 것이다.

일반적으로 DAC는 입력되는 디지털 신호를 동일한 정보를 갖는 아날로그 신호로 변환시키는 디바이스이며, 아날로그/디지털 변환기(Analog to Digital Converter ; 이하, ADC 라 약칭함)는 입력되는 아날로그 신호를 동일한 정보를 갖는 디지털 신호로 변환시키는 디바이스이다.

도 1은 종래 기술에 따른 DAC 및 그의 주변 장치 구성을 나타낸 도면으로, 12비트 입력을 예로 든 것이다.

도 1에서 12비트의 디지트 데이터(digit data)가 DAC(11)에 입력된다. 여기서 12비트의 디지트 데이터는 임의의 신호를 내포한다.

이후 DAC(11)는 자신의 출력을 제어해 주는 제어전류(Ictrl)의 제어를 받아 아날로그 전류(Iouta, Ioutb)를 출력시킨다. 여기서 DAC(11)의 출력을 제어해 주는 제어전류(Ictrl)는 가변저항(VR)(21)의 변화에 따라 그 값이 달라지는데, 가변저항(VR)(21)이 작아질수록 제어전류(Ictrl)의 값은 커진다. 이렇게 제어전류(Ictrl)의 값이 커지면, DAC(11)의 출력인 아날로그 전류(Iouta, Ioutb)도 그와 비례하여 커지게 된다. 덧붙여 DAC(11)의 두 출력인 아날로그 전류들(Iouta, Ioutb)은 서로 180°위상차를 갖는다.

DAC(11)의 출력단에는 두 개의 저항(R1,R2)이 위치하며, 연산증폭기(31)의 입력단에도 두 개의 저항(R3, R4)이 위치한다. 이들 네 개 저항들(R1, R2, R3, R4)의 값과 첫 번째 아날로그 출력전류(Iouta)에 의해 도 1에 도시된 바와 같은 첫 번째 아날로그 출력전압(Vouta)이 형성되며, 그 저항들(R1, R2, R3, R4)의 값과 두 번째 아날로그 출력전류(Ioutb)에 의해 도 1에 도시된 바와 같은 두 번째 아날로그출력전압(Voutb)이 형성된다.

이렇게 형성된 두 아날로그 출력전압들(Vouta, Voutb)을 입력으로 한 연산증폭기(31)의 출력전압(Vout)은 다음 식 1에 의해 구해진다.

(Voutb-Vouta)/R4 = (Vouta-Vout)/R5

결국 상기한 식 1을 통해 구해진 연산증폭기(31)의 출력전압(Vout)은 다음 식 2와 같이 정리된다.

Vout = (1 + R5/R4)*Vouta - (R5/R4)*Voutb

= Vouta + (R5/R4)*(Vouta-Voutb)

그런데 종래에는 연산증폭기(31)의 출력전압(Vout)이 목적하는 출력전압(Vtarget)이 되도록 DAC(11)의 아날로그 출력전류(Iouta, Ioutb)를 수동으로 조절해야 했다.

다시 말하자면, 종래에는 DAC(11)의 아날로그 출력전류(Iouta, Ioutb)를 조절하기 위한 제어전류(Ictrl) 값이 가변저항(VR)(21)의 변화에 따라 그 값이 달라지므로, 번거롭게 그 가변저항(VR)(21)을 손으로 돌려서 DAC(11)의 아날로그 출력전류(Iouta, Ioutb)를 조절했다. 그의 조절에 따른 연산증폭기(31)의 출력전압(Vout)이 목적하는 출력전압(Vtarget)이 되도록 조절되었다.

더욱이 제어전류(Ictrl) 값을 조절하기 위해 가변저항(VR)(21)을 손으로 돌릴 때 과전류가 발생될 가능성이 있으며, 이로 인해 내부 부품들의 손상 우려가 있 다.

본 고안의 목적은 상기한 점들을 감안하여 안출한 것으로, DAC의 최종 출력(Vout)이 목적하는 전압(Vtarget)이 되도록 디지털 로직(digital logic)을 사용하여 제어전류(Ictrl) 값을 자동으로 조절해 주는 변환기 출력 조절 장치를 제공한다.

상기한 목적을 달성하기 위한 본 고안에 따른 변환기 출력 조절 장치의 특징은, 제어전류(Ictrl)의 제어를 받아 입력되는 소정 비트의 디지트 데이터(digit data)를 서로 다른 위상차의 아날로그 전류로 변환시켜 출력하는 제1 디지털/아날로그 변환기(DAC1)와, 상기 DAC1에서 출력된 각 아날로그 전류에 의해 형성되는 아날로그 전압들을 입력으로 하여, 일정 비율만큼 증폭된 전압을 출력하는 연산증폭기와, 상기 연산증폭기의 출력전압을 검출하여 수신신호 강도표시(RSSI) 전압의 검출전압(Vdet)을 출력시키는 출력 검출부와, 상기 출력 검출부에 출력된 검출전압(Vdet)을 소정 비트의 디지트 데이터로 변환시켜 출력하는 아날로그/디지털 변환기(ADC)와, 상기 ADC에서 출력된 디지트 데이터를 미리 설정되어 있던 목적하는 출력전압(Vtarget)에 해당되는 디지털값과 비교하여, 그 비교 결과에 따른 디지트 교정값을 출력하는 프로세서와, 상기 프로세서에서 출력된 디지트 교정값을 아날로그 교정전압(Vfb)으로 변환하여 출력하는 제2 디지털/아날로그 변환기(DAC2)와, 상기 DAC2에서 출력된 아날로그 교정전압(Vfb)으로부터 상기 DAC1의 제어전류(Ictrl)를 조절할 저항값을 결정하고, 그 결정된 저항값에 따른 제어전류를 상기 DAC1에 제공하는 전압 제어 레지스터로 구성된다.

바람직하게는, 상기 출력 검출부가 상기 연산증폭기의 출력 단자에 직렬 연결된 다이오드(D1) 및 저항과, 상기 다이오드(D1) 및 저항에 대해 병렬 연결되며 또한 접지된 캐패시터(C1)로 구성된다.

또한 상기 전압 제어 레지스터는 상기 DAC2에서 출력된 아날로그 교정전압(Vfb)에 반비례하게 상기 제어전류(Ictrl)를 조절할 저항값을 결정한다. 여기서, 상기 전압 제어 레지스터는 상기 DAC2에서 출력된 아날로그 교정전압(Vfb)이 일정 레벨 높인 값이면, 상기 제어전류(Ictrl) 조절 저항값이 작아지도록 결정하고, 상기 DAC2에서 출력된 아날로그 교정전압(Vfb)이 일정 레벨 낮춘 값이면, 상기 제어전류(Ictrl) 조절 저항값이 커지도록 결정한다.

또한, 상기 프로세서가 상기 ADC에서 출력된 디지트 데이터와 미리 설정되어 있던 목적하는 출력전압(Vtarget)에 해당되는 디지털값을 비교한 결과에서, 상기 ADC에서 출력된 디지트 데이터가 보다 더 큰 경우에는 일정 레벨 낮춘 디지트 교정값을 상기 DAC2에 출력하고, 상기 ADC에서 출력된 디지트 데이터가 보다 더 작은 경우에는 일정 레벨 높인 디지트 교정값을 상기 DAC2에 출력한다.

도 1은 종래 기술에 따른 디지털/아날로그 변환기(DAC) 및 그의 주변 장치 구성을 나타낸 도면.

도 2는 본 고안에 따른 디지털/아날로그 변환기(DAC) 및 그의 출력을 조절하기 위한 장치 구성을 나타낸 도면.

*도면의 주요부분에 대한 부호의 설명*

110 : 제1 디지털/아날로그 변환기(DAC1)

210 : 연산증폭기 300 : 출력 검출부

410 : 아날로그/디지털 변환기(ADC) 420 : 프로세서

430 : 제2 디지털/아날로그 변환기(DAC2)

510 : 전압 제어 레지스터

이하 본 고안에 따른 변환기 출력 조절 장치에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.

도 2는 본 고안에 따른 DAC 및 그의 출력을 조절하기 위한 장치 구성을 나타낸 도면으로, 12비트 입력을 예로 든 것이다.

도 2에서 12비트의 디지트 데이터(digit data)가 제1 디지털/아날로그 변환기(Digital to Analog Converter-1 ; 이하, DAC1 이라 약칭함)(110)에 입력된다. 여기서 12비트의 디지트 데이터는 임의의 신호를 내포한다.

이후 DAC1(110)은 자신의 출력을 제어해 주는 제어전류(Ictrl)의 제어를 받아 아날로그 전류(Iouta, Ioutb)를 출력시킨다. 여기서 DAC1(110)의 출력을 제어해 주는 제어전류(Ictrl)의 값이 커지면 DAC1(110)의 출력인 아날로그 전류(Iouta, Ioutb)도 그와 비례하여 커지게 되며, 반대로 제어전류(Ictrl)의 값이 작아지면 DAC1(110)의 출력인 아날로그 전류(Iouta, Ioutb)도 그와 비례하여 작아진다. 결국에서는 연산증폭기(210)의 출력전압(Vout)도 이 값들과 비례하여 커지고 작아진다. 덧붙여 DAC1(110)의 두 출력인 아날로그 전류들(Iouta, Ioutb)은 서로 180°위상차를 갖는다.

여기서 DAC1(110)의 출력을 제어하는 제어전류(Ictrl)는 전압 제어 레지스터(voltage controlled register)(510)에 의해 정해지는 저항값에 의해 결정된다. 이 전압 제어 레지스터(510)는 연산증폭기(210)의 출력전압(Vout)의 교정전압(Vfb)을 입력으로 하여 그에 해당하는 저항값을 갖는데, DAC1(110)의 출력을 제어하는 제어전류(Ictrl)는 전압 제어 레지스터(510)의 저항값에 반비례한다.

DAC1(110)의 출력단에는 두 개의 저항(R1,R2)이 위치하며, 연산증폭기(210)의 입력단에도 두 개의 저항(R3, R4)이 위치한다. 이들 네 개 저항들(R1, R2, R3, R4)의 값과 첫 번째 아날로그 출력전류(Iouta)에 의해 도 2에 도시된 바와 같은 첫 번째 아날로그 출력전압(Vouta)이 형성되며, 그 저항들(R1, R2, R3, R4)의 값과 두번째 아날로그 출력전류(Ioutb)에 의해 도 2에 도시된 바와 같은 두 번째 아날로그 출력전압(Voutb)이 형성된다.

이렇게 형성된 두 아날로그 출력전압들(Vouta, Voutb)을 입력으로 한 연산증폭기(210)의 출력전압(Vout)은 상기에서 이미 언급한 식 1 및 식 2와 같이 일정 비율만큼 증폭되어 출력된다.

특히 본 고안에서는 DAC1(110)의 최종 출력, 즉 연산증폭기(210)의 출력전압(Vout)이 목적하는 출력전압(Vtarget)이 되도록, 피이드백 루프(feedback loop)를 통해 교정전압(Vfb)을 만든다. 이 피이드백 루프를 통해 만들어진 교정전압(Vfb)은 전압 제어 레지스터(510)에 입력되며, 그에 따라 전압 제어 레지스터(510)는 DAC1(110)의 출력을 제어하는 제어전류(Ictrl)를 조절할 저항값을 결정하여, 그 제어전류(Ictrl)를 DAC1(110)에 제공한다.

다음은 상기한 피이드백 루프의 동작을 설명한다.

출력 검출부(300)는 연산증폭기(210)의 출력전압(Vout)을 검출한다. 이 출력 검출부(300)는 상기 연산증폭기(210)의 출력 단자에 직렬 연결된 다이오드(D1)(310) 및 저항(R6)(320)으로 구성되며, 또한 이들 다이오드(D1)(310) 및 저항(R6)(320)에 대해 병렬 연결되며 또한 접지된 캐패시터(C1)(330)가 포함된다.

출력 검출부(300)에 의해 검출된 출력전압(Vout)은 수신신호 강도표시(RSSI : Received Signal Strength Indication) 전압의 검출전압(Vdet)이 된다. 이 검출전압(Vdet)은 ADC(410)에 의해 8비트 디지트 데이터로 변환되며, 프로세서(420)는8비트 디지트 데이터를 입력으로 하여 미리 설정되어 있던 목적하는 출력전압(Vtarget)에 해당되는 디지털값과 비교한다.

이 때 변환되어 입력된 8비트 디지트 데이터가 목적하는 출력전압(Vtarget)의 디지털값보다 큰 경우, 프로세서(420)는 연산증폭기(210)의 출력전압(Vout)에 해당되는 12비트 디지트값에서 한 레벨(0x001)을 낮춘 12비트 디지트 교정값을 제2 디지털/아날로그 변환기(Digital to Analog Converter-2 ; 이하, DAC2 라 약칭함)(430)에 출력한다.

반대로 변환되어 입력된 8비트 디지트 데이터가 목적하는 출력전압(Vtarget)의 디지털값보다 작은 경우, 프로세서(420)는 연산증폭기(210)의 출력전압(Vout)에 해당되는 12비트 디지트값에서 한 레벨(0x001)을 높인 12비트 디지트 교정값을 DAC2(430)에 출력한다. DAC2(430)는 프로세서(420)로부터 전달받은 12비트 디지트 교정값을 아날로그 교정전압(Vfb)으로 변환하여 출력한다.

다음 전압 제어 레지스터(510)는 상기한 DAC2(430)로부터 아날로그 교정전압(Vfb)을 전달받아, DAC1(110)의 출력을 제어하는 제어전류(Ictrl)를 조절할 저항값을 결정한다. 이 때 제어전류(Ictrl)를 조절할 저항값은 아날로그 교정전압(Vfb)에 반비례하게 결정된다. 즉 아날로그 교정전압(Vfb)이 한 레벨 높인 값이면 그 저항값은 작아지고, 반대로 아날로그 교정전압(Vfb)이 한 레벨 낮춘 값이면 그 저항값은 커진다.

이에 따라 결정된 저항값에 의해 조절된 제어전류(Ictrl)는 피이드백 루프를 돌기 전의 제어전류(Ictrl)보다 한 레벨이 크거나 작다.

상기한 피이드백 루프의 동작은 DAC1(110)의 최종 출력, 즉 연산증폭기(210)의 출력전압(Vout)이 목적하는 출력전압(Vtarget)이 될 때까지 반복된다.

상기에서 전압 제어 레지스터(510)에 의해 결정된 저항값은 DAC1(110)의 출력을 제어하는 제어전류(Ictrl)와 반비례하여, 그 저항값이 커지면 제어전류(Ictrl)는 작아지고, 반대로 그 저항값이 작아지면 제어전류(Ictrl)는 커진다.

이와 같이 본 고안에서는 연산증폭기(210)의 출력전압(Vout)이 목적하는 출력전압(Vtarget)이 되도록, 피이드백 루프를 통해 DAC1(110)의 아날로그 출력전류(Iouta, Ioutb)가 자동으로 조절된다.

다시 말하자면, 본 고안에서는 DAC1(110)의 아날로그 출력전류(Iouta, Ioutb)를 조절하기 위한 제어전류(Ictrl) 값이 피이드백 루프를 통한 교정값에 따라 자동으로 변화하는 저항값에 의해 조절된다.

이상에서 설명한 바와 같이 본 고안에 따른 변환기 출력 조절 장치를 사용함으로써 다음의 효과가 있다.

본 고안은 DAC의 최종 출력인 연산증폭기의 출력전압(Vout)을 검출하여, 이를 토대로 한 피이드백 루프를 통해 제어전류(Ictrl) 값을 조절할 저항값을 자동으로 변화시킨다. 이렇게 제어전류(Ictrl) 값을 조절하기 위한 저항값이 자동으로 조절되므로, 제어전류(Ictrl) 값에 의해 조절되는 DAC의 최종 출력(Vout)이 목적하는 전압(Vtarget)에 도달하는 동안 수동의 작업이 전혀 필요 없다.

또한 기존의 수동 작업에 의해 발생될 수 있었던 과전류의 위험이 전혀 없기 때문에, 내부 부품들의 손상 우려가 전혀 없다.

Claims (1)

1. 제어전류(Ictrl)의 제어를 받아 입력되는 소정 비트의 디지트 데이터(digit data)를 서로 다른 위상차의 아날로그 전류로 변환시켜 출력하는 제1 디지털/아날로그 변환기(DAC1)와;

   상기 DAC1에서 출력된 각 아날로그 전류에 의해 형성되는 아날로그 전압들을 입력으로 하여, 일정 비율만큼 증폭된 전압을 출력하는 연산증폭기와;

   상기 연산증폭기의 출력전압을 검출하여 수신신호 강도표시(RSSI) 전압의 검출전압(Vdet)을 출력시키는 출력 검출부와;

   상기 출력 검출부에 출력된 검출전압(Vdet)을 소정 비트의 디지트 데이터로 변환시켜 출력하는 아날로그/디지털 변환기(ADC)와;

   상기 ADC에서 출력된 디지트 데이터를 미리 설정되어 있던 목적하는 출력전압(Vtarget)에 해당되는 디지털값과 비교하여, 그 비교 결과에 따른 디지트 교정값을 출력하는 프로세서와;

   상기 프로세서에서 출력된 디지트 교정값을 아날로그 교정전압(Vfb)으로 변환하여 출력하는 제2 디지털/아날로그 변환기(DAC2)와;

   상기 DAC2에서 출력된 아날로그 교정전압(Vfb)으로부터 상기 DAC1의 제어전류(Ictrl)를 조절할 저항값을 결정하고, 그 결정된 저항값에 따른 제어전류를 상기 DAC1에 제공하는 전압 제어 레지스터로 구성되는 것을 특징으로 하는 변환기 출력 조절 장치.