KR200169834Y1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR200169834Y1
KR200169834Y1 KR2019990017597U KR19990017597U KR200169834Y1 KR 200169834 Y1 KR200169834 Y1 KR 200169834Y1 KR 2019990017597 U KR2019990017597 U KR 2019990017597U KR 19990017597 U KR19990017597 U KR 19990017597U KR 200169834 Y1 KR200169834 Y1 KR 200169834Y1
Authority
KR
South Korea
Prior art keywords
heat sink
inner lead
semiconductor chip
lead
adhesive tape
Prior art date
Application number
KR2019990017597U
Other languages
Korean (ko)
Inventor
장재화
Original Assignee
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체주식회사 filed Critical 아남반도체주식회사
Priority to KR2019990017597U priority Critical patent/KR200169834Y1/en
Application granted granted Critical
Publication of KR200169834Y1 publication Critical patent/KR200169834Y1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

이 고안은 반도체 패키지에 관한 것으로, 히트싱크, 리드프레임 등을 이용한 반도체 패키지에서 도전성와이어와 인너리드 사이의 본딩력을 향상시키고, 히트싱크와 봉지재와의 접착력을 증강시키는 동시에, 고정된 윈도우 싸이즈를 갖는 접착 테이프를 다양한 크기의 리드프레임에 사용하기 위해, 히트싱크위에 접착제로 반도체칩이 접착되고, 상기 반도체칩을 중심으로 그 외주연의 히트싱크 위에는 인너리드를 갖는 리드프레임이 접착테이프로 접착되며, 상기 반도체칩과 인너리드는 도전성와이어로 본딩되고, 상기 히트싱크위의 반도체칩, 도전성와이어 및 인너리드는 봉지재로 봉지되어 이루어진 반도체패키지에 있어서, 상기 반도체칩을 중심으로 서로 대향하는 일정거리로서 접착테이프가 형성하는 윈도우 싸이즈는 상기 반도체칩을 중심으로 서로 대향하는 일정거리로서 인너리드가 형성하는 윈도우 싸이즈보다 크게 형성된 것을 특징으로 하는 반도체패키지.This invention relates to a semiconductor package, which improves the bonding force between the conductive wire and the inner lead in the semiconductor package using heat sinks, lead frames, etc., enhances the adhesive force between the heat sink and the encapsulant, and fixes a fixed window size. In order to use an adhesive tape having a lead in various sizes, a semiconductor chip is bonded to an adhesive on a heat sink, and a lead frame having an inner lead is bonded to an adhesive tape on a heat sink of the outer periphery of the semiconductor chip. The semiconductor chip and the inner lead are bonded with conductive wires, and the semiconductor chip, the conductive wire, and the inner lead on the heat sink are encapsulated with an encapsulant. The window size formed by the adhesive tape as a distance is based on the semiconductor chip. A semiconductor package which is formed to be larger than a window size formed by an inner lead as a predetermined distance facing each other.

Description

반도체 패키지{semiconductor package}Semiconductor Package {semiconductor package}

본 고안은 반도체 패키지에 관한 것으로, 더욱 상세하게 설명하면 히트싱크, 리드프레임 등을 이용한 반도체 패키지에서 도전성와이어와 인너리드 사이의 본딩력(bondability)을 향상시키고, 히트싱크와 봉지재와의 접착력을 증강시키는 동시에, 고정된 윈도우 싸이즈(window size)를 갖는 접착 테이프를 다양한 크기의 리드프레임에 사용할 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and in more detail, in a semiconductor package using a heat sink, a lead frame, etc., the bonding strength between the conductive wire and the inner lead is improved, and the adhesion between the heat sink and the encapsulant is improved. At the same time, the present invention relates to a semiconductor package capable of using adhesive tapes having fixed window sizes for leadframes of various sizes.

종래 일반적으로 알려지고 있는 수지봉지형 반도체 패키지는, 하나의 반도체칩을 에폭시 몰딩 컴파운드(epoxy molding compound) 등과 같은 봉지재로 봉지한 구조로 되어 있으며, 또한 메인보드(main board)에 실장하기 위한 아웃 리드를 갖는 리드 프레임이라는 구조물을 이용하여 전달 체계를 이루고 있다. 더불어 반도체칩에서 발생하는 열을 효율적으로 발산시키기 위해 반도체칩의 일면에는 히트싱크를 접착하여 사용하고 있다.The resin encapsulated semiconductor package, which is generally known in the art, has a structure in which one semiconductor chip is encapsulated with an encapsulant such as an epoxy molding compound, and is used for mounting on a main board. A structure called a lead frame with leads is used to form a delivery system. In addition, in order to efficiently dissipate heat generated from the semiconductor chip, a heat sink is attached to one surface of the semiconductor chip.

상기와 같은 반도체 패키지의 전형적인 한 예가 도3에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.A typical example of such a semiconductor package is shown in FIG. 3, which is briefly described as follows.

도면은 일반적인 리드프레임 및 히트싱크를 이용한 수지봉지형 반도체 패키지의 구조를 나타낸 단면도로서, 도면에서 참조 부호1은 반도체칩, 2는 상기 반도체칩이 접착제(3, 통상 에폭시 접착제를 사용하며, 경화후 딱딱하게 굳는 성질이 있음) 등으로 접착되어 열방산을 용이하게 하는 히트싱크, 4는 상기 반도체칩의 외주연인 히트싱크 상면에 접착테이프(7, 통상 양면접착테이프를 사용하며, 경화후에도 어느정도의 탄성이 있음)로 접착되어 상기 반도체칩(1) 외부로의 전기적인 접속 경로를 이루는 리드 프레임, 5는 상기 리드 프레임(4)의 인너 리드(4a)와 반도체칩(1)을 전기적으로 접속, 연결시키는 도전성와이어, 6은 상기 히트싱크(2)상의 반도체칩(1), 리드 프레임(4)의 인너리드(2a), 도전성와이어(3) 등을 봉지재로 봉하여 막는 몸체를 각각 보인 것이다.Figure is a cross-sectional view showing the structure of a resin-encapsulated semiconductor package using a conventional lead frame and heat sink, in the drawing reference numeral 1 is a semiconductor chip, 2 is a semiconductor chip using an adhesive (3, usually epoxy adhesive, after curing Heat sink which is easily hardened by heat dissipation, and is attached to the top surface of the heat sink, which is the outer circumference of the semiconductor chip. And a lead frame that is electrically connected to the outside of the semiconductor chip 1, and 5 is electrically connected and connected to the inner lead 4a of the lead frame 4 and the semiconductor chip 1. The conductive wires shown in Fig. 6 each show a body which seals and seals the semiconductor chip 1 on the heat sink 2, the inner lead 2a of the lead frame 4, the conductive wire 3, and the like with an encapsulant. .

도시된 바와 같이, 상기 반도체칩(1) 및 리드프레임(4)은 히트싱크(2) 위에 접착제(3) 및 접착테이프(7)의 개재하에 부착, 고정되어 있고, 상기 반도체칩(1)과 리드 프레임(4)의 인너 리드(4a)는 도전성와이어(3)에 의해 전기적으로 접속, 연결되어 있다. 이와 같이된 반도체칩(1), 리드 프레임(4)의 인너 리드(4a) 및 도전성와이어(5)를 포함하는 일정 면적이 봉지재에 의해 밀봉되어 대략 장방형의 몸체(6)를 형성하고 있다. 또한 상기 몸체(6)의 양측에는 메인보드에의 실장을 위한 아웃 리드(4b)가 일정 간격을 유지하며 돌출, 형성되어 있다.As shown, the semiconductor chip 1 and the lead frame 4 are attached and fixed on the heat sink 2 with the adhesive 3 and the adhesive tape 7 interposed therebetween. The inner lead 4a of the lead frame 4 is electrically connected and connected by the conductive wire 3. The predetermined area including the semiconductor chip 1, the inner lead 4a of the lead frame 4, and the conductive wire 5 is sealed with an encapsulant to form a substantially rectangular body 6. In addition, on both sides of the body 6, the out lead 4b for mounting on the main board is protruded and formed while maintaining a predetermined interval.

이러한 종래의 반도체 패키지는 히트싱크(2) 위에 접착테이프(7)를 개재하여 리드프레임(4)을 부착하는 리드프레임 부착 공정과, 반도체칩(1)을 히트싱크(2)위에 접착제(3)로 부착하는 다이 본딩(die bonding) 공정과, 상기 반도체칩(1)과 리드 프레임(4)의 인너 리드(4a)를 도전성와이어(5)를 이용하여 전기적으로 연결하는 와이어 본딩 공정과, 상기 반도체칩(1), 인너 리드(2a) 및 도전성와이어(5)를 포함하는 일정 면적을 봉지재로 봉지하여 몸체(6)를 형성하는 몰딩(molding) 공정과, 상기 리드 프레임(4)의 각 리드를 지지하고 있는 댐바(dambar, 도시되지 않음) 등을 절단함과 아울러 몸체(6)의 양측으로 돌출된 아웃 리드(4b)를 소정 형상으로 절곡 형성하는 트림/포밍(trim/forming) 공정을 통하여 제조되며, 이와 같이 제조된 반도체 패키지는 그의 아웃 리드(4b)를 메인보드의 패턴(pattern)에 일치시켜 리플로워 솔더링(reflower soldering)하는 것에 의하여 실장되어 전기적인 신호를 입,출력하는 등의 작용을 하게 된다.Such a conventional semiconductor package has a lead frame attaching process for attaching the lead frame 4 to the heat sink 2 via an adhesive tape 7, and the semiconductor chip 1 on the heat sink 2 with an adhesive 3. A die bonding step of attaching the semiconductor chip, a wire bonding step of electrically connecting the semiconductor chip 1 and the inner lead 4a of the lead frame 4 with the conductive wires 5, and the semiconductor A molding process of encapsulating a predetermined area including the chip 1, the inner lead 2a, and the conductive wire 5 with an encapsulant to form the body 6, and each lead of the lead frame 4; Through a trim / forming process of cutting a dambar (not shown) that supports the bent and bending the out lead 4b protruding to both sides of the body 6 into a predetermined shape. The semiconductor package thus manufactured has its out lead 4b on its main board. Lower ripple by matching the pattern (pattern) that is mounted by soldering (soldering reflower) is a function such that the input and output electrical signals.

그러나 이러한 반도체패키지 및 그 제조 공정에 있어서, 상기 리드프레임(특히 인너리드 부분)을 히트싱크 위에 접착시키는 접착테이프로 인해 몇가지 문제가 발생하고 있다. 즉, 상기 접착테이프는 경화후에도 어느 정도의 탄성이 있기 때문에 반도체칩과 리드프레임의 인너리드를 도전성와이어로 본딩하는 공정에서 상기 도전성와이어와 인너리드 사이의 본딩력이 저하되는 것이다.However, in such a semiconductor package and its manufacturing process, some problems arise due to the adhesive tape for adhering the lead frame (particularly the inner lead portion) onto the heat sink. That is, since the adhesive tape has some degree of elasticity after curing, the bonding force between the conductive wire and the inner lead is reduced in the process of bonding the inner chip of the semiconductor chip and the lead frame with the conductive wire.

좀더 구체적으로 설명하면, 상기 와이어 본딩 공정은 통상 캐필러리(capillary)라는 기구에 의해 실시되는데, 먼저 상기 반도체칩에 도전성와이어를 본딩한 다음 연속해서 상기 도전성와이어의 타단을 인너리드 상부에서 초음파 진동 에너지를 이용하여 본딩하게 된다. 이때 상기 접착테이프가 탄성을 받아 인너리드가 상,하 또는 좌,우로 미세하게 진동함으로써 결국 상기 인너리드와 도전성와이어 사이의 본딩 부분에 대한 본딩력이 저하되는 문제가 발생하고 있다.More specifically, the wire bonding process is usually performed by a mechanism called capillary, which first bonds conductive wires to the semiconductor chip, and then continuously ultrasonically vibrates the other end of the conductive wires on the inner lead. Bonding is done using energy. At this time, since the adhesive tape is elastic, the inner lead vibrates finely up, down, left, and right, resulting in a decrease in the bonding force of the bonding portion between the inner lead and the conductive wire.

이러한 문제는 곧 상기 도전성와이어의 본딩력을 시험하는 장력테스트(Pull Strength Test)에서 상기 도전성와이어가 쉽게 단락되어 불량처리되거나 또는 몰딩 공정에서 고압의 봉지재에 의해 상기 인너리드와 도전성와이어의 본딩 부분이 쉽게 끊기는 현상 등 반도체 패키지 제조 공정중 많은 불량의 요인으로 작용한다.The problem is that the conductive wire is easily short-circuited in the pull strength test for testing the bonding force of the conductive wire, or the bonding portion of the inner lead and the conductive wire is formed by a high-pressure encapsulant in a molding process. This breaks easily and causes many defects in the semiconductor package manufacturing process.

따라서 본 고안은 상기와 같은 종래의 문제점을 해결하기 위해 고안한 것으로, 히트싱크, 리드프레임 등을 이용한 반도체 패키지에서 도전성와이어와 인너리드 사이의 본딩력을 향상시키고, 히트싱크와 봉지재와의 접착력을 증강시키는 동시에, 고정된 윈도우 싸이즈를 갖는 접착 테이프를 다양한 크기의 리드프레임에 사용할 수 있는 반도체 패키지를 제공하는데 있다.Therefore, the present invention was devised to solve the conventional problems as described above, and improves the bonding force between the conductive wire and the inner lead in the semiconductor package using the heat sink, lead frame, etc., and the adhesive force between the heat sink and the encapsulant. At the same time to provide a semiconductor package that can be used for the lead frame of various sizes, the adhesive tape having a fixed window size.

도1a는 본 발명에 의한 리드프레임의 인너리드 하부에 접착테이프가 접착된 상태를 도시한 평면도이고, 도1b는 본 고안의 제1실시예에 의한 반도체 패키지를 도시한 단면도이고, 도1c는 와이어 본딩 상태를 도시한 상태도이다.Figure 1a is a plan view showing a state in which the adhesive tape is bonded to the lower inner lead of the lead frame according to the present invention, Figure 1b is a cross-sectional view showing a semiconductor package according to a first embodiment of the present invention, Figure 1c is a wire It is a state diagram which shows the bonding state.

도2는 본 고안의 제2실시예에 의한 반도체 패키지를 도시한 단면도이다.2 is a cross-sectional view showing a semiconductor package according to a second embodiment of the present invention.

도3은 종래의 반도체 패키지를 도시한 단면도이다.3 is a cross-sectional view showing a conventional semiconductor package.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

1; 반도체칩 2; 히트싱크(heat sink)One; Semiconductor chip 2; Heat sink

3; 접착제 4; 리드프레임(lead frame)3; Adhesive 4; Lead frame

4a; 인너리드(inner lead) 4b; 아웃리드(out lead)4a; Inner lead 4b; Out lead

4c; 절곡부 5; 도전성와이어(conductive wire)4c; Bend 5; Conductive wire

6; 몸체 7; 접착테이프6; Body 7; Adhesive tape

8; 절연물질 20; 캐필러리(capillary)8; Insulating material 20; Capillary

30; 고정클램프(clamp) w; 윈도우(window)30; Clamping w; Window

a,b; 윈도우 싸이즈(window size)a, b; Window size

상기한 목적을 달성하기 위해 본 고안에 의한 반도체패키지는 히트싱크 상면의 내주연에는 인너리드를 갖는 리드프레임이 접착테이프로 접착되고, 상기 히트싱크 상면의 중앙에는 접착제로 반도체칩이 접착되며, 상기 반도체칩과 인너리드는 도전성와이어로 본딩되고, 상기 히트싱크위의 반도체칩, 도전성와이어 및 인너리드가 봉지재로 봉지되어 이루어진 반도체패키지에 있어서, 상기 반도체칩을 중심으로 그 외주연의 히트싱크 상면에 위치된 접착테이프는 와이어가 접속되는 인너리드의 본딩 영역 외측에 접착된 것을 특징으로 한다.In order to achieve the above object, in the semiconductor package according to the present invention, a lead frame having an inner lead is bonded to the inner circumference of the heat sink top surface with an adhesive tape, and a semiconductor chip is bonded to the center of the heat sink top surface with an adhesive. A semiconductor chip and an inner lead are bonded with a conductive wire, and a semiconductor package in which the semiconductor chip, the conductive wire, and the inner lead on the heat sink are encapsulated with an encapsulant, wherein an upper peripheral surface of the heat sink around the semiconductor chip The adhesive tape positioned at is characterized in that the adhesive is bonded to the outside of the bonding region of the inner lead to which the wire is connected.

여기서, 상기 반도체칩쪽을 향하는 접착테이프의 단부에 접하는 인너리드 영역은 일정각도로 절곡되어 나머지 인너리드 영역이 히트싱크와 접촉되도록 함이 바람직하다.Here, the inner lead region in contact with the end portion of the adhesive tape facing the semiconductor chip is bent at an angle so that the remaining inner lead region is in contact with the heat sink.

또한, 상기 히트싱크의 상부는 절연물질을 코팅하여 인너리드 상호간 쇼트가 발생하지 않토록 함이 바람직하다.In addition, the upper portion of the heat sink is preferably coated with an insulating material so that the short between the inner lead does not occur.

상기와 같이 하여 본 고안에 의한 반도체패키지에 의하면 인너리드가 히트싱크 위에 직접 지지되는 상태에서 와이어 본딩이 이루어져 인너리드와 도전성와이어 사이의 본딩력이 향상된다. 또한 히트싱크 상에 절연물질이 코팅되어 있음으로써 봉지재와 상기 히트싱크 사이의 접착력이 더욱 증가되기도 한다. 더불어 상기 접착테이프의 윈도우 싸이즈는 리드프레임이 이루는 윈도우 싸이즈에 비해 월등히 큼으로써, 일정 범위내의 리드프레임에 모두 적용할 수 있어 반도체패키지의 제조 단가를 낮출수 있게 된다.As described above, according to the semiconductor package according to the present invention, wire bonding is performed while the inner lead is directly supported on the heat sink to improve the bonding force between the inner lead and the conductive wire. In addition, since the insulating material is coated on the heat sink, the adhesion between the encapsulant and the heat sink may be further increased. In addition, the window size of the adhesive tape is significantly larger than the window size of the lead frame, so that it can be applied to all lead frames within a certain range, thereby lowering the manufacturing cost of the semiconductor package.

이하 본 고안이 속한 기술분야에서 통상의 지식을 가진 자가 본 고안을 용이하게 실시할 수 있을 정도로 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도1a는 리드프레임(4)의 인너리드(4a) 하부에 접착테이프(7)가 접착된 상태를 도시한 평면도이고, 도1b는 본 고안의 제1실시예에 의한 반도체 패키지를 도시한 단면도이고, 도1c는 와이어 본딩 상태를 도시한 상태도이다.FIG. 1A is a plan view showing a state in which an adhesive tape 7 is adhered to an inner lead 4a of the lead frame 4, and FIG. 1B is a cross-sectional view showing a semiconductor package according to a first embodiment of the present invention. 1C is a state diagram showing a wire bonding state.

먼저 도1a를 참조하면, 리드프레임(4)은 중앙부에 소정 공간의 윈도우(w)를 가지며, 상기 윈도우(w)를 중심으로 다수의 인너리드(4a)가 방사상으로 연장되어 형성되어 있고, 상기 인너리드(4a)에 연장되어서는 아웃리드(4b)가 형성되어 있다. 상기 인너리드(4a)와 아웃리드(4b) 사이에는 몰딩 공정시 봉지재가 외부로 흘러나가지 못하도록 댐바가 형성되어 있다.First, referring to FIG. 1A, the lead frame 4 has a window w of a predetermined space in a central portion thereof, and a plurality of inner leads 4a are formed to extend radially about the window w. The outlead 4b is formed to extend to the inner lead 4a. A dam bar is formed between the inner lead 4a and the out lead 4b to prevent the encapsulant from flowing out during the molding process.

상기 리드프레임(4)의 인너리드(4a) 저면에는 상기 리드프레임(4)의 윈도우 싸이즈(a)보다 큰 윈도우 싸이즈(b)를 갖는 접착테이프(7)가 접착되어 있다. 즉, 상기 접착테이프(7)는 댐바 부근의 인너리드(4a) 저면에 접착되고, 그 폭도 종래에 비해 월등히 작게 형성되어 고가의 접착테이프(7)를 절감할 수 있도록 되어 있다. 따라서, 차후 도전성 와이어와 본딩되는 영역의 인너리드(4a) 저면에는 접착테이프(7)가 위치되지 않게 된다.An adhesive tape 7 having a window size b larger than the window size a of the lead frame 4 is bonded to the bottom of the inner lead 4a of the lead frame 4. That is, the adhesive tape 7 is bonded to the bottom surface of the inner lead 4a near the dam bar, and the width thereof is also significantly smaller than in the prior art, thereby reducing the expensive adhesive tape 7. Therefore, the adhesive tape 7 is not positioned on the bottom surface of the inner lead 4a in the region bonded with the conductive wire.

계속해서 도1b를 참조하면, 상기 리드프레임(4)은 인너리드(4a)중 일정 부분이 상기 접착테이프(7)에 의해 히트싱크(2) 상면에 접착되어 있으며, 나머지 인너리드(4a) 부분은 하부의 히트싱크(2) 상면과 일정거리 이격되어 있다. 상기 접착테이프(7)는 몰딩 공정전까지 상기 리드프레임(4)을 히트싱크(2)에 임시로 부착하고 또한 인너리드(4a)가 히트싱크(2)에 접촉되어 상호 쇼트됨을 방지하는 역할을 하게 된다.Subsequently, referring to FIG. 1B, a portion of the inner lead 4a is adhered to the upper surface of the heat sink 2 by the adhesive tape 7, and the remaining inner lead 4a portion. Is spaced apart from the upper surface of the heat sink 2 by a predetermined distance. The adhesive tape 7 temporarily attaches the lead frame 4 to the heat sink 2 until the molding process, and also prevents the inner lead 4a from contacting the heat sink 2 and shorting each other. do.

상기 히트싱크(2) 상면의 리드프레임(4)이 이루는 윈도우(w)에는 반도체칩(1)이 접착제(3)에 의해 접착되어 있으며, 상기 접착제(3)는 경화후 단단하게 굳는 성질이 있음으로, 차후 도전성 와이어와 상기 반도체칩(1) 사이의 본딩력을 저하시키지는 않게 된다.The semiconductor chip 1 is bonded to the window w formed by the lead frame 4 on the upper surface of the heat sink 2 by the adhesive 3, and the adhesive 3 has a property of hardening after curing. As a result, the bonding force between the conductive wire and the semiconductor chip 1 will not be reduced.

상기 반도체칩(1)과 리드프레임(4)의 인너리드(4a)는 도전성 와이어로 본딩되어 있고, 상기 반도체칩(1), 도전성 와이어, 리드프레임(4) 및 히트싱크(2)의 일정 영역은 봉지재로 봉지된 몸체(6)에 의해 외부환경으로부터 보호되도록 되어 있다.The inner lead 4a of the semiconductor chip 1 and the lead frame 4 is bonded with a conductive wire, and a predetermined region of the semiconductor chip 1, the conductive wire, the lead frame 4 and the heat sink 2 is bonded. Silver is to be protected from the external environment by the body (6) sealed with a sealing material.

상기 몸체(6)의 외측으로는 리드프레임(4)의 아웃리드(4b)가 돌출되어 메인기판에 실장가능하게 되어 있고, 히트싱크(2)의 저면은 외부로 노출되어 반도체칩(1)의 열을 외부로 용이하게 방출할 수 있도록 되어 있다.The outlead 4b of the lead frame 4 protrudes outside the body 6 to be mounted on the main board, and the bottom surface of the heat sink 2 is exposed to the outside to the outside of the semiconductor chip 1. Easily dissipate heat to the outside.

상기와 같은 반도체패키지에서 와이어 본딩 상태를 좀더 구체적으로 설명하면 다음과 같다.Referring to the wire bonding state in more detail in the semiconductor package as described above are as follows.

도1c에 도시된 바와 같이 와이어 본딩 공정 중에는 리드프레임(4)의 인너리드(4a)가 히트싱크(2)위에서 밀착되어 움직이지 않토록 고정클램프(30)가 하강하여, 상기 인너리드(4a) 모두를 히트싱크(2)위에 고정시킨다. 이 상태에서 캐필러리(20)가 반도체칩(1)의 일정 부분에 도전성 와이어의 일단을 볼본딩(ball bonding)하고, 계속해서 상기 도전성 와이어의 타단을 인너리드(4a)의 일정영역에 스티치 본딩(stitch bonding)하게 된다. 물론, 상기 볼본딩이나 스티치 본딩시 상기 캐필러리(20)에는 초음파 진동 에너지가 전달되며 이 에너지에 의해 본딩이 실시되는 것이다.As shown in FIG. 1C, during the wire bonding process, the inner clamp 4a of the lead frame 4 is brought into close contact with the heat sink 2 so that the fixed clamp 30 is lowered so that the inner lead 4a does not move. All are fixed on the heat sink (2). In this state, the capillary 20 ball-bonds one end of the conductive wire to a predetermined portion of the semiconductor chip 1, and then stitches the other end of the conductive wire to a predetermined region of the inner lead 4a. It will be stitch bonding. Of course, the ultrasonic vibration energy is transmitted to the capillary 20 during the ball bonding or the stitch bonding, and bonding is performed by the energy.

여기서, 상기 인너리드(4a)와 도전성 와이어가 본딩되는 영역의 하부에는 종래와 같이 탄성이 있는 접착테이프(7)가 위치하지 않고, 딱딱한 히트싱크(2)가 직접 위치됨으로써, 와이어 본딩시 종래와 같이 인너리드(4a)가 상,하로 움직이며 본딩력을 흡수하지 않게 되어 결국 상기 인너리드(4a)와 도전성 와이어의 본딩력을 향상시키게 된다.Here, the elastic adhesive tape 7 is not positioned below the inner lead 4a and the area where the conductive wires are bonded, and the hard heat sink 2 is directly positioned, so that the wires are bonded to each other. Likewise, the inner lead 4a moves up and down and does not absorb the bonding force, thereby improving the bonding force between the inner lead 4a and the conductive wire.

한편, 와이어본딩 공정이 완료된 후에 상기 고정클램프(30)를 인너리드(4a)상에서 제거하게 되면, 상기 인너리드(4a)는 통상 원래의 위치로 복귀하며, 도1b에서와 같이 인너리드(4a)가 수평하게 위치된다.On the other hand, if the fixing clamp 30 is removed on the inner lead 4a after the wire bonding process is completed, the inner lead 4a is returned to its original position, and the inner lead 4a is as shown in FIG. Is positioned horizontally.

여기서, 상기 인너리드(4a)와 히트싱크(2)의 전기적 쇼트를 완전히 차단하기 위해서는 히트싱크(2)의 상면에 절연물질(8)을 코팅함이 바람직하지만, 이것으로 본 고안을 제한하는 것은 아니다.Here, in order to completely block the electrical short between the inner lead 4a and the heat sink 2, it is preferable to coat the insulating material 8 on the upper surface of the heat sink 2, but the present invention is limited to this. no.

계속해서 도2는 본 고안의 제2실시예에 의한 반도체패키지를 도시한 단면도이다.2 is a cross-sectional view showing a semiconductor package according to a second embodiment of the present invention.

도시된 바와 같이 본 고안의 제2실시예에서도 리드프레임(4)의 인너리드(4a)가 이루는 윈도우 싸이즈(a)보다 접착테이프(7)가 이루는 윈도우 싸이즈(b)가 크게 되어 있다. 따라서, 도전성 와이어와 본딩되는 인너리드(4a)의 저면에는 탄성적인 접착테이프(7)가 위치하지 않고 딱딱한 재질의 히트싱크(2)가 직접 맞닿게 된다. 또한 상기 리드프레임(4)의 인너리드(4a) 부분 즉, 접착테이프(7)와의 경계 영역인 인너리드(4a) 부분에는 하부로 절곡된 절곡부(4c)가 형성되어 있음으로써 반도체칩(1)을 향하는 나머지 인너리드(4a) 부분은 히트싱크(2) 상면과 완전하게 밀착되어 있다.As shown in the second embodiment of the present invention, the window size b of the adhesive tape 7 is larger than the window size a of the inner lead 4a of the lead frame 4. Therefore, the elastic adhesive tape 7 is not positioned on the bottom of the inner lead 4a bonded to the conductive wire, and the heat sink 2 made of a hard material is directly contacted. In addition, since the bent portion 4c bent downward is formed in the inner lead 4a portion of the lead frame 4, that is, the inner lead 4a portion that is the boundary area with the adhesive tape 7, the semiconductor chip 1 The remaining inner lead portion 4a facing) is completely in contact with the upper surface of the heat sink 2.

따라서, 와이어 본딩시 상기 인너리드(4a)가 히트싱크(2)에 보다 확고하게 밀착됨으로써, 본딩력이 향상되고, 또한 제1실시예에서와 같이 와이어 본딩 완료후 인너리드(4a)가 상부로 복귀되지 않음으로써 도전성 와이어의 본딩 상태도 양호하게 유지되는 장점이 있다.Therefore, when the inner lead 4a is more firmly adhered to the heat sink 2 during wire bonding, the bonding force is improved, and as shown in the first embodiment, the inner lead 4a moves upward after completion of the wire bonding. By not returning, there is an advantage that the bonding state of the conductive wire is also maintained well.

한편, 상기 제1실시예에서는 히트싱크(2)위에 절연물질(8)을 코팅하는 것이 선택 사항이었으나, 상기 제2실시예에서는 반듯이 절연물질(8)을 코팅하여야 한다. 왜냐하면, 상기 인너리드(4a)는 절곡부(4c)에 의해 히트싱크(2)의 상면과 항상 접촉하게 됨으로써 인너리드(4a) 상호간에 쇼트가 발생할 수 있음으로써 이를 방지하기 위함이다. 또한 상기와 같이 절연물질(8)을 코팅하게 되면 봉지재와의 접착력도 향상되어 결국, 몸체(6)와 히트싱크(2)간의 계면 박리 현상도 저하시킬 수 있게 된다.Meanwhile, in the first embodiment, the coating of the insulating material 8 on the heat sink 2 was optional. In the second embodiment, the insulating material 8 should be coated. This is because the inner lead 4a is always in contact with the upper surface of the heat sink 2 by the bent portion 4c, so that a short may occur between the inner leads 4a. In addition, when the insulating material 8 is coated as described above, adhesion to the encapsulant is also improved, and thus, an interface peeling phenomenon between the body 6 and the heat sink 2 may be reduced.

더불어, 종래의 리드프레임(4)은 윈도우 싸이즈별로 접착테이프(7)의 윈도우 싸이즈(b)를 조절하여야 했으나, 본 고안에서는 접착테이프(7)의 윈도우 싸이즈(b)가 리드프레임(4)의 윈도우 싸이즈(a)에 비해 월등히 큼으로써 비교적 넓은 범위내의 리드프레임(4)에 동일 크기의 접착테이프(7)를 이용할 수 있게 되어 반도체패키지의 제조 단가를 낮출수 있게 된다.In addition, the conventional lead frame 4 has to adjust the window size (b) of the adhesive tape 7 for each window size, in the present invention, the window size (b) of the adhesive tape 7 is By being much larger than the window size (a), the adhesive tape 7 of the same size can be used for the lead frame 4 in a relatively wide range, thereby lowering the manufacturing cost of the semiconductor package.

이상에서와 같이 본 고안은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 고안의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.

따라서, 본 고안에 의한 반도체패키지에 의하면 인너리드가 히트싱크 위에 직접 지지되는 상태에서 와이어 본딩이 이루어져 인너리드와 도전성와이어 사이의 본딩력이 향상되는 효과가 있다.Therefore, according to the semiconductor package according to the present invention, wire bonding is performed while the inner lead is directly supported on the heat sink, thereby improving the bonding force between the inner lead and the conductive wire.

또한 히트싱크 상에 절연물질이 코팅되어 있음으로써 봉지재와 상기 히트싱크 사이의 접착력이 더욱 증가하여 계면박리 현상도 저하된다.In addition, since the insulating material is coated on the heat sink, the adhesive force between the encapsulant and the heat sink is further increased to reduce the interfacial peeling phenomenon.

더불어 접착테이프는 리드프레임의 인너리드가 이루는 윈도우 싸이즈에 관계없이 일정 범위의 리드프레임에 모두 적용할 수 있음으로써 반도체패키지의 제조 단가를 낮출수 있는 효과가 있다.In addition, the adhesive tape can be applied to all leadframes regardless of the window size formed by the inner lead of the leadframe, thereby reducing the manufacturing cost of the semiconductor package.

Claims (3)

히트싱크 상면의 내주연에는 인너리드를 갖는 리드프레임이 접착테이프로 접착되고, 상기 히트싱크 상면의 중앙에는 접착제로 반도체칩이 접착되며, 상기 반도체칩과 인너리드는 도전성와이어로 본딩되고, 상기 히트싱크위의 반도체칩, 도전성와이어 및 인너리드가 봉지재로 봉지되어 이루어진 반도체패키지에 있어서,A lead frame having an inner lead is bonded to the inner circumference of the heat sink top surface with an adhesive tape, and a semiconductor chip is bonded to the center of the heat sink top surface with an adhesive, and the semiconductor chip and the inner lead are bonded with conductive wires. In a semiconductor package in which a semiconductor chip, a conductive wire, and an inner lead on a sink are encapsulated with an encapsulant, 상기 반도체칩을 중심으로 그 외주연의 히트싱크 상면에 위치된 접착테이프는 와이어가 접속되는 인너리드의 본딩 영역 외측에 접착된 것을 특징으로 하는 반도체패키지.The adhesive tape positioned on the upper surface of the heat sink around the semiconductor chip is bonded to the outside of the bonding region of the inner lead to which the wire is connected. 제1항에 있어서, 상기 반도체칩쪽을 향하는 접착테이프의 단부에 접하는 인너리드 영역은 일정각도로 절곡되어 나머지 인너리드 영역이 히트싱크와 접촉된 것을 특징으로 하는 반도체패키지.The semiconductor package according to claim 1, wherein the inner lead region in contact with an end portion of the adhesive tape facing the semiconductor chip is bent at an angle so that the remaining inner lead region is in contact with the heat sink. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 히트싱크의 상부는 절연물질이 코팅되어 인너리드 상호간 쇼트가 발생하지 않토록 된 것을 특징으로 하는 반도체패키지.The semiconductor package according to claim 1 or 2, wherein an upper portion of the heat sink is coated with an insulating material so that short circuits between inner leads do not occur.
KR2019990017597U 1999-08-24 1999-08-24 Semiconductor package KR200169834Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990017597U KR200169834Y1 (en) 1999-08-24 1999-08-24 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990017597U KR200169834Y1 (en) 1999-08-24 1999-08-24 Semiconductor package

Publications (1)

Publication Number Publication Date
KR200169834Y1 true KR200169834Y1 (en) 2000-02-15

Family

ID=19585872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990017597U KR200169834Y1 (en) 1999-08-24 1999-08-24 Semiconductor package

Country Status (1)

Country Link
KR (1) KR200169834Y1 (en)

Similar Documents

Publication Publication Date Title
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
KR100192028B1 (en) Plastic package type semiconductor device
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
KR100366111B1 (en) Structure of Resin Sealed Semiconductor Device
JP4611569B2 (en) Lead frame and method for manufacturing semiconductor device
KR200169834Y1 (en) Semiconductor package
JP3716101B2 (en) Lead frame, semiconductor device manufacturing method using the same, and semiconductor device
US8258611B2 (en) Leadframe structure for electronic packages
KR100220244B1 (en) Stack package using solder bump
KR100373891B1 (en) Semiconductor device and method of its fabrication
US5960261A (en) Method for manufacturing semiconductor package
JPH08288428A (en) Resin-sealed semiconductor device
KR100308899B1 (en) semiconductor package and method for fabricating the same
KR100214857B1 (en) Multi-chip package
KR100481927B1 (en) Semiconductor Package and Manufacturing Method
KR100460072B1 (en) Semiconductor Package
JPH10223700A (en) Resin sealed semiconductor device and manufacture thereof
KR960012635B1 (en) Method for fabricating the semiconductor package
KR100649443B1 (en) Structure of semiconductor chip package having exposed wires and mounted on substrate
KR200295664Y1 (en) Stack semiconductor package
KR100357876B1 (en) semiconductor package and its manufacturing method
JPH05152495A (en) Semiconductor devices
KR0120186B1 (en) Buffer chip
JPH0637221A (en) Resin sealing type semiconductor device
KR20000006787U (en) Multi-chip package

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20081119

Year of fee payment: 10

EXPY Expiration of term