KR0120186B1 - Buffer chip - Google Patents
Buffer chipInfo
- Publication number
- KR0120186B1 KR0120186B1 KR1019940009638A KR19940009638A KR0120186B1 KR 0120186 B1 KR0120186 B1 KR 0120186B1 KR 1019940009638 A KR1019940009638 A KR 1019940009638A KR 19940009638 A KR19940009638 A KR 19940009638A KR 0120186 B1 KR0120186 B1 KR 0120186B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding
- chip
- buffer chip
- buffer
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000853 adhesive Substances 0.000 claims abstract description 28
- 230000001070 adhesive effect Effects 0.000 claims abstract description 28
- 238000000465 moulding Methods 0.000 claims abstract description 20
- 239000004593 Epoxy Substances 0.000 claims abstract description 17
- 238000009966 trimming Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 239000007788 liquid Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 10
- 238000005452 bending Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000007791 liquid phase Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 6
- 238000010408 sweeping Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Description
제1도(a) 및 (b)는 각각 종래의 반도체 장치의 일 실시예를 나타내는 요부 평면도 및 요부 단면도.1 (a) and (b) are a plan view of a main part and a sectional view of a main part of an embodiment of a conventional semiconductor device, respectively.
제2도(a),(b) 및 (c)는 각각 종래의 반도체 장치에서 본딩된 와이어의 불량을 나타내는 요부 평면도 및 요부 측면도.2 (a), 2 (b) and 2 (c) are a plan view of a main part and a side view of the main part, respectively, showing the defect of the wire bonded in the conventional semiconductor device.
제3도(a) 및 (b)는 각각 이 발명에 따른 버퍼칩을 이용한 반도체 장치의 일 실시예를 나타내는 요부 평면도 및 요부 사시도.3A and 3B are principal part plan views and major part perspective views, respectively, illustrating an embodiment of a semiconductor device using a buffer chip according to the present invention.
제4도(a) 및 (b)는 각각 이 발명에 따른 버퍼칩을 이용한 반도체 장치의 다른 실시예를 나타내는 요부 평면도 및 요부 사시도.4 (a) and 4 (b) are a plan view of a main part and a perspective view of a main part of another embodiment of the semiconductor device using the buffer chip according to the present invention, respectively.
제5도는 이 발명에 따른 버퍼칩을 이용한 반도체 장치의 또 다른 실시예를 나타내는 요부 사시도.5 is a perspective view of principal parts showing still another embodiment of the semiconductor device using the buffer chip according to the present invention.
제6도는 제3도의 EMC 성형후의 요부 단면도.6 is a sectional view showing the main parts after EMC molding in FIG.
제7도는 제4도의 EMC 성형후의 요부 단면도.7 is a sectional view of the main portion after EMC molding in FIG.
제8도는 제5도의 EMC 성형후의 요부 단면도.8 is a sectional view of the main parts after EMC molding in FIG. 5;
이 발명은 반도체 장치 및 그 제조방법에 관한 것으로써, 보다 상세하게는 리드 프레임 패드위에 1개 이상의 버퍼칩을 액상의 접착제로 접착시키고, 이 버퍼칩 위에 반도체 칩을 적층하여 액상의 접착제로 접착시킨 후, 반도체 칩의 본딩패드와 내부 리드를 도전성 와이어로 웨이브 본딩(wave bonding), 스티치 본딩(stitch bonding) 또는 지그재그 본딩(zig-zag bonding) 방법으로 연결시켜 고밀도 실장이 가능한 버퍼칩을 이용한 반도체 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, one or more buffer chips are bonded onto a lead frame pad by a liquid adhesive, and the semiconductor chips are laminated on the buffer chips to be bonded by a liquid adhesive. Afterwards, a semiconductor device using a buffer chip capable of high-density mounting by connecting a bonding pad and an internal lead of a semiconductor chip with a conductive wire by wave bonding, stitch bonding, or zig-zag bonding. And to a method for producing the same.
최근 들어 전자기기는 소형화 및 슬림화에 따라 고성능 또는 다기능화가 요구되고 있으며, 제한된 내부 공간에 고용량의 메모리 장치를 효율적으로 실장할 수 있는 다양한 반도체 장치 실장방법이 요구되는 추세에 있다.Recently, electronic devices are required to have high performance or multifunction according to miniaturization and slimness, and various semiconductor device mounting methods capable of efficiently mounting high-capacity memory devices in a limited internal space are in demand.
또한 반도체 칩의 고집적화에 따라 입출력 단자가 증가되면서 이 입출력 단자와 상응하여 전기적으로 접속되는 반도체 패키지의 리드수도 증가하게 되었다.In addition, as the integration of semiconductor chips increases, the number of input / output terminals increases, so that the number of leads of semiconductor packages electrically connected to the input / output terminals increases.
상기 반도체 칩의 기능을 최적으로 만족시킬 수 있도록 네방향에 외측 리드를 갖는 대표적인 표면 실장형 장치로서, 예를 들면 QFP(Quad Flat Package) 및 PLCC (Plastic Leaded Chip Carrier)를 들 수 있다.Representative surface mount devices having outer leads in four directions to optimally satisfy the function of the semiconductor chip include QFP (Quad Flat Package) and PLCC (Plastic Leaded Chip Carrier).
상기와 같은 네 방향의 외측 리드를 갖는 장치의 제조공정에서 와이어 접착(wire bonding)방법으로 미국 특허공보 제4,875,618호에 개시되어 있는 와이어 본딩방법을 그 예로 들 수 있다.The wire bonding method disclosed in U.S. Patent No. 4,875,618 as a wire bonding method in the manufacturing process of the apparatus having the outer lead in the four directions as described above is an example.
제1(a) 및 (b)도는 종래의 반도체 장치의 일 실시예를 나타내는 요부 평면도 및 요부 단면도이다.1 (a) and (b) are a plan view of a main part and a sectional view of a main part of an embodiment of a conventional semiconductor device.
제1도(a)를 참조하면, 상기 종래의 반도체 장치는 통상의 반도체 장치에 사용되는 리드 프레임 패드(11)와, 상기 리드 프레임 패드(11)위에 은-에폭시 등으로 접착된 반도체 칩(12)과, 상기 반도체 칩(12)상에 형성된 본딩패드(bonding pad)(13)와, 상기 본딩패드(13)와 리드 프레임의 일부인 내부 리드(14)의 끝요부를 볼(16) 본딩(ball bonding)에 의해 전기적으로 접속시키는 와이어(15)로 구성되어 있다.Referring to FIG. 1A, the conventional semiconductor device includes a lead frame pad 11 used in a conventional semiconductor device, and a semiconductor chip 12 bonded on the lead frame pad 11 by silver-epoxy or the like. ), A bonding pad 13 formed on the semiconductor chip 12, and an end portion of the bonding pad 13 and the inner lead 14 which is part of the lead frame. The wire 15 is electrically connected by bonding.
제1도(b)를 참조하면, 상기 본딩패드(13)와 내부 리드(14)를 전기적으로 접속시키는 본딩 와이어의 길이(L)는 와이어 루프(Loop) 형상에 있어서, 반도체 칩의 본딩패드(13)상에 형성된 와이어 볼(ball)의 중심으로부터 내부 리드(14)의 단부까지 웨지 본딩되는 지점까지 직선 거리로 규정된다.Referring to FIG. 1B, the length L of the bonding wire for electrically connecting the bonding pad 13 and the internal lead 14 is in the shape of a wire loop, and thus, the bonding pad of the semiconductor chip ( 13 is defined as the straight line distance from the center of the wire ball formed on 13 to the point where it is wedge bonded to the end of the inner lead 14.
따라서, 상기와 같은 반도체 장치의 제조공정에서 와이어 본딩(wire binding)공정의 경우, 와이어(15)는 그 직선거리가 매우 길기 때문에 와이어 스위핑(wire-sweeping), 와이어간의 단락, 와이어의 처짐현상 등의 와이어 형상 불량이 일반적으로 발생하고 있다.Therefore, in the wire bonding process in the manufacturing process of the semiconductor device as described above, since the wire 15 has a very long straight line distance, the wire sweeping, the short circuit between the wires, the sag of the wire, etc. The poor shape of the wire generally occurs.
제2도(a)는 각각 종래의 반도체 장치의 일 실시예에서 와이어 스위핑(wire-sweeping)현상을 설명하는 요부 평면도, 제2도(b)는 단락현상을 설명하는 요부 평면도이고, 제2도(c)는 처짐현상을 나타내는 요부 측면도이다.FIG. 2A is a plan view of main parts describing wire-sweeping in each embodiment of the conventional semiconductor device, and FIG. 2B is a plan view of main parts in explaining a short circuit, and FIG. (c) is a side view of main parts showing sag phenomenon.
제2도(a)를 참조하면, 상기 종래의 반도체 장치는 통상의 반도체 장치에 사용되는 리드 프레임 패드(21)와, 상기 리드 프레임 패드(21) 위에 은-에폭시 등으로 접착된 반도체 칩(22)과, 상기 반도체 칩(22)상에 형성된 본딩패드(23)와, 상기 본딩패드(23)와 리드 프레임의 일부인 내부 리드(24)의 끝 요부를 볼(26)본딩에 의해 전기적으로 접속시키는 와이어(25)로 구성되어 있다.Referring to FIG. 2A, the conventional semiconductor device includes a lead frame pad 21 used in a conventional semiconductor device, and a semiconductor chip 22 bonded on the lead frame pad 21 by silver-epoxy or the like. ), The bonding pads 23 formed on the semiconductor chip 22 and the end recesses of the bonding pads 23 and the inner lead 24 which are part of the lead frame are electrically connected by ball 26 bonding. The wire 25 is comprised.
이때, 상기 와이어(25)는 볼(26)과 내부 리드(24)간의 직선거리가 매우 길기 때문에 와이어 스위핑(wire-sweeping)현상이 발생됨을 알 수 있다.In this case, it can be seen that the wire 25 has a wire-sweeping phenomenon because the linear distance between the ball 26 and the inner lead 24 is very long.
제2도(b)를 참조하면, 상기 반도체 칩의 본딩패드(23)와 내부 리드(24)를 전기적으로 접속하고 있는 볼(26) 본딩된 와이어(25)는 인접 와이어와 서로 단락되어 있음을 알 수 있다.Referring to FIG. 2B, the ball 26 bonded wires 25 electrically connecting the bonding pads 23 and the internal leads 24 of the semiconductor chip are short-circuited with adjacent wires. Able to know.
제2도(c)를 참조하면, 상기 제2도(a)에서 설명한 바와 같이 반도체 칩의 본딩패드(23)와 내부 리드(24)를 전기적으로 접속하고 있는 볼(26) 본딩된 와이어(25)는 처짐현상을 나타내고 있다.Referring to FIG. 2C, as described in FIG. 2A, the ball 26 bonded wires 25 electrically connecting the bonding pads 23 and the internal leads 24 of the semiconductor chip. ) Shows the deflection phenomenon.
그러나, 상기 본딩된 와이어의 길이가 4.06mm(160mil)을 넘으면 안정된 형상의 와이어 루프를 만들기 어렵다. 특히 본딩되는 리드수가 많고, 와이어와 인접 와이어의 간격이 조밀해지는 경우, 안정된 형상의 와이어 루프를 만들기 어려워서 약간의 와이어 스위핑 현상이 발생해도 와이어간의 단락이 되므로 불량이 발생된다.However, when the length of the bonded wire exceeds 4.06mm (160mil), it is difficult to make a stable loop of wire. In particular, when the number of leads to be bonded is large and the spacing between the wires and adjacent wires is dense, it is difficult to form a stable loop of wire, and even if a slight wire sweeping phenomenon occurs, a short circuit between the wires causes a defect.
상기 제2도(a) 내지 (c)를 일례로 하여 외부 리드 간격이 0.50mm이고 몰드된 반도체 장치 단면적이 28×28㎟인 208리드 QFP에 있어서, 내부 리드(24)는 상기 반도체 장치 중심수를 향해 배열되어야 하므로 내부 리드(24) 끝단부의 간격은 0.50mm 보다 작게 된다.In the 208-lead QFP having an external lead spacing of 0.50 mm and a molded semiconductor device cross-sectional area of 28 x 28 mm 2, using the example of FIGS. 2A to 2C, the inner lead 24 is the number of centers of the semiconductor device. The gap between the ends of the inner lead 24 is smaller than 0.50 mm since they must be arranged toward.
따라서 상기 반도체 칩(22)의 본딩패드(23)상에 형성된 볼(26)의 중심부에서 웨지 본딩되는 내부 리드(24)의 임의점까지의 거리가 4.06mm를 넘으면, 상기 내부 리드(24)를 반도체 장치의 중심부를 향해 더 근접시킴으로써 와이어의 길이를 단축시킬 수 있다.Therefore, when the distance from the center of the ball 26 formed on the bonding pad 23 of the semiconductor chip 22 to an arbitrary point of the inner lead 24 that is wedge-bonded exceeds 4.06 mm, the inner lead 24 is removed. By closer to the center of the semiconductor device, the length of the wire can be shortened.
그러나, 이와 같이 내부 리드(24)를 근접시키면, 상기 내부 리드(24)의 폭은 더 협소해질 뿐만 아니라 리드 프레임의 제작 한계로 인하여 반도체 패키지 제조공정에 많은 제약을 받게 된다.However, when the inner lead 24 is in close proximity, the width of the inner lead 24 is not only narrower, but also the semiconductor package manufacturing process is restricted due to the manufacturing limitations of the lead frame.
따라서, 웨지 본딩지점의 내부 리드(24)의 최소 한계폭은 사용되는 와이어 지름 및 캐필러리 구조에 따라 다소 달라지지만 0.080mm 이상은 확보되어야 한다.Thus, the minimum marginal width of the inner lead 24 of the wedge bonding point will vary somewhat depending on the wire diameter and capillary structure used but should be secured at least 0.080 mm.
그러나, 리드 프레임 제작상의 허용 오차 및 와이어 본딩장치의 작업 오차 등을 고려할 때, 최소 한계폭을 0.10mm로 해야만 와이어 본딩의 공정의 안정성을 보장할 수 있다. 따라서 내부 리드의 웨지본딩 부위 폭을 0.10mm로 설정했을 때 1 : 1 대응되는 본딩되는 개별 반도체 칩(22)의 본딩패드(23)의 중심부와 내부 리드(24)의 웨지지점간의 직선거리가 4.06mm 이상이 되면, 반도체 칩의 단면적을 확장시켜야만 하기 때문에 상기 반도체 칩(22) 축소를 통한 제조원가의 절감 및 생산성 향상 등의 효과 창출이 배제된다.However, in consideration of the tolerances in manufacturing the lead frame and the working error of the wire bonding apparatus, the minimum limit width must be 0.10 mm to ensure the stability of the wire bonding process. Therefore, when the width of the wedge bonding portion of the inner lead is set to 0.10 mm, the linear distance between the center of the bonding pad 23 of the individual semiconductor chip 22 to be bonded corresponding to 1: 1 and the wedge point of the inner lead 24 is 4.06. If it is more than mm, since the cross-sectional area of the semiconductor chip must be expanded, the effect of reducing the manufacturing cost and improving productivity by reducing the semiconductor chip 22 is excluded.
한편, 상기 와이어의 길이가 4.06mm 이내인 경우에도 문제는 있다.On the other hand, there is a problem even when the length of the wire is within 4.06 mm.
통상적으로 와이어의 길이가 3.05mm(120mil)을 넘으면 긴 와이어(long loop wire)로 규정하는 바, 이 경우 외부로부터 미세한 충격을 받아도 와이어 스위핑, 와이어 단락 등의 와이어 형태의 변형이 발생하여 치명적인 불량을 쉽게 유발시킨다.In general, when the length of the wire exceeds 3.05mm (120mil), it is defined as a long loop wire. In this case, even when a small impact is received from the outside, the deformation of the wire such as wire sweeping and shorting of the wire occurs, thereby causing a fatal defect. Easily triggered
따라서, 취급상 특히 신중한 주의가 필요하고, 몰드 공정에 있어서 열경화성 에폭시 수지(Epoxy Mold Compound ; 이하, EMC라 칭한다)의 책상상태에서의 유동시 본딩된 긴 와이어가 접촉저항을 많이 받아 역시 와이어 형상에 관련한 불량 발생의 위험이 커진다.Therefore, special care must be taken in handling, and in the mold process, the long wire bonded during the flow of the thermosetting epoxy resin (hereinafter referred to as EMC) in the desk state receives a lot of contact resistance, which also causes the wire shape. The risk of associated failures increases.
이러한 몰드 공정상의 불량을 방지하기 위하여 리드 프레임 패드상에 릴레이 패드를 설치한 후, 상기 릴레이 패드의 반도체 칩을 실장하여 와이어 본딩함으로써 본딩 와이어의 길이가 짧아져서 와이어 스위핑(wire-sweeping), 와이어간의 단락, 와이어의 처짐에 의한 불량을 방지할 수 있으나, 리드 프레임상에 릴레이 패드를 형성하는 공정상에서 가해진 열 또는 역학적인 힘 때문에 리드 프레임이 쉽게 변형되거나 손상되어 반도체 장치의 수율을 저하시키는 문제점이 있었다.In order to prevent defects in the mold process, after the relay pad is installed on the lead frame pad, the semiconductor chip of the relay pad is mounted and wire bonded to shorten the length of the bonding wire, thereby making wire-sweeping and between the wires possible. Although defects caused by short circuits and sag of wires can be prevented, the lead frame is easily deformed or damaged due to thermal or mechanical forces applied in the process of forming a relay pad on the lead frame, thereby lowering the yield of the semiconductor device. .
따라서 이 발명은 상기한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 버퍼칩을 이용한 웨이브 와이어 본딩을 채택함으로써 종래의 과도하게 길어지는 문제로 야기될 수 있는 와이어의 불량을 근본적으로 배제하에 반도체 장치의 제조 효율을 향상시키고, 반도체 칩 패드 위치 설계 및 리드 프레임의 위치 설계시 본딩되는 와이어의 간섭에 의한 설계제약을 크게 완화시킬 수 있는 버퍼칩을 이용한 반도체 장치 및 그 제조방법을 제공함에 있다.Therefore, the present invention has been made to solve the above problems, and an object of the present invention is to adopt a wave wire bonding using a buffer chip, thereby essentially eliminating the defects of the wires which can be caused by the conventionally excessive problem. The present invention provides a semiconductor device using a buffer chip and a method of manufacturing the same, which can improve the manufacturing efficiency of the semiconductor chip pad and greatly alleviate the design constraints caused by the interference of the bonded wires in the semiconductor chip pad position design and the lead frame position design.
또한 이 발명의 다른 목적은, 버퍼칩을 이용한 2단계 와이어 본딩공정을 채택함으로써 또 다른 반도체 장치의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method for manufacturing another semiconductor device by adopting a two-step wire bonding process using a buffer chip.
또한 이 발명의 또 다른 목적은, 버퍼칩상에 지그재그로 형성된 멀티 본딩패드와 미세 피치의 내부 리드를 지그재그 웨이브 와이어 본딩에 의해 전기적으로 용이하게 접속할 수 있는 반도체 장치의 제조방법을 제공함에 있다.It is still another object of the present invention to provide a method for manufacturing a semiconductor device which can easily electrically connect a multi-bond pad formed in a zigzag pattern on a buffer chip with an internal lead having a fine pitch by zigzag wave wire bonding.
상기한 목적들을 달성하기 위한 이 발명에 따른 반도체 장치의 특징은 리드 프레임의 다이패드상에 버퍼칩이 탑재되어 있고, 상기 버퍼칩상에 형성된 본딩패드들을 침범하지 않는 범위내에서 버퍼칩의 상부에 반도체 칩이 접착되어 있으며, 상기 반도체 칩상에 형성된 본딩패드들과 버퍼칩상에 형성된 본딩패드들과 내부 리드들이 웨이브 본딩된 후, 상기 2개의 칩을 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩된 후, 상기 내부 리드들에서 연장된 외부 리드를 절단하거나 절곡하는 점에 있다.A feature of the semiconductor device according to the present invention for achieving the above objects is that the buffer chip is mounted on the die pad of the lead frame, the semiconductor on top of the buffer chip within the range that does not invade the bonding pads formed on the buffer chip After the chips are bonded, the bonding pads formed on the semiconductor chip, the bonding pads formed on the buffer chip, and the inner leads are wave bonded, and then molded with an epoxy mold compound to protect the two chips from the external environment. The point is to cut or bend the outer lead extending from the inner leads.
상기한 목적들을 달성하기 위한 이 발명에 따른 반도체 장치의 제조방법의 특징은, 리드 프레임 패드상에 액상의 접착제(비전도성 또는 전도성)를 사용하여 버퍼칩을 접착시키고, 상기 버퍼칩상에 액상의 접착제를 사용하여 반도체 칩을 접착시킨 후, 상기 접착제를 경화시키는 공정과 ; 상기 버퍼칩의 본딩패드들과 상기 반도체 칩의 본딩패드들과 내부 리드들을 웨이브 본딩 또는 웨지 본딩방법에 의해 서로 전기적으로 접속시키는 와이어 본딩공정과 ; 상기 결과적 구조에 리드 프레임의 상부와 하부를 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩하는 몰딩공정과 ; 상기 내부 리드들에서 연장된 외부 리드를 절단하거나 절곡하는 트리밍/포밍공정을 각각 구비하는 점에 있다.A feature of the method of manufacturing a semiconductor device according to the present invention for achieving the above objects is to bond a buffer chip using a liquid adhesive (non-conductive or conductive) on a lead frame pad, and a liquid adhesive on the buffer chip. Attaching the semiconductor chip using, and curing the adhesive; A wire bonding step of electrically connecting the bonding pads of the buffer chip, the bonding pads of the semiconductor chip, and internal leads with each other by a wave bonding or wedge bonding method; A molding process of molding the upper and lower portions of the lead frame to the resultant structure with an epoxy mold compound to protect it from the external environment; And a trimming / forming process for cutting or bending an outer lead extending from the inner leads.
이 발명에 따른 반도체 장치의 다른 특징은 리드 프레임의 다이패드상에 버퍼칩이 탑재되어 있고, 상기 버퍼칩상에 2열로 형성된 본딩패드들을 침범하지 않는 범위내에서 버퍼칩의 상부에 반도체 칩이 접착되어 있으며, 상기 반도체 칩상에 형성된 본딩패드들과 버퍼칩상에 2열로 형성된 본딩패드들과 내부 리드들이 지그재그로 웨이브 본딩된 후, 상기 2개의 칩을 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩되어, 상기 내부 리드들에서 연장된 외부 리드를 절단하거나 절곡하는 점에 있다.Another feature of the semiconductor device according to the present invention is that the buffer chip is mounted on the die pad of the lead frame, and the semiconductor chip is adhered to the upper portion of the buffer chip within the range of not invading bonding pads formed in two rows on the buffer chip. Bonding pads formed on the semiconductor chip, bonding pads formed on the buffer chip, and internal leads in two rows are zigzag-wave-bonded, and then molded into an epoxy mold compound to protect the two chips from an external environment. The point is to cut or bend the outer lead extending from the inner leads.
상기한 목적들을 달성하기 위한 이 발명에 따른 반도체 장치의 제조방법의 다른 특징은, 리드 프레임 패드상에 액상의 접착제를 사용하여 2열로 배열 형성된 본딩패드들을 갖는 버퍼칩을 접착시키고, 상기 버퍼칩상에 액상의 접착제를 사용하여 1열로 배열 형성된 본딩패드들을 갖는 반도체 칩을 접착시킨 후, 상기 수지를 경화시키는 공정과 ; 상기 버퍼칩의 본딩패드들과 상기 반도체 칩의 본딩패드들과 내부 리드들을 지그재그 웨이브 본딩 또는 스티치 본딩방법에 의해 서로 전기적으로 접속시키는 와이어 본딩공정과 ; 상기 결과적 구조에 리드 프레임의 상부와 하부를 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩하는 몰딩공정을 각각 구비하는 점에 있다.Another feature of the method of manufacturing a semiconductor device according to the present invention for achieving the above objects is to bond a buffer chip having bonding pads arranged in two rows using a liquid adhesive on a lead frame pad, and onto the buffer chip. Bonding a semiconductor chip having bonding pads formed in one row using a liquid adhesive, and then curing the resin; A wire bonding step of electrically connecting the bonding pads of the buffer chip, the bonding pads of the semiconductor chip, and the inner leads with each other by a zigzag wave bonding or stitch bonding method; The resulting structure is provided with a molding process for molding the epoxy mold compound in order to protect the upper and lower parts of the lead frame from the external environment.
이하, 이 발명에 따른 반도체 장치 및 그 제조방법의 하나의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 이 발명에 따른 반도체 장치로서, 제3도(a)는 버퍼칩상에 형성된 본딩패드와 반도체 칩의 본딩패드를 웨이브 본딩(wave wire bonding) 상태를 나타내는 제1실시예의 요부 평면도이고, 제3도(b)는 제3도(a)의 요부 사시도이다.FIG. 3 is a semiconductor device according to the present invention, and FIG. 3 (a) is a plan view of the principal part of a first embodiment showing a wave wire bonding state between a bonding pad formed on a buffer chip and a bonding pad of a semiconductor chip. 3 (b) is a perspective view of main parts of FIG. 3 (a).
제3도(a)를 참조하면, 상기한 반도체 장치는 통상의 반도체 장치에 사용되는 리드 프레임 패드(31)상에 접착제를 사용하여 버퍼칩(32)이 접착되어 있고, 상기 버퍼칩(32)상에 집적회로가 내장된 반도체 칩(37)이 상기와 동일한 접착제로 접착되어 있다.Referring to FIG. 3A, in the semiconductor device, the buffer chip 32 is bonded to the lead frame pad 31 used in the conventional semiconductor device by using an adhesive, and the buffer chip 32 is used. The semiconductor chip 37 with the integrated circuit thereon is bonded with the same adhesive as above.
상기 접착제는 액상의 은 에폭시(Ag-Epoxy)를 사용할 수 있다.The adhesive may use a liquid silver epoxy (Ag-Epoxy).
여기서 상기 버퍼칩(32)상에 형성된 본딩패드(33)는 버퍼칩(32)상부에 탑재된 반도체 칩(37)의 본딩패드(38)보다 같거나 크게 형성된다. 이때, 상기 버퍼칩(32)은 리드 프레임 패드(31)보다 크지 않으며 200~650㎛의 두께를 갖는다.Here, the bonding pads 33 formed on the buffer chip 32 are formed to be the same as or larger than the bonding pads 38 of the semiconductor chip 37 mounted on the buffer chip 32. At this time, the buffer chip 32 is not larger than the lead frame pad 31 and has a thickness of 200 ~ 650㎛.
또한, 상기 반도체 칩(37)의 본딩패드(38)에 볼이 형성되어 와이어(35)가 캐필러리(capillary)의 운동방향에 의해 상기 버퍼칩(32)의 본딩패드(33)와 웨이브 본딩(36)되어 있고, 상기 와이어(35)는 본딩패드(33)와 1 : 1 대응되는 내부 리드(34)의 단부에서 웨지본딩되어 전체적인 와이어 본딩의 한 사이클이 종료된다. 따라서 상기 와이어(35)는 최초 반도체 칩(37)의 본딩패드(38)에서 볼을 형성한 후, 버퍼칩(32)의 본딩패드(33)에 웨이브 본딩(36)되고, 최종적으로 내부 리드(34)의 단부에 웨지본딩됨으로써 전기적 접속을 완료한다.In addition, a ball is formed on the bonding pad 38 of the semiconductor chip 37 so that the wire 35 is wave-bonded with the bonding pad 33 of the buffer chip 32 by the movement direction of the capillary. (36), the wire 35 is wedgebonded at the end of the inner lead 34, which corresponds 1: 1 with the bonding pad 33, to end one cycle of the overall wire bonding. Accordingly, the wire 35 is first formed with a ball on the bonding pad 38 of the semiconductor chip 37, and then wave-bonded 36 to the bonding pad 33 of the buffer chip 32. Wedgebonding at the end of 34 to complete the electrical connection.
여기서 상기 버퍼칩(32)의 본딩패드(33)에서 웨이브 본딩(36)되는 와이어(35)는 캐필러리 즉, 압력 또는 초음파 진동으로 금(Au)으로 된 와이어(35)와 알루미늄(Al)으로 된 본딩패드(33)의 금속간의 융착을 통해 와이어의 끊어짐 현상없이 전기적으로 접속된다.Here, the wire 35 that is wave-bonded 36 in the bonding pad 33 of the buffer chip 32 is a capillary, that is, a wire 35 made of gold (Au) and aluminum (Al) by pressure or ultrasonic vibration. Through the fusion between the metals of the bonding pads 33, the wires are electrically connected without breaking the wires.
상기한 반도체 장치는 하기에 기술된 일련의 패키지 제조공정에 의해 제작되며, 그 공정을 살펴보면 다음과 같다.The semiconductor device is manufactured by a series of package manufacturing processes described below, and the process is as follows.
상기 반도체 장치는 먼저, 리드 프레임 패드(31)상에 전도성 또는 비전도성 액상의 접착제를 사용하여 상기 리드 프레임 패드(31)보다 작은 버퍼칩(32)을 다이 어태치시키고, 상기 버퍼칩(32)상에 상기 동일 특성의 접착제나 특성이 다른 접착제를 사용하여 반도체 칩(37)을 접착시킨 후, 상기 접착제를 동시에 경화시키는 공정을 수행한다.The semiconductor device first uses a conductive or non-conductive liquid adhesive on the lead frame pad 31 to die attach the buffer chip 32 smaller than the lead frame pad 31, and then the buffer chip 32. After adhering the semiconductor chip 37 using an adhesive of the same property or an adhesive of different properties onto the semiconductor chip 37, a step of simultaneously curing the adhesive is performed.
다음, 상기 버퍼칩(32)의 본딩패드(33)들과 상기 반도체 칩(37)의 본딩패드(38)들과 내부 리드(34)들을 웨이브 본딩 또는 웨지 본딩방법에 의해 서로 전기적으로 접속시키는 와이어 본딩공정을 수행한다.Next, a wire electrically connecting the bonding pads 33 of the buffer chip 32, the bonding pads 38 of the semiconductor chip 37, and the internal leads 34 to each other by a wave bonding or wedge bonding method. Perform the bonding process.
그 다음, 상기 결과적 구조에 리드 프레임의 상부와 하부를 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩하는 몰딩공정을 수행한다.The resulting structure is then subjected to a molding process in which the upper and lower portions of the lead frame are molded with an epoxy mold compound to protect it from the external environment.
마지막으로 상기 내부 리드(34)들에서 연장된 외부 리드(도시생략됨)를 절단하거나 절곡하는 트리밍/포밍공정을 수행함으로써 상기와 같은 반도체 장치의 제조를 완료한다.Finally, the manufacturing of the semiconductor device is completed by performing a trimming / forming process of cutting or bending an external lead (not shown) extending from the internal leads 34.
상기한 제1실시예에 따른 반도체 장치 및 그 제조방법은 제6도의 EMC성형후의 요부 단면도를 참조하면, 좀더 명확히 이해될 수 있으며, 이에 대해서는 후술한다.A semiconductor device and a method of manufacturing the same according to the first embodiment described above may be more clearly understood with reference to the main cross-sectional view after EMC molding in FIG. 6, which will be described later.
제4도는 이 발명에 따른 반도체 장치로서, 제4도(a)는 버퍼칩상에 형성된 본딩패드와 반도체 칩의 본딩패드를 2단계 와이어 본딩한 상태를 나타내는 제2실시예의 요부 평면도이고, 제4도(b)는 제4도(a)의 요부 사시도이다.FIG. 4 is a semiconductor device according to the present invention, and FIG. 4 (a) is a plan view of the principal part of a second embodiment showing a state in which a bonding pad formed on a buffer chip and a bonding pad of a semiconductor chip are two-step wire bonded. (b) is a principal part perspective view of FIG.
제4도(a)를 참조하면, 상기 반도체 장치의 기본 구성은 제4도(a)와 유사하며, 반도체 칩(47)의 본딩패드(48)들과 버퍼칩(42)의 본딩패드(43)들이 두단계의 웨지 와이어 본딩한다는 점만 다르고, 나머지 구성은 제3도와 동일하다.Referring to FIG. 4A, the basic configuration of the semiconductor device is similar to that of FIG. 4A, and the bonding pads 48 of the semiconductor chip 47 and the bonding pads 43 of the buffer chip 42 are similar to those of FIG. ) Are two steps of wedge wire bonding except that the rest of the configuration is the same as in FIG.
즉, 상기한 반도체 장치는 통상의 반도체 장치에 사용되는 리드 프레임 패드(41)상에 버퍼칩(42)이 접착제로 접착되어 있고, 상기 버퍼칩(42)상에 집적회로가 내장된 반도체 칩(42)이 접착제로 접착되어 있다.That is, in the semiconductor device described above, a buffer chip 42 is bonded to the lead frame pad 41 used in a conventional semiconductor device by an adhesive, and an integrated circuit is embedded on the buffer chip 42. 42) is glued together.
또한, 상기 집적회로가 내장된 반도체 칩(42)의 본딩패드(43)에 볼이 형성되어 와이어(45)가 루프(loop)를 유지한 상태로 상기 버퍼칩(42)의 본딩패드(43)에서 1단계로 본딩되어 있고, 다시 동일한 버퍼칩(42)의 본딩패드(43)에서 웨지본딩된 와이어(45)를 간섭하지 않는 영역에서 볼이 형성되어 상기 본딩패드(43)들과 1 : 1 대응되는 내부 리드(44)들에 2단계로 본딩되어 전체적인 와이어 본딩의 한 싸이클이 종료된다.In addition, a ball is formed on the bonding pad 43 of the semiconductor chip 42 in which the integrated circuit is embedded, and thus the bonding pad 43 of the buffer chip 42 has a loop 45. In the first step, the ball is formed in a region where the bonding pad 43 of the same buffer chip 42 does not interfere with the wedge-bonded wire 45. One cycle of overall wire bonding is terminated by two steps bonding to the corresponding inner leads 44.
상기한 제1실시예에 따른 반도체 장치는 제7도의 EMC 성형후의 요부 단면도를 참조하면, 좀더 명확히 이해될 수 있으며, 이에 대해서는 후술한다.The semiconductor device according to the first embodiment described above may be more clearly understood by referring to the cross-sectional view of the main part after EMC molding in FIG. 7, which will be described later.
제5도는 이 발명에 따른 반도체 장치로서, 단층 버퍼칩상에 2열로 형성된 본딩패드를 이용한 지그재그 웨이브 와이어 본딩상태를 나타내는 제3실시예에 따른 요부 사시도이다.5 is a perspective view of a main part according to the third embodiment of the present invention, which shows a zigzag wave wire bonding state using bonding pads formed in two rows on a single layer buffer chip.
제5도를 참조하면, 상기 반도체 장치는 제3도에서 설명한 바와 같은 웨이브 와이어 본딩한 상태를 나타내고 있으며, 단지, 버퍼칩(59)상에 2열로 배열 형성된 본딩패드(53)들을 이용해서 지그재그로 웨이브 와이어 본딩이 되도록 한 것이다.Referring to FIG. 5, the semiconductor device shows a wave wire bonded state as described in FIG. 3, but merely zigzags using bonding pads 53 arranged in two rows on the buffer chip 59. It is intended to be a wave wire bonding.
즉, 상기 반도체 장치는 통상의 반도체 장치에 사용되는 리드 프레임 패드(51)상에 버퍼칩(52)이 접착제로 접착되어 있고, 상기 버퍼칩(52)상에 집적회로가 내장된 반도체 칩(57)이 접착제로 접착되어 있다.That is, in the semiconductor device, a semiconductor chip 57 in which a buffer chip 52 is bonded with an adhesive on a lead frame pad 51 used in a conventional semiconductor device, and an integrated circuit is embedded on the buffer chip 52. ) Is glued together.
여기서 상기 버퍼칩(52)은 제3도에서와 동일하게 리드 프레임 패드(51)보다 크지 않으며 200~650㎛의 두께를 갖는다.Here, the buffer chip 52 is not larger than the lead frame pad 51 as in FIG. 3 and has a thickness of 200 to 650 µm.
또한, 상기 집적회로가 내장된 반도체 칩(57)의 본딩패드(53)에 볼이 형성되어 캐필러리(capillary)의 운동방향에 의해 상기 버퍼칩(52)의 가장자리에 배치된 본딩패드(53)를 이용해서 1단계의 웨이브 와이어 본딩을 끝내고, 다시 내부에 배열된 인접 본딩패드(59)에 2단계의 와이어 본딩함으로써 전기적 접속을 완료한다.In addition, a ball is formed on the bonding pad 53 of the semiconductor chip 57 in which the integrated circuit is embedded, and the bonding pad 53 is disposed at the edge of the buffer chip 52 by the movement direction of the capillary. ), The first step of wave wire bonding is finished, and the second step of wire bonding to the adjacent bonding pads 59 arranged therein is completed to complete the electrical connection.
상기 버퍼칩(52)의 본딩패드(53),(59)에서 웨이브 본딩(56)되는 와이어(55)는 캐필러리 즉, 압력 또는 초음파 진동으로 금(Au)으로 된 와이어(55)와 알루미늄(Al)으로 된 본딩패드(53),(59)의 금속간의 융착을 통해 와이어의 끊어짐 현상없이 전기적으로 접속된다.The wire 55 of the wave bonding 56 at the bonding pads 53 and 59 of the buffer chip 52 is capillary, that is, the wire 55 made of gold (Au) and aluminum by pressure or ultrasonic vibration. Through the fusion between the metals of the bonding pads 53 and 59 made of (Al), they are electrically connected without breaking the wire.
상기한 반도체 장치는 하기에 기술된 일련의 패키지 제조공정에 의해 제작되며, 그 공정을 살펴보면 다음과 같다.The semiconductor device is manufactured by a series of package manufacturing processes described below, and the process is as follows.
먼저, 리드 프레임 패드(51)상에 비전도성 또는 전도성 액상의 접착제를 사용하여 2열로 배열 형성된 본딩패드(53),(59)들을 갖는 버퍼칩(52)을 접착시키고, 상기 버퍼칩(52)상에 액상의 접착제를 사용하여 1열로 배열 형성된 본딩패드(58)를 갖는 반도체 칩57)을 접착시킨 후, 상기 액상의 접착제를 동시에 경화시키는 공정을 수행한다.First, the buffer chip 52 having the bonding pads 53 and 59 arranged in two rows using a non-conductive or conductive liquid adhesive on the lead frame pad 51 is bonded to the buffer chip 52. After adhering the semiconductor chips 57 having the bonding pads 58 arranged in a row using a liquid adhesive on the substrate, a process of simultaneously curing the liquid adhesive is performed.
다음, 상기 공정 수행후, 버퍼칩(52)의 본딩패드(53),(59)들과 상기 반도체 칩의 본딩패드(58)들과 내부리드(54)들을 지그재그 웨이브 본딩 또는 스티치 본딩방법에 의해 서로 전기적으로 접속시키는 와이어 본딩 공정을 수행한다.Next, after performing the above process, the bonding pads 53 and 59 of the buffer chip 52 and the bonding pads 58 and the inner leads 54 of the semiconductor chip are zigzag-bonded or stitch bonded. A wire bonding process for electrically connecting each other is performed.
그 다음, 상기 결과적 구조에 리드 프레임의 상부와 하부를 외부 환경으로부터 보호하기 위하여 에폭시 몰드 컴파운드로 몰딩하는 몰딩공정을 수행한다.The resulting structure is then subjected to a molding process in which the upper and lower portions of the lead frame are molded with an epoxy mold compound to protect it from the external environment.
마지막으로 상기 내부 리드(54)들에서 연장된 외부 리드(도시생략됨)를 절단하거나 절곡하는 트리밍/포밍공정을 수행함으로써 상기와 같은 반도체 장치의 제조를 완료한다.Finally, the semiconductor device as described above is completed by performing a trimming / forming process of cutting or bending an external lead (not shown) extending from the internal leads 54.
상기한 제3실시예에 따른 반도체 장치 및 그 제조방법은 제8도의 EMC성형후의 요부 단면도를 참조하면, 좀더 명확히 이해될 수 있으며, 이에 대해서는 후술한다.A semiconductor device and a method of manufacturing the same according to the third embodiment may be more clearly understood with reference to the cross-sectional view of the main part after EMC molding in FIG. 8, which will be described later.
한편, 상기 제3도 내지 제5도에서 사용된 버퍼칩은 집적회로가 내장된 반도체 칩과 같이 실리콘 웨이퍼 제조공정상에서 제작되나 집적회로를 내장시키지 않고, 본딩패드만을 형성시키므로 제조공정이 매우 간단하고, 제조비용 또한 매우 저렴하다.On the other hand, the buffer chip used in FIGS. 3 to 5 is manufactured in a silicon wafer manufacturing process like a semiconductor chip in which an integrated circuit is embedded, but only a bonding pad is formed without an integrated circuit, and thus the manufacturing process is very simple. The manufacturing cost is also very low.
또한, 상기 웨이퍼 상태의 버퍼칩은 통상의 반도체 제조공정의 웨이퍼 절단공정으로 개별 칩으로 분리되는데, 칩의 단면적(가로×세로)은 접착되는 리드 프레임 패드 등의 단면적보다 크지 않게 하고, 상기 버퍼칩의 본딩패드는 칩의 가장자리에서 4방향 또는 2방향으로 일열 이상 배열 형성되어 있다.In addition, the buffer chip in the wafer state is separated into individual chips in a wafer cutting process of a conventional semiconductor manufacturing process, and the cross-sectional area (width × length) of the chip is not larger than the cross-sectional area of a lead frame pad or the like to be bonded, and the buffer chip Bonding pads are formed in an array of one or more rows in four or two directions from the edge of the chip.
또한, 상술한 바와 같이 상기 버퍼칩의 재질은 상기 집적회로가 내장된 반도체 칩의 재질과 동일한 실리콘이고, 두께는 200에서 650㎛사이에 있도록 하고, 버퍼칩의 뒷면에 금속이 부착되거나 부착되지 않아도 무방하다.In addition, as described above, the material of the buffer chip is made of the same silicon as the material of the semiconductor chip in which the integrated circuit is embedded, and the thickness is between 200 and 650 μm, and a metal may or may not be attached to the back side of the buffer chip. It's okay.
또한 상기 버퍼칩의 본딩패드는 버퍼칩상에 접착되는 반도체 칩에 의해 간섭을 받아 웨이브 본딩 또는 2단계 본딩에 제한을 받지 않을 정도로 충분한 영역을 확보하여 형성하며, 상기 본딩패드를 와이어 루프형상이 반도체 칩의 모서리와 버퍼칩의 모서리에 접촉되지 않을 정도로 안쪽으로 형성한다.In addition, the bonding pad of the buffer chip is formed by securing a sufficient area so as not to be limited by wave bonding or two-stage bonding due to interference by a semiconductor chip bonded on the buffer chip, the bonding pad is a wire loop shape semiconductor chip It is formed inward so that it does not contact the edge of the edge and the edge of the buffer chip.
또한 상기 웨이브 와이어 본딩은 일반적으로 사용되고 있는 전용 웨이브 와이어 본더(bonder)를 이용하고, 2단계 와이어 본딩은 기존의 범용 와이어 본더를 이용함으로써 수행될 수 있다.In addition, the wave wire bonding may be performed by using a dedicated wave wire bonder that is generally used, and the two-stage wire bonding may be performed by using a conventional general-purpose wire bonder.
제6도는 제3도의 EMC 성형후의 요부 단면도로서, 제3도의 반도체 장치를 EMC(30)에 의해 몰드 성형 한 후, 외부 리드(OL)를 소정형태로 포밍한 것이다. 여기서 상기 단면도는 리드 프레임 패드(31)와 반도체칩(37) 사이에 버퍼칩(32)을 개제시켜서 상기 반도체 칩(37)의 본딩패드(38)와 내부 리드(34)를 버퍼칩(32)의 본딩패드(33)에 의해 와이어(35)로서, 웨이브 본딩(36)한 후의 본딩된 와이어(35)의 루프(loop)형상을 명확히 나타내고 있다.6 is a cross-sectional view of the main part after EMC molding in FIG. 3, and the external lead OL is formed into a predetermined shape after the semiconductor device in FIG. 3 is molded by the EMC 30. FIG. In the cross-sectional view, the buffer chip 32 is interposed between the lead frame pad 31 and the semiconductor chip 37 to bond the bonding pad 38 and the internal lead 34 of the semiconductor chip 37 to the buffer chip 32. The loop shape of the bonded wire 35 after the wave bonding 36 is clearly shown as the wire 35 by the bonding pad 33.
제7도는 제4도의 EMC 성형후의 요부 단면도로서, 제4도의 반도체 장치를 EMC(40)에 의해 몰드 성형한 후, 외부 리드(OL)를 소정형태로 포밍한 것이다. 여기서 상기 단면도는 제6도에서와 동일하게 리드 프레임 패드(41)와 반도체 칩(47) 사이에 버퍼칩(42)을 개제시켜서 상기 반도체 칩(47)의 본딩패드(48)와 내부 리드(34)를 버퍼칩(32)의 본딩패드(33)에 의해 와이어(45)로서, 2단계로 나누어 웨지본딩한 후의 본딩된 와이어(45)의 루프(loop)형상을 명확히 나타내고 있다.FIG. 7 is a cross-sectional view of the main portion after EMC molding in FIG. 4, and the external lead OL is formed into a predetermined shape after the semiconductor device of FIG. 4 is molded by the EMC 40. FIG. Here, the cross-sectional view is similar to that of FIG. 6, with the buffer chip 42 interposed between the lead frame pad 41 and the semiconductor chip 47 to bond the pad 48 and the internal lead 34 of the semiconductor chip 47. ) Is a wire 45 by the bonding pad 33 of the buffer chip 32, and the loop shape of the bonded wire 45 after wedge bonding in two steps is clearly shown.
제8도는 제5도의 EMC 성형후의 요부 단면도로서, 제5도의 반도체 장치를 EMC(50)에 의해 몰드 성형한 후, 외부 리드(OL)를 소정형태로 포밍한 것이다. 여기서 상기 단면도는 리드 프레임 패드(51)와 반도체 칩(57) 사이에 2열로 배열 형성된 본딩패드(56),(59)를 갖는 버퍼칩(52)을 개제시켜서 상기 반도체 칩(57)의 본딩패드(58)와 내부 리드(54)를 버퍼칩(52)의 본딩패드(56),(59)에 의해 와이어(55)로서, 지그재그로 웨이브 본딩한 후의 본딩된 와이어(55)의 루프(loop) 형상을 명확히 나타내고 있다.FIG. 8 is a cross-sectional view of the main part after EMC molding in FIG. 5, and the external lead OL is formed into a predetermined shape after the semiconductor device in FIG. 5 is molded by the EMC 50. FIG. Here, the cross-sectional view shows a bonding pad of the semiconductor chip 57 with a buffer chip 52 having bonding pads 56 and 59 arranged in two rows between the lead frame pad 51 and the semiconductor chip 57. Loop of bonded wire 55 after wave bonding in zigzag wave 58 with internal lead 54 by bonding pads 56, 59 of buffer chip 52 by bonding pads 56, 59. The shape is clearly shown.
상기한 바와 같이 이 발명에 따른 반도체 장치 및 그 제조방법은 버퍼칩을 이용한 1단계 및 2단계의 웨이브 와이어 본딩 또는 웨지 와이어 본딩을 채택하여 기존의 와이어가 과도하게 길어짐으로 인하여 발생하는 와이어의 휨, 처짐, 와이어간의 단락 및 기타 와이어의 길이문제로 야기될 수 있는 불량을 근본적으로 배제하여 반도체 장치의 실장 효율을 향상시키고, 반도체 칩의 본딩패드 위치설계 및 리드 프레임의 설계시 본딩되는 와이어의 간섭에 의한 설계 제한을 크게 완화시킬 수 있는 반도체 장치를 제조할 수 있는 이점이 있다.As described above, the semiconductor device and the method of manufacturing the same according to the present invention employ wave wave bonding or wedge wire bonding in one and two steps using a buffer chip, and thus, warpage of wires caused by excessively long wires, Improving the mounting efficiency of semiconductor devices by fundamentally eliminating deficiencies that may be caused by sag, short-circuit between wires, and other wire length problems, and improving the mounting efficiency of the bonding pads of semiconductor chips and the interference of bonded wires in the design of lead frames. There is an advantage that a semiconductor device can be manufactured that can greatly alleviate the design limitation.
또한 이 발명에 따른 반도체 장치 및 그 제조방법은 버퍼칩 가장자리에 지그재그로 2열 이상 배열된 본딩 패드에 의해 미세피치의 웨이브 와이어 본딩을 용이하게 수행할 수 있을 뿐만 아니라 와이어 본딩시 본딩패드를 작업이 용이하도록 선택해서 사용할 수 있어 와이어 본딩작업의 융통성 및 실용성을 높일 수 있는 이점이 있고, 특히 반도체 칩과 리드 프레임 패드사이에 버퍼칩을 매개하여 동일 면적내에서 반도체 장치를 고밀도화시킬 수 있는 이점이 있다.In addition, the semiconductor device and the method of manufacturing the same according to the present invention can easily perform wave wire bonding of fine pitch by bonding pads arranged in two or more zigzag rows at the edge of the buffer chip. It can be easily selected and used to increase the flexibility and practicality of the wire bonding operation, and in particular, the semiconductor device can be densified within the same area through a buffer chip between the semiconductor chip and the lead frame pad. .
이와 같이 이 발명에 따른 반도체 장치 및 그 제조방법은 적용되는 반도체 칩과 장치의 구조, 용도 및 제반 사양에 따라 바뀔 수 있기 때문에, 이 발명의 기술적 사상이 벗어나지 않는 범위내에서 본 실시예에 국한되지 않고 다양한 변조가 가능함은 자명하다.As described above, the semiconductor device and the manufacturing method thereof according to the present invention may be changed according to the structure, use, and general specifications of the semiconductor chip and the device to which the present invention is applied, and therefore, the present invention is not limited to the present embodiment without departing from the technical spirit of the present invention. Obviously, various modulations are possible.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940009638A KR0120186B1 (en) | 1994-04-29 | 1994-04-29 | Buffer chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940009638A KR0120186B1 (en) | 1994-04-29 | 1994-04-29 | Buffer chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950030209A KR950030209A (en) | 1995-11-24 |
KR0120186B1 true KR0120186B1 (en) | 1997-10-17 |
Family
ID=19382357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940009638A KR0120186B1 (en) | 1994-04-29 | 1994-04-29 | Buffer chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0120186B1 (en) |
-
1994
- 1994-04-29 KR KR1019940009638A patent/KR0120186B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950030209A (en) | 1995-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
US5527740A (en) | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
JP3454920B2 (en) | Semiconductor package and manufacturing method thereof | |
US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
KR101131353B1 (en) | Semiconductor device | |
US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
KR100472286B1 (en) | Semiconductor chip package that adhesive tape is attached on the bonding wire | |
US6879037B2 (en) | Semiconductor device and a method of manufacturing the same | |
EP0378209B1 (en) | Hybrid resin-sealed semiconductor device | |
US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
KR100281298B1 (en) | Lead frame for ball grid array, semiconductor device having it, and process for producing it | |
KR0120186B1 (en) | Buffer chip | |
US20020135050A1 (en) | Semiconductor device | |
KR100220244B1 (en) | Stack package using solder bump | |
JP2954108B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100279252B1 (en) | Ceramic Package | |
KR100481927B1 (en) | Semiconductor Package and Manufacturing Method | |
KR100537893B1 (en) | Leadframe and multichip package using the same | |
KR0155441B1 (en) | Semiconductor package | |
KR950003904B1 (en) | Semiconductor package | |
KR19980083259A (en) | Structure of Chip Size Semiconductor Package and Manufacturing Method Thereof | |
KR100460072B1 (en) | Semiconductor Package | |
KR200147420Y1 (en) | Semiconductor device of multi-chip module | |
KR20030025481A (en) | flip-chip semiconductor package and method of manufacturing thereof | |
KR950000278B1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |