KR0155441B1 - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- KR0155441B1 KR0155441B1 KR1019950004186A KR19950004186A KR0155441B1 KR 0155441 B1 KR0155441 B1 KR 0155441B1 KR 1019950004186 A KR1019950004186 A KR 1019950004186A KR 19950004186 A KR19950004186 A KR 19950004186A KR 0155441 B1 KR0155441 B1 KR 0155441B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead frame
- pad
- die pad
- die
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
본 발명은 반도체 패키지의 다이패드에 관한 것으로, 종래의 패키지에서 리이드프레임패드로 인해서 야기될 수 있는 문제를 해결하기 위하여 예정된 회로가 집적된 칩과 상기 칩내의 회로를 외부와 연결시키기 위한 리이드와 상기 칩의 저면에서 상기 칩의 각 모서리부에 하나씩 개별적으로 형성되는 다이패드와 상기 칩을 지지하는 지지바를 포함하여 이루어지는 반도체패키지를 제공하여, 리이드프레임패드 영역을 제거 또는 최소화시키기 위해 리이드프레임의 지지바 끝 부위에 개별화된 리이드프레임패드를 형성시켜 이 부위를 이용하여 다이를 접착시킴에 의해 봉함수지와 리이드 프레임 패드의 접착면적을 최소화시킴으로서 상이한 물질간의 열팽창계수의 차이로 인해 야기되는 계면의 갈라짐의 발생을 방지하여 리블로우 솔더링시와 온도 사이클시의 패키지 균열을 방지하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a die pad of a semiconductor package. The present invention relates to a chip in which a predetermined circuit is integrated and a lead for connecting a circuit in the chip to the outside to solve a problem that may be caused by a lead frame pad in a conventional package. The support bar of the lead frame to remove or minimize the lead frame pad area by providing a semiconductor package comprising a die pad formed at each corner of the chip at the bottom of the chip individually and a support bar for supporting the chip The formation of an individual lead frame pad at the end portion and the use of this portion to bond the die minimizes the adhesion area between the sealing resin and the lead frame pad, thereby causing the cracking of the interface caused by the difference in the coefficient of thermal expansion between different materials. Temperature during reblow soldering It has the effect of preventing package crack keulsi.
Description
제1도는 종래의 다이패드 구조를 보여주는 도면.1 shows a conventional die pad structure.
제2도는 본 발명에 의한 다이패드 구조를 평면적으로 보여주는 도면.2 is a plan view showing a die pad structure according to the present invention.
제3도는 본 발명에 의한 다이패드 구조를 측면적으로 보여주는 도면.3 is a side view showing a die pad structure according to the present invention;
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 내측리이드 2 : 칩1: inside lead 2: chip
3 : 다이패드 4 : 지지바3: die pad 4: support bar
본 발명은 반도체(semiconductor) 패키지(package)의 다이패드(Die PAD)에 관한 것으로서, 더욱 상세하게는 리이프레임(lead frame)의 지지바(support bar) 끝(edge) 부위에 개별화된 리이드프레임 패드를 형성시킴에 의해 패키지 균열(crack)을 최소화시키도록 하는 구조로 이루어지는 다이패드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a die PAD of a semiconductor package, and more particularly to a lead frame pad individualized at a support bar edge of a lead frame. The present invention relates to a die pad having a structure for minimizing package cracks by forming a.
사무자동화(OA), 가정자동화(HA) 및 공장자동화(FA) 등의 핵심을 이루는 컴퓨터(computer) 산업을 포함한 전자분야가 급속하게 발달하고 있다. 이에 따라 컴퓨터 등의 부품을 이루는 메모리소자(memory device), 주문형반도체(ASIC) 등과 같은 소자들의 크기가 커지고 또한 다기능화에 비례하여 각 소자의 핀(PIN) 수가 많아지게 됨에 따라 패키지 기술이 더욱 중요시되고 있다.Electronic fields, including the computer industry, are at the core of office automation (OA), home automation (HA) and factory automation (FA). Accordingly, the package technology becomes more important as the size of devices such as memory devices and ASICs that make up components such as computers increases and the number of pins of each device increases in proportion to the multifunctionality. It is becoming.
반도체장치의 패키지에 있어서 리이드프레임의 다이패드 형태는 칩(chip)을 탑재할 수 있는 4각형 모양의 일정한 영역을 가지고 있는 패드의 형태가 주종을 이루고 있다.The die pad form of the lead frame in the package of the semiconductor device is predominantly the form of a pad having a constant area of a quadrilateral shape in which a chip can be mounted.
이와 관련하여 제1도는 종래의 다이패드의 구조를 보여주고 있다. 도시된 바와 같이 내측리이드(inner lead)(1)와, 칩(2)과, 칩(2)을 탑재하는 다이패드(3)가 반도체 패키지의 주요부를 구성하고 있다. 이러한 구조의 패키지는 봉함수지, 칩, 어데시브(adhesive), 리이드 프레임 패드의 4가지의 물질로 구성되어 있다. 그래서 예컨데 열이 가해졌을 때 상이한 열팽창 특성으로 인해 갈라짐(delamination)이 발생되어 리플로우 솔더링(reflow soldering) 및 열순환 시험(Temperature Cycle : T/C) 진행시에 패키지 균열이 유발되는 것과 같은 취약한 문제가 있다. 특히 칩 사이즈는 대형화되고 있고 패키지의 소형박형화의 요구에 부응하기 위해 개발된 TSOP 패키지의 경우 상기의 문제는 향후 해결하여야 할 중요한 과제이다.In this regard, Figure 1 shows the structure of a conventional die pad. As shown, an inner lead 1, a chip 2, and a die pad 3 on which the chip 2 is mounted constitute a main part of the semiconductor package. This structure package consists of four materials: sealing resin, chip, adhesive, and lead frame pad. Thus, for example, vulnerabilities such as delamination due to different thermal expansion characteristics when heat is applied, resulting in package cracking during reflow soldering and temperature cycle (T / C) There is. In particular, in the case of a TSOP package developed to meet the demand of miniaturization of a package with a larger chip size, the above problem is an important problem to be solved in the future.
한편 이러한 패키지의 문제를 개선하기 위해 여러 가지 새로운 형태의 기술이 현재 개발되었는데 가장 일반적으로 사용하고 있는 형태가 리이드 프레임 패드 딤플(dimple) 및 패드관통홀(PAD throug hole)을 이용하여 패드와 EMC의 접착력을 향상시켜 패키지 신뢰성을 향상시키는 방법을 사용하고 있다. 또한 리이드온칩(LOC : Lead On Chip), 칩온리이드(COL : Chip On Lead)의 구조를 채용하여 리이드 프레임에서 패드를 제거하고 내측리이드를 이용하여 칩을 탑재하는 방법으로 이것은 상이한 열 팽창특성의 리이드 프레임 패드를 없앰으로서 갈라짐의 방지 및 EMC와 칩의 접착력을 향상시켜 패키지 균열을 억제하도록 한다. 그러나 이와같은 방법들도 전술한 바와 같은 열이 가해졌을 때 상이한 열팽창 특성으로 인해 갈라짐이 발생되어 리플로우 솔더링 및 열순환시험 진행시에 패키지 균열이 유발되는 것과 같은 취약한 문제에 있어서 만족할 만한 효과를 보이지 못하고 있는 실정이다.Several new forms of technology have now been developed to improve the problem of these packages, the most common being the use of lead frame pad dimples and PAD throug holes. The method of improving the package reliability by improving the adhesive strength is used. In addition, by adopting the structure of Lead On Chip (LOC) and Chip On Lead (COL), pads are removed from the lead frame and chips are mounted using inner leads. Eliminating lead frame pads prevents cracking and package cracks by improving EMC and chip adhesion. However, these methods also show satisfactory effects on weak problems such as cracks due to different thermal expansion characteristics when heat is applied, resulting in package cracking during reflow soldering and thermal cycling testing. I can't do it.
본 발명의 목적은 종래의 패키지에서 리이프 프레임 패드로 인해서 야기될 수 있는 문제를 해결하기 위해 리이드 프레임 패드 영역을 제거 또는 최소화 시키기 위해 리이프 프레임의 지지바 끝 부위에 개별화된 리이프 프레임 패드를 형성시켜 다이를 접착시킴에 의해 봉함수와 리이드프레임 패드의 접착면적을 최소화시킴으로서 상이한 물질간의 열팽창계수의 차이로 인해 야기되는 계면의 갈라짐의 발생을 방지하여 리플로우 솔더링시와 열순환시험시의 패키지 균열을 방지하는 반도체패키지를 제공하는데 있다.It is an object of the present invention to provide an individualized life frame pad at the end of the support bar of the life frame in order to eliminate or minimize the area of the lead frame pad in order to solve the problems caused by the life frame pad in a conventional package. Minimizes the adhesion area between the sealing function and the lead frame pads by forming and bonding the dies to prevent cracking of the interface caused by the difference in thermal expansion coefficient between different materials. To provide a semiconductor package that prevents cracking.
본 발명의 구조적 특징은, 예정된 회로가 형성된 칩과, 상기 칩내의 회로를 외부와 연결시키기 위한 리이드와, 상기 칩의 저면에서 상기 칩의 각 모서리부에 하나씩 개별적으로 형성되는 다이패드와, 상기 다이패드에 접착되어 상기칩을 지지하는 지지바를 포함하여 이루어지는 반도체패키지로 이루어짐을 특징으로 한다.The structural features of the present invention include a chip in which a predetermined circuit is formed, a lead for connecting a circuit in the chip to the outside, a die pad separately formed at each corner of the chip at the bottom of the chip, and the die It is characterized in that it is made of a semiconductor package comprising a support bar bonded to the pad to support the chip.
상기 다이패드의 칩이 통상적으로 사각형으로 이루어지는 바 칩의 각 모서리부(corner)에 하나씩 형성된다. 그리고 상기 다이패드에 접착되는 지지부는 내측리이드와는 별도로 구성되는 지지바(support bar)를 이용하거나 또는 내측리이드를 이용할 수 있다.One chip of the die pad is formed at each corner of the bar chip, which is typically formed of a quadrangle. The support portion adhered to the die pad may use a support bar configured separately from the inner lead or an inner lead.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 의한 반도체패키지의 다이패드를 평면적으로 도시하고 있는 도면이다. 도시된 바와 같이 그 구성은, 예정된 회로가 집적된 칩(2)과, 상기 칩(2)내의 회로를 외부와 연결시키기 위한 내측리이드(1)와, 상기 칩(2)의 저면에서 상기 칩(2)의 각 모서리부에 하나씩 개별적으로 형성되는 다이패드(3)와, 상기 다이패드(3)에 접착되어 상기 칩(2)을 지지하는 지지바(4)로 이루어진다.2 is a plan view showing a die pad of the semiconductor package according to the present invention. As shown, the configuration includes a chip 2 in which a predetermined circuit is integrated, an inner lead 1 for connecting a circuit in the chip 2 to the outside, and the chip (at the bottom of the chip 2). 2) a die pad 3 formed individually at each corner portion of 2) and a support bar 4 bonded to the die pad 3 to support the chip 2.
도시된 구성에서 알 수 있는 바와 같이, 본 발명에 의한 반도체패키지의 다이패드구조는 신뢰성 향상의 개념에서는 리이드온칩이나 관통홀과 비슷하나 리이드프레임 제작방법에서 패드의 분리 및 지지바별 완전 개별화 측면에서 새롭고 또한 더욱 향상된 기술이다.As can be seen in the configuration shown, the die pad structure of the semiconductor package according to the present invention is similar to the lead-on chip or through-hole in the concept of reliability improvement, but is new in terms of separation of the pad and complete individualization of each support bar in the lead frame manufacturing method. It is also an improved technology.
한편 제3도는 본 발명에 의한 반도체패키지의 다이패드를 측면적으로 도시하고 있다. 제3도의 구성을 참조하면 다이패드(3)가 칩(2)이 저면에 형성됨을 알 수 있다. 그리고 이를 위하여 지지바(4)가 칩의 저면부로 신장되어 상기 다이패드(3)와 접착함을 알 수 있다. 한편 미설명부호는 5는 통상의 본딩와 이어이다.On the other hand, Figure 3 shows the die pad of the semiconductor package according to the present invention in a side view. Referring to the configuration of FIG. 3, it can be seen that the die pad 3 has the chip 2 formed on the bottom thereof. And for this purpose it can be seen that the support bar 4 is extended to the bottom portion of the chip to bond with the die pad (3). Meanwhile, the reference numeral 5 denotes a normal bonding wire.
상기 제2도 및 제3도를 참조하여 본 발명의 작용효과를 살펴본다.With reference to FIGS. 2 and 3 will be described the effect of the present invention.
일반적인 리이드 프레임의 경우 리이드 프레임에 연결된 사각형 모양의 일정한 면적을 가진 패드가 주종을 이루고 있다. 이 영역에 위에 접착제를 사용하여 반도체칩을 탑재한 후 와이어본드와 몰드, 도금공정을 거쳐 패키지의 조립을 완성한다. 본 발명은 상기의 공정 중 리이드 프레임 패드와 관련된 것으로 패드의 형태를 변경하여 신뢰성을 향상하기 위한 목적으로 패드 영역을 최소화한 상태에서 칩을 탑재하여 동일한 다이 접착공정을 적용하고 신뢰성 향상을 꾀한 것이다. 제3도 및 제4도에 도시된 바와 같이, 다이패드(3)의 모양은 지지바(4)의 끝 부분에 분리된 작은 패드를 형성시켜 이 부분을 이용하여 다이 칩(2)을 탑재하도록 설계되어 있다. 이것은 기존의 관통홀과 비슷한 개념의 리이드프레임이나 본 발명에 의한 다이패드(3)는 서로 분리되어 있음에 그 특징이 있다.In the case of a typical lead frame, a pad having a constant area having a rectangular shape connected to the lead frame is mainly used. The semiconductor chip is mounted on this area using an adhesive, and then the assembly of the package is completed through wire bonding, mold, and plating processes. The present invention relates to the lead frame pad in the above process, and to apply the same die bonding process by mounting the chip in a state in which the pad area is minimized for the purpose of changing the shape of the pad to improve the reliability, and to improve the reliability. As shown in FIGS. 3 and 4, the shape of the die pad 3 forms a small pad at the end of the support bar 4 to mount the die chip 2 using this portion. It is designed. This is characterized in that the lead frame of the concept similar to the conventional through-hole or the die pad 3 according to the present invention is separated from each other.
본 발명에 의한 다이패드의 제작방법을 구체적으로 살펴보면 아래와 같다.Looking at the manufacturing method of the die pad according to the present invention in detail.
-리이드프레임제작방법-Lead frame manufacturing method
지지바(4)(또는 리이드(1)) 끝 부위에 개별화된 다이패드(3)의 형태를 에칭(etching)/스탭핑(stamping) 기술을 이용하여 모양을 만든 후 와이어본딩 영역에 맞춰 온 플레이팅(Ag plating)(spot/ring)을 지행한다. 그리고 필요에 따라 리이드프레임 패드 다운세트(down set)를 적용한 후 개별 스트립 절단(strip cutting)을 하여 완성한다.The shape of the die pad 3, which is individualized at the end of the support bar 4 (or lead 1), is formed using etching / stamping techniques and then played on the wire bonding area. Ag plating (spot / ring) is performed. Then, if necessary, the lead frame pad down set is applied, and then individual strip cutting is completed.
-다이접착 및 와이어본딩방법-Die bonding and wire bonding method
어데시브 은 에폭시(adhesive Ag epoxy)의 경우 개별화된 패드에 정확한 에폭시 도팅(dotting)을 진행한 후 칩(2)을 탑재하고 경화(cure)를 시킴으로서 다이 어태치를 완료한다. 폴리이미드(polyimide) 테이프적용 리이드프레임의 경우 리이드프레임 제작시 다이패드 형태에 맞는 테이프를 미리 접착하여 다이점착시 열 입착으로 작업을 진행한다. 또한 와이어본딩 공정은 리이프레임 지지바 패드와 칩과의 단차에 맞게 히터블럭을 가공하여 와이어본딩을 진행한다.In the case of the aggressive silver epoxy (adhesive Ag epoxy), the die attach is completed by mounting the chip 2 and curing after the accurate epoxy dotting on the individualized pad. In the case of the lead frame applied with polyimide tape, the tape suitable for the die pad shape is pre-glued when the lead frame is manufactured. In addition, the wire bonding process proceeds with wire bonding by processing the heater block according to the step between the reframe support bar pad and the chip.
이와 같은 방법을 통하면 본 발명에 의한 다이패드 구조를 가지는 반도체 패키지를 구현할 수 있다. 그리고 이를 통해 반도체패키지를 구성하는 각 물질간의 열팽창계수의 차이로 인해 발생되는 계면의 갈라짐 현상을 방지할 수 있다.Through such a method, a semiconductor package having a die pad structure according to the present invention can be implemented. And through this, it is possible to prevent the separation of the interface caused by the difference in the coefficient of thermal expansion between each material constituting the semiconductor package.
한편 본 발명에 의한 다이패드(3)는 별도의 지지바(4)를 이용하거나 또는 내측리이드(1)를 이용하여 지지시킬 수 있다. 그리고 다이패드(3)가 형성되는 칩(2)의 저면부위는 칩(2)의 지지를 안정하게 수행할 수 있는 부위를 이용함이 바람직하다.Meanwhile, the die pad 3 according to the present invention may be supported by using a separate support bar 4 or by using an inner lead 1. In addition, the bottom portion of the chip 2 on which the die pad 3 is formed may preferably use a portion capable of stably supporting the chip 2.
또한 다이패드(3)에 관통홀을 형성하여 봉함수지와의 결함력을 증대시킬 수 있다.In addition, through holes are formed in the die pad 3 to increase the defect force with the sealing resin.
따라서 본 발명에 의하면, 리이프레임패드 영역을 제거 또는 최소화시키키 위해 리이프 프레임의 지지바 끝 부위에 개별화된 리이프 프레임 패드를 형성시켜 이 부위를 이용하여 칩을 접착시킴에 의해 봉합수지와 리이드프레임 패드의 접착면적을 최소화시킴으로서 상이한 물질간의 열팽창계수의 차이로 인해 야기되는 계면의 갈라짐의 발생을 방지하여 리플로우 솔더링시와 온도사이클시의 패키지 균열을 방지하는 효과가 있다.Therefore, according to the present invention, in order to remove or minimize the life frame pad area, a separate life frame pad is formed at the end of the support bar of the life frame, and the sealing resin and the lead are formed by bonding the chip using this area. By minimizing the adhesion area of the frame pad, it is possible to prevent the occurrence of cracking at the interface caused by the difference in thermal expansion coefficient between different materials, thereby preventing package cracking during reflow soldering and temperature cycling.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004186A KR0155441B1 (en) | 1995-02-28 | 1995-02-28 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004186A KR0155441B1 (en) | 1995-02-28 | 1995-02-28 | Semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032707A KR960032707A (en) | 1996-09-17 |
| KR0155441B1 true KR0155441B1 (en) | 1998-10-15 |
Family
ID=19409068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004186A KR0155441B1 (en) | 1995-02-28 | 1995-02-28 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155441B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475335B1 (en) * | 1997-08-12 | 2005-05-19 | 삼성전자주식회사 | Semiconductor chip package |
-
1995
- 1995-02-28 KR KR1019950004186A patent/KR0155441B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032707A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891607B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP4917112B2 (en) | Semiconductor device | |
| US5567656A (en) | Process for packaging semiconductor device | |
| KR20050071637A (en) | Optical sensor package | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| JPH11150213A (en) | Semiconductor device | |
| JP2569400B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| KR0155441B1 (en) | Semiconductor package | |
| JP2954108B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09330962A (en) | Semiconductor integrated circuit device and its manufacture | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR100195507B1 (en) | Slim type semiconductor chip package device | |
| JPS59175753A (en) | Semiconductor device and lead frame | |
| JPH1126643A (en) | Semiconductor device | |
| KR950013052B1 (en) | Semiconductor package | |
| KR0120186B1 (en) | Buffer chip | |
| JPH04280439A (en) | Semiconductor device and manufacture thereof | |
| JP2004200719A (en) | Semiconductor device | |
| JP2007035853A (en) | Method of manufacturing semiconductor device | |
| JP2005303169A (en) | Semiconductor devide and manufacturing method of the same | |
| JPH056951A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0992767A (en) | Compound lead frame and semiconductor device | |
| KR20030095778A (en) | Stacked semiconductor package using a metal layer having a circuit pattern and manufacturing method thereof | |
| JP2004342712A (en) | Method of manufacturing semiconductor device | |
| JPH06163632A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |