KR200145805Y1 - 멀티칩 패키지 - Google Patents

멀티칩 패키지 Download PDF

Info

Publication number
KR200145805Y1
KR200145805Y1 KR2019960019052U KR19960019052U KR200145805Y1 KR 200145805 Y1 KR200145805 Y1 KR 200145805Y1 KR 2019960019052 U KR2019960019052 U KR 2019960019052U KR 19960019052 U KR19960019052 U KR 19960019052U KR 200145805 Y1 KR200145805 Y1 KR 200145805Y1
Authority
KR
South Korea
Prior art keywords
chip
unit
chips
conductive
metal line
Prior art date
Application number
KR2019960019052U
Other languages
English (en)
Other versions
KR980005504U (ko
Inventor
변광유
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019960019052U priority Critical patent/KR200145805Y1/ko
Publication of KR980005504U publication Critical patent/KR980005504U/ko
Application granted granted Critical
Publication of KR200145805Y1 publication Critical patent/KR200145805Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 단위칩의 전도패드와 도통되는 메탈라인을 칩저면까지 연장한 상태의 단위칩을 다수매 구비하여 적재시 임의 칩의 전도패드와 다른 칩의 대응 메탈라인이 상호 도통되는 구조로 다수매의 칩을 적재시킨 제1칩부와;
상기 제1칩부의 상면에 안치되며 상기 제1칩부와 도통되는 메탈라인으로 제1칩부의 상면의 표면 전도패드와 연결되고, 표면 전도패드에 범프를 형성한 표면칩으로 이루어짐을 특징으로 하는 멀티칩 패키지이며, 단위칩에 메탈라인을 두어 상호 도통가능토록 적재한 제1칩부에 의하여 용량을 증대시킬 수 있고, 제1칩부 상단에는 범프가 있는 표면칩을 두었기에 플립칩형태의 멀티칩 패키지를 수득할 수 있다.

Description

멀티칩 패키지
제1도는 일반적인 멀티칩 패키지 단면도.
제2도는 본 고안에 사용되는 웨이퍼의 사시도.
제3도는 본 고안의 멀티칩 패키지 사시도.
제4도는 본 고안의 멀티칩 패키지의 요부확대종단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드프레임 2 : 패들
3 : 제1칩 4,4' : 전도패드
5 : 제2칩 6 : 와이어
10 : 위이퍼 11,11' : 칩
12,12' : 메탈라인 20 : 제1칩부
21 : 접착제 30 : 표면칩
31 : 범프 32 : 배리어메탈층
본 고안은 멀티칩 패키지에 관한 것으로, 단위칩의 전도패드가 사이드메탈 라인으로 저면까지 도통되도록 하며 이러한 단위칩의 전도패드가 상호도통되도록 다수매 적층시켜 제1칩부를 이루게 하고, 제1칩부 표면에 역시 전도패드가 도통되는 표면칩을 적재하며, 표면칩의 전도패드에 범프를 형성 한 것이다.
일반적으로 멀티칩 패키지는 제1도와 같이 리드프레임(1)의 패들(2)에 제1칩(3)을 어태치시키고, 제1칩(3)위에 제1칩(3)보다 폭이 작은 (제1칩(3)의 전도패드(4)사이의 공간내부) 제2칩(5)을 어태치시킨 다음, 와이어(6)로 제1칩(3) 및 제2칩(5)과 와이어 본딩시키는 구조로 이루어진다. 이러한 멀티칩 패키지는 패들(2)위에 제1 및 제2칩(3및5)을 안치(그것도 칩의 크기가 작아지게 안치) 시키는 방식이므로, 다수의 칩을 적재시킬 수 없는 문제점이 있다.
본 고안은 이를 해결코자 하는 것으로, 리드프레임이 필요없고 칩 자체를 적재시키되 상부 칩에는 범프를 형성시켜 플립칩 형태의 멀티칩 패키지로 제공토록 함을 특징으로 한다.
즉, 단위칩의 전도패드와 도통되는 메탈라인을 칩 저면까지 연장한 상태의 단위칩을 다수매 구비하여 적재시 임의의 칩을 전도패드와 다른 칩의 대응 메탈라인이 상호 도통되는 구조로 다수매의 칩을 적재시킨 제1칩부와,
상기 제1칩부 상면에 안치되며 상기 제1칩부와 도통되는 메탈라인으로 표면전도패드와 연결되고 표면의 전도패드에 범프를 형성한 표면칩으로 이루어진다.
이하 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.
제2도는 본 고안의 웨이터(10)구성도이고, 제3도는 본 고안의 멀티칩 패키지사시도이고, 제4도는 본 고안의 요부확대종단면도인 바, 단위칩(11)의 모서리를 통해 저면으로 전도패드(4)와 도통되는 메탈라인(12)을 형성한다.
이 경우 메탈라인(12)은 쓰루홀 등에 의해 웨이퍼상에서 패턴되는 것임을 알 수 있을 것이다.
이렇게 단위칩(11)에 메탈라인을 형성한 단위웨이퍼(10)를 각각 접착적층시킨 후 제4도와 같이 멀티칩 상태로 다이싱한다.
본 고안에서 사용되는 단위칩은 제1칩부(20)와 표면칩(30)으로 구분할 수 있는 바, 제1칩부(20)는 제3도 및 4도와 같이 단위칩(11)이 접착제(21)에 의해 접착됨과 아울러 메탈라인(12)이 상호 도통되도록 제조한다. 이를 위하여는 한 칩(11)의 메탈라인(12)과, 그 메탈라인(12)에 대응하는 다른 칩(11')의 전도패드(4)는 서로 당접될 때 각 칩(11, 11')의 표면에 접착 제(21)를 도포할 수 있는 정도의 공간을 제공토록 하는 높이를 이루게 함이 바람직하다.
이러한 원리를 원하는 매수의 단위칩(11,11')을 적재시켜 제1칩부(20)를 제조한다. 이렇게 제조한 제1칩부(20) 표면에는 표면칩(30)을 안치시키되 상기 메탈라이(12)과 같은 방식으로 메탈라인(12')을 형성시키고, 대신 표면칩(30)의 전도패드(4')에는 범프(31)를 형성한다. 범프(31)의 예로는 제3도와 같이 전도패드(4')와 도통되는 배리어메탈층(32)에 범프(31)를 어태치시킨다. 이와 같이 하여 제조한 본 고안의 멀티칩 패키지는 제3도와 같이 예시할 수 있는 바, 노출되는 메탈라인(12)의 접촉으로 인한 회로의 오동작을 막기 위해 메탈라인이 있는 모서리부에 코팅층(도시하지 않음)을 도포함이 바람직하다.
이상과 같이 본원고안은 단위칩에 메탈라인을 두어 상호 도통가능토록 적재한 제1칩부에 의하여 용량을 증대시킬 수 있고, 제1칩부 상단에는 범프가 있는 표면칩을 두었기에 플립칩형태의 멀티칩 패키지를 수득할 수 있다.

Claims (2)

  1. 단위칩의 전도패드와 도통되는 메탈라인을 칩저면까지 연장한 상태의 단위칩을 다수매 구비하여 적재시 임의 칩의 전도패드와 다른 칩의 대응 메탈라인이 상호 도통되는 구조로 다수매의 칩을 적재시킨 제1칩부와; 상기 제1칩부의 상면에 안치되며 상기 제1칩부와 도통되는 메탈라인으로 제1칩부의 상면의 표면 전도패드와 연결되고, 표면전도패드에 범프를 형성한 표면칩으로 이루어 짐을 특징으로 하는 멀티칩 패키지.
  2. 제1항에 있어서, 도통되는 임의 칩의 메탈라인과 다른 칩의 전도패드의 높이는 상호 적재시 접착되도록 도포하는 접착제 층의 두께와 같도록 이루어진 것이 특징으로 하는 멀티칩 패키지.
KR2019960019052U 1996-06-29 1996-06-29 멀티칩 패키지 KR200145805Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960019052U KR200145805Y1 (ko) 1996-06-29 1996-06-29 멀티칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960019052U KR200145805Y1 (ko) 1996-06-29 1996-06-29 멀티칩 패키지

Publications (2)

Publication Number Publication Date
KR980005504U KR980005504U (ko) 1998-03-30
KR200145805Y1 true KR200145805Y1 (ko) 1999-06-15

Family

ID=19460353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960019052U KR200145805Y1 (ko) 1996-06-29 1996-06-29 멀티칩 패키지

Country Status (1)

Country Link
KR (1) KR200145805Y1 (ko)

Also Published As

Publication number Publication date
KR980005504U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US7161249B2 (en) Multi-chip package (MCP) with spacer
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
US6558978B1 (en) Chip-over-chip integrated circuit package
US8143727B2 (en) Adhesive on wire stacked semiconductor package
US7211900B2 (en) Thin semiconductor package including stacked dies
US6798044B2 (en) Flip chip in leaded molded package with two dies
US20080026506A1 (en) Semiconductor multi-chip package and fabrication method
US6365966B1 (en) Stacked chip scale package
KR100186331B1 (ko) 적층형 패키지
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
JP4538830B2 (ja) 半導体装置
CN111354647B (zh) 一种多芯片堆叠封装结构及其制造方法
US20060231932A1 (en) Electrical package structure including chip with polymer thereon
KR100808582B1 (ko) 칩 적층 패키지
KR200145805Y1 (ko) 멀티칩 패키지
CN113130473B (zh) 芯片封装结构
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
US8519522B2 (en) Semiconductor package
KR100401501B1 (ko) 칩 스택 패키지
KR200182574Y1 (ko) 적층형 패키지
CN219575614U (zh) 封装结构
KR100231842B1 (ko) 적층형 반도체 패키지
KR20060133800A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050120

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee