KR20010110476A - 2차 및 3차 왜곡을 위한 비-선형 왜곡 발생기 - Google Patents

Abstract

비-선형 소자(NLD)와 인-라인 결합하는 인-라인 왜곡 발생기는 유용한 진폭의 출력 신호를 생성한다. 이 출력 신호는 낮은 복합 2차, 복합 트리플 비트, 교차 변조 왜곡을 가진다. 왜곡 발생기는 전체 주파수 대역폭에 걸쳐 적절한 크기의 신호 감쇠를 제공하기 위해 저항과 인덕터에 병렬로 한 쌍의 다이오드를 통과하는 비-선형 전류를 이용하는 순간 제어식 비-선형 감쇠기를 포함한다. 왜곡 발생기 회로는 NLD에 항상 정합되고, 그래서 예측가능하고 정해진 주파수 응답을 보장한다. 왜곡 발생기는 넓은 온도 범위 전체에서 일관된 작동을 보장하기 위해 온도 보상 회로를 포함할 수도 있다.

Description

2차 및 3차 왜곡을 위한 비-선형 왜곡 발생기{NON-LINEAR DISTORTION GENERATOR FOR BOTH SECOND AND THIRD ORDER DISTORTION}

왜곡 피드백(DFB) 레이저의 아날로그 강도 변조는 긴 거리에서 광섬유 상에서 사운드 신호나 비디오 신호같은 아날로그 신호와 데이터 전송에 폭넓게 사용되는 기술이다. 광학 검출기 역시 광섬유 링크에 폭넓게 사용된다. DFB 레이저와 광학 검출기의 성능은 그 왜곡 성능에 의해 제한된다. 2차 및 3차 왜곡 성능을 개선시킴으로서 전체 시스템 성능을 크게 개선할 수 있고 전체 시스템의 동적 범위를 증가시킬 수 있다.

증폭기 역시 여러 종류의 통신 장치 분야에 폭넓게 사용된다. 증폭기를 선형 범위 내에서 작동하게 유지하는 것이 선호되지만, 증폭기 작동을 고출력 및 고주파 영역으로 확장하는 것이 점점 더 필요해지고 있다. 일반적으로, 증폭기의 출력 전력은 쌍극성 트랜지스터와 FET를 포함한 액티브 소자의 비-선형성에 의해 제한된다. 이 비-선형성으로 인해, 증폭되는 신호에 왜곡이 생긴다. 증폭기의 비-선형 왜곡을 감소시키면, 출력 전력, 시스템의 동적 범위, 반송파-잡음비가 증가한다. 따라서, 왜곡을 최소화하고 선형 주파수 응답을 얻은 것은 효율적인 증폭기 작동에 있어서 매우 중요하다.

왜곡 최소화는 신호 전송 경로에서 일련의 증폭기들이 직렬로 늘어설 때 특히 중요하다. 예를 들자면, CATV 송신 시스템의 일련이 RF 증폭기를 생각할 수 있다. CATV 송신 시스템에 배치된 RF 증폭기는 신호 스플리터 및 이퀄라이저와 같이 패시브 CATV 성분에 의해 유발되는 감쇠와 케이블 감쇠를 상쇄하기 위해 송신 신호를 주기적으로 증폭한다. 원하는 반송파-잡음 비를 유지하기 위해 RF 증폭기가 또한 사용된다. 주어진 CATV 송신 시스템에서 사용되는 RF 증폭기의 숫자로 인해, 각각의 RF 증폭기는 송신 신호의 최소 저하를 제공하여야 한다.

많은 증폭기들이 넓은 범위의 작동 온도에 노출된다. 이 온도 변화들은 증폭기 내 어떤 전기 성분의 작동 특성에 영향을 미쳐서, 추가 왜곡을 유도한다. 영하 40도에서 영상 85도 사이의 온도 범위는 통신 환경의 여러 증폭기 장치에 드물지 않다. 작동 대역폭에서 일관된 성능을 보장하기 위해, 그리고 결과적인 왜곡을 최소화하기 위해, 증폭기는 넓은 범위의 작동 온도에 대해 설계되어야 한다.

주된 관심사인 증폭기에 의해 생성되는 왜곡은 2차(짝수) 및 3차(홀수) 고조파 중간 변조 및 왜곡이다. 전체 대역폭에서 동일 진폭 및 180도 위상 관계가 유지될 때 최대 2차 소거가 일어나기 때문에, 기존 증폭기 설계는 푸시-풀 증폭기 형태를 사용함으로서 복합 2차(CSO) 왜곡과 같은 짝수차 왜곡의 효과를 개선하고자 시도하였다. 이는 액티브 소자의 동작 특성을 일치시킴으로서 두 푸시-풀 해프(push-pull halves)에서 동일한 이득을 통해 달성된다. 일부 경우에, 양호한 CSO 성능을 얻기 위해 2차 교정이 여전히 필요하다. 여러 기존 설계는 이러한 CSO 교정을 제공하고자 분리된 2차 왜곡 회로의 이용을 포함한다.

그러나, 홀수차 왜곡은 치료가 어렵다. 증폭기의 홀수차 왜곡 특성은 증폭되는 신호에 대해 교차 변조(X-mod)와 복합 트리플 비트(CTB) 왜곡으로 나타난다. 송신되는 한 채널의 변조 내역이 인접 채널이나 비-인접 채널의 일부와 간섭하거나 그 일부가 될 때, X-mod가 발생한다. 반송파들이 주파수 대역폭 사이에 균등하게 퍼져있기 때문에, 각 반송파에 근접하게 발생하는 반송파의 세 주파수의 조합으로부터 CTB가 생긴다. 두 왜곡 중에서, CTB는 주어진 CATV 시스템에서 채널 수를 증가시킬 때 점차 문제가 되어간다. X-mod 왜곡 역시 채널 수에 따라 증가하지만, 송신 채널의 총 숫자 사이에서부터 가용한 조합의 증가된 숫자로 인해 CTB의 가능성은 보다 극적이다. 통신 시스템에 의해 송신되는 채널의 수가 증가함에 따라, 또는 채널이 더 가까워짐에 따라, 홀수차 왜곡은 증폭기 성능의 제한 요소가 된다.

비-선형 소자(NLD)에 의해 생성되는 왜곡을 교정하기 위한 기본적 방법에는 세가지가 있다. 1) 신호 전력 레벨을 감소시키거나, 2) 피드 포워드(feed forward) 기술을 이용하거나, 3) 선-왜곡이나 후-왜곡 기술을 이용할 수 있다. 첫 번째 방법은 선형 영역에서 NLD가 작동하도록 신호 전력 레벨을 감소시킨다. 그러나, RF 증폭기의 경우에, 이는 낮은 RF 출력 전력에서 매우 높은 전력 소모를 나타낸다.

두 번째 방법은 피드 포워드 기술이다. 이 기술을 이용하여, 주증폭 회로의입력 신호가 샘플링되고 출력 신호와 비교되어 신호간의 차이를 결정한다. 이 차이로부터, 왜곡 성분이 추출된다. 이 왜곡 성분은 보조 증폭 회로에 의해 증폭되고 주증폭 회로의 출력과 조합되어, 두 왜곡 성분이 서로 소거되게 한다. 이는 증폭기의 왜곡특성을 향상시키지만, 보조 증폭 회로에 의해 소모되는 전력이 주증폭회로에 의해 소모되는 전력에 견줄만하다. 또한, 이 회로는 복잡하며 온도에 민감한 단점이 있다.

세 번째 방법은 선-왜곡이나 후-왜곡 기술이다. 보상 왜곡 신호가 비-선형 소자 이전에, 또는 이후에 발생되는 지에 따라, 각각 선-왜곡이나 후-왜곡이 사용된다. 이 기술에서, 증폭기 회로에 의해 발생되는 왜곡 성분과 진폭이 같고 위상이 반대인 왜곡 신호가 추정되고 발생된다. 이는 증폭기의 입력(선-왜곡용)이나 출력(후-왜곡용)에서 왜곡을 소거하는 데 사용되어, 증폭기의 동작 특성을 개선시킨다.

미국특허 5,703,530 호에 공개되는 내용으로서 도 1에 도시되는 한가지 이러한 왜곡 설계는 이득 보상을 위한 지연 라인과 전통적인 π-감쇠 네트워크에 의존하고, 왜곡 및 위상 보상을 위한 지연 라인과 연결되는 다이오드 쌍에 의존한다. 이 회로는 증폭기에 의해 삽입되는 왜곡과 진폭은 같으나 위상이 반대인 왜곡을 발생시킨다. 왜곡 발생기에 의해 생긴 왜곡과 증폭기에 의해 나타나는 왜곡의 관계가 도 2와 3에 도시된다. 도시되는 바와 같이, 왜곡 신호는 증폭기에 의해 발생되는 왜곡을 보상한다. 그러나, 이러한 방식의 지연 라인 이용은 실용적이지 못하다. 왜냐하면, 지연 라인이 물리적으로 크고, 조절이 어려우며, 결과적으로 넓은 주파수 범위에서 일관되지 않기 때문이다. 추가적으로, 보상 교정을 위해 진폭 정보와 위상 정보가 모두 요구된다. '530 특허는 왜곡 회로에 의해 삽입되는 지나친 손실로 인해, CATV RF 증폭기에 대한 선-왜곡과 같이, 여기서 공개되는 시스템이 일부 장치에 이상적이지 않음을 제시하고 있다.

미국 특허 5,523,716 호는 왜곡 보상 설계의 또다른 예를 공개한다. 이 설계 방식은 위성 통신 시스템을 지향한 것이다. '716 특허에 공개된 위성 시스템 작동의 높은 전력 범위로 인해, 수신된 RF 신호는 다이오드 쌍을 구동하고, 따라서 바이어싱 회로가 필요하지 않다. CATV 장치용 매우 낮은 신호 레벨로 인해, 그리고 매우 낮은 작동 주파수로 인해, 이러한 설계는 CATV 환경에 효과적으로 작동하지 않을 것이다.

유럽 특허 출원 620661 호는 DC 바이어싱을 포함하는 왜곡 발생 회로를 공개한다. 그러나, 여기에는 두 개의 분리된 DC 전압 바이어스 지점이 존재하며, 이 사항들은 왜곡 교정을 위한 동기화 조절에 대한 도전에 직면한다.

미국특허 5,798,854 호에 공개되는 인라인 선-왜곡 설계는 NLD에 의해 생성되는 왜곡과 진폭은 같으나 위상이 반대인 선-왜곡 신호를 공급함으로서 NLD 보상을 제공한다. 그러나, 여기서 공개되는 회로는 NLD와 일치하지 않는다. 추가적으로, '854 특허는 다이오드에 높은 저항 바이어스를 이용하는 전형적인 기존 기술의 설계를 제시한다. 이는 교정 효율을 감소시키고, 회로에 대한 온도 효과를 증가시킨다.

공지 기술의 설계는 2차 왜곡 및 3차 왜곡의 교정이 모두 요구되는 경우에 두 종류의 왜곡 교정을 위한 분리된 교정 회로를 이용한다. 이는 전체 회로 설계의비용을 증가시키고, 추가적인 회로 손실을 또한 발생시킨다.

따라서, NLD에 의해 생성되는 왜곡을 상쇄시키는 간단한 왜곡 발생기가 필요하다. 회로는 추가적인 신호 지연을 삽입해서는 안될 것이고, 넓은 주파수 대역과넓은 온도 범위에서 작동하여야 할 것이다.

본 발명은 증폭 장치를 이용한 통신 시스템에 관한 것이다. 특히, 신호 처리에 의해 유발되는 2차 및 3차 왜곡을 최소화하기 위해 광학 수신기, 광학 레이저 송신기, 또는 증폭기로 인-라인 결합하기 위한 비-선형 선-왜곡(predistortion), 또는 후-왜곡(postdistortion) 발생기에 관한 것이다.

도 1은 기존 기술의 왜곡 발생기의 도면.

도 2는 RF 증폭기를 갖춘, 도 1에 도시되는 기존 왜곡 발생기로부터의 출력을 이용한 결과의 그래프.

도 3은 RF 증폭기를 갖춘, 도 1에 도시되는 기존 왜곡 발생기로부터의 출력을 이용한 결과의 그래프.

도 4는 π 감쇠기의 도면.

도 5는 입력 전압에 의해 유발되는 다이오드 비-선형 전류의 신호 다이어그램.

도 6은 본 발명의 2차 및 3차 왜곡 발생기의 선호되는 실시예의 도면.

도 7은 온도 보상 회로의 도면.

본 발명은 낮은 복합 2차, 복합 트리플 비트, 교차 변조 왜곡을 가지면서 유용한 진폭의 출력 신호를 생성하기 위해 NLD와 인-라인으로 결합하는 인-라인 선-왜곡, 또는 후-왜곡 발생기에 관한 것이다. 왜곡 발생기는 전체 주파수 대역폭에서 적절한 양의 신호 감쇠를 제공하기 위해 한쌍의 다이오드를 따라 흐르는 비-선형 전류를 이용하는 순간 제어식 비-선형 감쇠기를 포함한다. 왜곡 발생기 회로는 NLD와 항상 일치하여, 예측가능하고 정해진 주파수 응답을 보장한다. 왜곡 발생기는 2차 왜곡 생성을 위해 다이오드를 통과하는 비-선형 전류를 선택적으로 조절한다. 왜곡 발생기는 넓은 온도 범위 전체에서 일관된 작동을 보장하기 위해 온도 보상 회로를 또한 포함한다.

따라서, RF 증폭기, 레이저 다이오드, 광검출기와 같이 NLD에 의해 나타나는 복합 2차, 교차 변조, 복합 트리플 비트 왜곡을 최소화하는, 온도 보상형 왜곡 발생기를 제공하는 것이 본 발명의 목적이다.

설명을 단순하게 하고자 RF 증폭기와 결합하여 본 발명의 선호되는 실시예가 설명되겠지만, 이러한 왜곡 발생기가 레이저 송신기, 광학 검출기, 또는 그외 다른 전자기기에 사용될 수 있음을 당 분야의 통상의 지식을 가진 자라면 이해할 수 있을 것이다.

본 발명은 도 4를 참고하여 기술될 것이다. π 감쇠기 네트워크(20)가 도시된다. 네트워크(20)는 선택된 저항 구조 Z₁, R₁, R₂, R₃, Z₀, Rp를 포함한다. 신호 소스는 신호 입력(30)에 입력되고, 감쇠기 네트워크(20)의 출력은 출력(95) 사이에 나타난다. Z₁은 출력(95) 사이에 나타나는 시스템 임피던스 Z₀와 같아야 하는 내부 임피던스의 소스이다. CATV 시스템에 사용하기 위한 발명의 실시예에서, 임피던스값 Z₁과 Z₀는 75 오옴과 같다. 세 저항 R₁, R₂, R₃는 π 감쇠기 구조를 형성한다. 저항 R₂와 R₃의 값(Y)은 같고, 저항 R₁의 값보다 크다. 저항 Rp는 저항 R₁과 병렬로 연결된다.

방정식 1이 만족될 때 감쇠기 네트워크(20)는 DC로부터 매우 높은 주파수까지 입력과 출력에서 일치된다.

X = 2Z₀ ²Y/(Y²-Z₀ ²) 방정식 1

X=7.5, Y=1.5K인 감쇠기의 한 예에서, 이 감쇠기 네트워크(20)에 대한 전력 감쇠 A는 방정식 2와 같다.

방정식 2

Z0 << Y이고 X = 7.5, Y=1.5K일 때,

A(2Z₀/2(Z₀+X))²방정식 3

A(dB) = 10lgA 방정식 4

X = 7.5, Y = 1.5K일 때, A(dB)0.43dB이다. 이는 감쇠기 네트워크(20)가 매우 낮은 삽입 손실을 가지고 양호한 주파수 응답을 가진다는 것을 의미한다. 도 4에 도시되는 병렬 Rp로 인한 작은 변화를 X가 가질 때, 방정식 3으로부터,

델타 A(dB)-8.68델타X/(2Z₀+X) 방정식 5

델타 X = XRp/(X+Rp) - X = - X²/Rp 방정식 6

방정식 6으로부터,

델타 A(dB)8.68X²/(2Z₀Rp) 방정식 7

가령, Rp = 375 오옴일 경우,

델타 A(dB)8.68x7.5x7.5/(150 x 375) = 0.00868 dB 방정식 8

방정식 8은 Rp(375오옴)가 R₁(7.5오옴)과 병렬일 때, 감쇠는 0.00868dB만큼 감소될 것이다. 이 크기의 감쇠 변화는 증폭기의 비-선형 보상을 위해 필요하다. 이 예는 Rp >> R₁일 때(즉, Rp가 R₁보다 50배 클 때), R1에 병렬로 Rp를 추가하는 것이 임피던스 정합에 거의 아무런 영향도 미치지 않으며, Rp에서의 전압 강하가 R₁값에 의해 주로 결정된다는 것을 제시한다.

그러나, 선형 저항 Rp가 감쇠기 네트워크(20)에 사용될 경우, 왜곡 신호가 생성되지 않을 것이다. 도시되는 감쇠기 네트워크(20)는 선형 장치이다. 왜곡 회로가 효과적으로 작동하기 위해서, 비-선형 저항을 생성하는 데 다이오드가 사용된다. 쇼트키(Schottky) 다이오드가 사용되는 것이 선호된다. 작은 전류에서, 다이오드 전류는 다이오드 간의 전압에 지수함수적으로 비례한다. 따라서, 다이오드는 비-선형 저항으로 이용될 수 있다. 비-선형 장치의 경우에, 감쇠 정도는 다음과 같이 계산된다.

델타 A(dB) = 8.68X²/(2Z₀Rp)8.68XIp/(2Z₀I₁) 방정식 9

이때 Ip는 Rp(비-선형 저항)를 통과하는 전류이다. I₁은 R₁을 통과하는 전류이다. 방정식 9는 Ip의 전류 변화로 인한 감쇠 변화의 관계를 제공한다. 이 방정식은 넓은 주파수 범위에서 정확하다. 전류의 변화와 델타 감쇠 간의 관계는 저항이 비-선형 저항일 때 여전히 유효하다. 따라서, 방정식 9는 선-왜곡이나 후-왜곡 용으로 비-선형 전류가 얼마나 필요한 지에 관해 훌륭하게 추정할 수 있다.

도 5에서, 입력 사인파 전압 파동이 V₁으로부터 V₂, V₃까지 변화할 때, 출력 전류는 I₁으로부터 I₂, I₃까지 각각 변화한다. 3차 교정에 사용되는 비-선형 전류는 다음과 같다.

I_비-선형 I₁- 2I₂+ I₃방정식 10

방정식 9로부터, 필요한 비-선형 전류는 아래와 같다.

델타 A_{비-선형 교정}(dB)8.68XI_비-선형/(2Z₀I_출력) 방정식 11

비-선형 전류만이 선-왜곡이나 후-왜곡 용도에 유용하다. 방정식 11은 아래의 형태로 다시 기재될 수 있다.

델타 A_{비-선형 교정}(dB) = 8.68I_{유효비-선형}/I_출력방정식 12

I_{유효 비-선형} I_비-선형/(R₁/(2Z₀)) 방정식 13

따라서, 방정식 12의 I_{유효 비-선형}은 출력 포트(114)로 전달되는 유효 비-선형전류로서, 이는 도 6에 도시된다. 방정식 12의 I_출력은 출력 포트(114)로 전달되는 총전류이다. 방정식 12는 다이오드를 통과하는 비-선형 전류가 왜곡 교정을 유발시킨다는 것을 또한 보여준다. 비-선형 전류를 증가시키는 어떤 방법도 교정 효율을 증가시킬 수 있다. 방정식 13은 비-선형 다이오드 전류의 일부만이 교정에 효과적으로 사용된다는 것을 보여준다.

π 감쇠기 네트워크(20)는 낮은 삽입 손실을 가지며, R1(도 4에 도시됨)에서 입력 전압의 전압 강하는 입력 전압에 비례한다. 이 전압은 비-선형 전류 생성 및 3차 교정을 제공하고자 한 쌍의 다이오드를 구동하는 데 사용된다. 다이오드에 흐르는 비-선형 전류는 RF 진폭이 클 때(즉, 입력 신호가 높은 전력을 가질 때) 감쇠기의 감쇠가 적도록 할 것이다. 이는 증폭에 의해 야기되는 신호 압축을 보상하는 데 사용될 수 있다. 다이오드의 비-선형 저항이 상대적으로 높기 때문에, 감쇠기 네트워크의 정합이 거의 변하지 않는다. 이 정합은 온도 대에 걸쳐서도 변화하지 않을 것이다. 추가적으로 다중 옥타브 주파수 대역에서의 주파수 응답이 선호된다.

2차 교정 회로의 메카니즘 역시 명확하다. 두 다이오드 각각의 DC 바이어스가 서로 다를 경우, 모든 Rf 양의 써클과 음의 써클에 대해, I유효 비-선형이 다를 것이다. 따라서, 3차 교정 대신에, 이 회로는 2차 교정을 또한 제공할 것이다.

도 6에서, 2차 및 3차 선-왜곡 및 후-왜곡용 감쇠기(100)의 선호되는 실시예가 도시된다. 본 발명의 감쇠기(100)는 넓은 주파수 및 온도 범위에서 상당히 개선된 성능을 보이도록 기존 π 감쇠기를 수정하는 여러 추가 성분을 포함한다. 감쇠기(100)는 입력 포트(101), 출력 포트(104), 두 바이어스 제어 지점(116, 123)을 포함한다. 감쇠기(100)는 증폭기를 갖춘 선-왜곡 구조나, 후-왜곡 구조로 사용될 수 있다. 선-왜곡 구조에서, 출력 포트(114)는 증폭기 입력에 연결된다. 도 6에 도시되는 후-왜곡 구조의 경우에, 증폭기에 의해 발생되는 출력 신호는 입력 포트(101)에 공급된다. 감쇠기(100)는 저항(105, 106, 107, 108, 112), 커패시터(102, 103, 104, 111, 113, 115), 다이오드(109, 110), 인덕터(117)를 포함한다.

대부분의 기존 장치에서, 인덕터는 교정 신호 위상을 변화시키기 위한 위상 제어 요소로 사용된다. 그러나 본 발명에서, 인덕터(117)는 순방향 바이어스된 다이오드 커패시터와 병렬 공명 회로를 구성하기 위해 저항(108)과 직렬로 이용된다. 유도 리액턴스는 다이오드의 특정 축전 리액턴스를 소거한다. 공명 주파수에서, 다이오드(109, 110)의 커패시턴스는 인덕터(117)에 의해 보상되어, 지점(118, 119)간의 임피던스가 순수한 저항이 되고, 다음과 같이 계산될 수 있다.

R_{임피던스118-119}= L/(C*R) 방정식 14

이때 L은 인덕터(117)의 인덕턴스(헨리)이고, C는 총 순방향 바이어스 커패시터의 커패시턴스(패럿)이며, R은 저항(108)의 저항값으로서 오옴으로 나타난다. L과 C를 조심스럽게 제어함으로서, 다음을 얻을 수 있다.

R_{임피던스118-119}= R 방정식 15

이는 충전적 효과가 총체적으로 소거되었고 매우 넓은 주파수 범위에 걸쳐이상적인 순수한 저항 부하를 얻음을 의미한다.

기존 시스템에서, 다이오드와 연계된 커패시턴스가 고려되지 않았다. 선-왜곡 장치에서, 쇼트키 다이오드는 순방향 바이어스되고, 이로 인해 커패시턴스가 더 커진다. 다이오드 사이에 RF 신호가 입력되며, 평균 커패시턴스는 증가한다. 0 볼트 바이어스에서도, 다이오드의 커패시턴스에 의해 삽입되는 임피던스는 무시될 수 없다. 왜냐하면, 다이오드의 PN 정션과 병렬인 커패시턴스는 다이오드에서의 전체 전압 강하를 감소시킬 것이고, 따라서 다이오드에 의해 생성되는 비-선형 전류를 감소시키고 전체 교정 효과를 감소시킬 것이다. 다이오드(109, 110)와 관련된 커패시턴스를 보상하면서, 인덕터(117)는 높은 RF 주파수에서, 다이오드(109, 110)의 커패시턴스와 공명하고, 따라서, 회로의 전체 주파수 응답을 확장한다.

저항(105, 106, 107, 108, 112)과 커패시터(102, 103, 104, 111, 113, 115), 인덕턴스(117)의 기능은 도 4에 도시되는 π 감쇠 네트워크(20)에 비교되는 수정된 π 감쇠 네트워크를 형성하는 것이다. 커패시터(102, 103, 104, 111, 113, 115)는 DC 차단 및 AC 결합에 또한 사용된다. AC의 관점에서, 저항(105, 106)의 병렬 조합은 도 4의 저항 R₂와 기능적으로 동등하다. 저항(105, 106)의 저항값들은 그 병렬 조합이 저항(112)의 저항값과 동등하도록 선택되어야 한다. 즉, (R₁₀₅*R₁₀₆/(R₁₀₅+R₁₀₆) = R₁₁₂). 저항(108)은 도 4의 저항 R₁과 기능적으로 동등하다. 그리고, 저항(112)과 커패시터(111)의 직렬 조합은 도 4의 저항 R₃와 기능적으로 동등하다. 저항(107)의 저항값은 RF 신호 감쇠에 어떤 영향도 미치지 않는다.

저항(105, 106, 107)에 대한 나머지 기능은 다이오드(109, 110)에 주된 DC 바이어스를 공급하는 것이다. 다이오드(109, 110)는 직렬로 먼저 연결되고, 직렬 조합은 저항(107)에 병렬로 연결된다. 저항(107)이 작고 다이오드(109, 110)와 병렬이기 때문에, 다이오드(109, 110)간 전압 강하는 저항(107)에 의해 주로 결정될 것이다. 저항(107)에 흐르는 DC 전류가 다이오드(109, 110)에 흐르는 전류보다 훨씬 클 경우, 다이오드(109, 110) 간의 DC 전압 강하는 매우 안정할 것이고, 입력 포트(101)에서 신호의 존재 유무에 무감각할 것이다.

세 저항(120, 121, 122)은 다이오드(109, 110)간 또다른 DC 바이어스를 제공하기 위한 전압 디바이더로 작용한다. 도시되는 바와 같이, 저항(121)은 지점(123)에서 DC 입력 바이어스를 제공하기 위한 가변 저항이다. 이 방식으로, 두 다이오드(109, 110)에서의 DC 바이어스는 같지않게 만들어져서, 다이오드(109, 110)의 양의 싸이클과 음의 싸이클에 의해 생성되는 비-선형 전류가 서로 다르게 된다. 같지 않은 이 전류는 2차 왜곡 교정 전류를 생성한다. 2차 왜곡에 대한 교정 극성은 노드(123)에서 DC 오프셋 전압에 달려있다. 이 방식으로, 2차 및 3차 왜곡 교정이 제공될 수 있다.

신호 감쇠 및 다이오드 바이어스 공급의 통합된 기능은 추가 바이어스 회로의 삽입으로 인한 와류 효과를 방지할 수 있다. 이래서 높은 주파수 응답과 선호적인 임피던스 정합을 얻을 수 있다.

DC의 관점에서, 커패시터(103, 104)와 병렬 연결된 저항(107)은 커패시터(103, 104)에 소산 회로(dissipative circuit)를 제공한다. 따라서,저항(107)은 모든 AC 사이클에서 연결된 커패시터(103, 104)의 누적된 전하를 방전할 것이다.

다이오드(109)는 커패시터(104)를 통해 저항(108)에 연결되고, 다이오드(110)는 커패시터(103)를 통해 저항(108)에 연결된다. 다이오드(109)는 AC 사이클의 음의 부분 중 RF 왜곡 교정을 담당하고, 다이오드(110)는 AC 사이클의 양의 부분에 대해 동일한 기능을 수행한다. 다이오드(109)의 비-선형 전류는 커패시터(104)를 충전하고, 다이오드(110)의 비-선형 전류는 커패시터(103)를 충전한다. 상기 회로 배치로 인해, 커패시터(103, 104)에 생성되는 전압은 크기가 같으면서 부호가 반대인 값을 가진다. 커패시터(103, 104)에 연결된 저항(107)으로부터의 작은 저항값은 모든 AC 사이클동안 누적된 전하를 방전시킨다. 그 결과, 입력 RF 신호로 인해 커패시터(103, 104) 사이에 추가적인 DC 전압 강하가 존재하지 않는다. 이는 교정 목적으로 가장 큰 비-선형 전류를 다이오드(109, 110)가 제공하게 한다.

본 발명은 기존 기술에 대해 여러 고유한 장점을 가진다. 이 회로는 2차 및 3차 교정을 동시에 제공한다. 이는 교정 회로를 매우 단순하고 효과적으로 만든다. 감쇠기(100)는 두 개의 작은 직렬 저항(107, 108)을 이용한다. 저항(107)은 교정 효율을 크게 개선시키고, 낮은 삽입 손실로 왜곡 교정을 제공한다. 감쇠기(100) 설계로 인해, 저항(108) 간의 전압 강하는 다이오드(109, 110)의 비-선형 작동 하에서도 다이오드(109, 110)를 완전히 로딩한다. 그 결과, 최대 비-선형 전류가 교정 용도에 사용된다. 본 감쇠기 설계는 다이오드(109, 110)의 커패시턴스를 보상하기 위해 인덕터(117)와 직렬 연결된 낮은 직렬 저항(108)을 이용한다. 따라서, 이 회로는 넓은 주파수 범위에서 작용할 수 있다. 이 교정 회로 설계는 유연하며, 다른 왜곡 특성을 가지는 다른 종류의 RF 하이브리드로 조절될 수 있다. 추가적으로, 회로는 넓은 주파수 범위에 걸쳐 입력측과 출력측에서 항상 정합된다. 마지막으로, 왜곡 신호들의 적절한 위상관계는 설계에서 내재적이며, 따라서, 추가적인 위상 회로 및 지연 라인을 방지한다. 이는 보다 간단하고 소형이며 견고한 회로 설계를 가능하게 한다. 표 1은 도 6에 도시되는 성분의 리스트를 제공한다. 그러나, 표 1에 도시되는 값이 설명을 위해 제시된 것이지 발명을 제한하여서는 안될 것이다. 가령, 저항(108)의 저항값은 2-30오옴일 수 있다. 마찬가지로, 저항(107)의 저항값은 100-3000오옴 사이일 수 있다.

표 1

성분	값	성분	값
102	0.1㎌	111	0.1㎌
103	0.1㎌	112	3KΩ
104	0.1㎌	113	0.1㎌
105	6KΩ	114	75Ω
106	6KΩ	115	0.1㎌
107	330Ω	117	1.5nH
108	7.5Ω	120	2KΩ
109	HP HSMS-2822#L30	121	500Ω
110	HP HSMS-2822#L30	122	2KΩ

앞서 설명한 바와 같이, 감쇠기(100)는 NLD에 의해 유발되는 2차 및 3차 왜곡을 보상하기 위해 다이오드(109, 110)에 의해 생성되는 비-선형 전류를 이용한다. 도시되는 바와 같이, 감쇠기(100)는 커패시턴스, 저항, 그리고 두 다이오드를 포함한다. 다이오드는 온도변화에 민감한 유일한 성분이고, 넓은 온도 범위에서 작동 중 교정을 필요로하는 유일한 성분이다. 넓은 온도 범위에서 감쇠기(100)를 작동할 대 고려해야할 요인에는 아래의 세가지가 있다.

1) 바이어스 전압이 일정하게 유지되고 주변 온도가 변화할 경우 다이오드 작동 전류가 변화할 것이다. 입력 포트(101)에서 동일한 입력 전압 스윙과 동일한 바이어스 전압 하에서, 보다 비-선형의 다이오드 전류가 온도 상승에 따라 생성될 것이다.

2) 온도 상승에 따라, 다이오드는 동일한 입력 신호 전압과 동일한 다이오드 바이어스 전류에 대해 덜 비-선형인 교정 전류를 생성할 것이다.

3) 주변 온도가 상승함에 따라 NLD는 보다 큰 왜곡을 나타낼 것이다. 따라서, 큰 왜곡을 교정하기 위해서는 높은 다이오드 비-선형 전류가 요구된다.

감쇠기(100)에 의해 경험되는 모든 온도 효과는 바이어스 전압과 관련이 있다. 일부 효과는 더하여지고 다른 효과는 빼진다. 그러나, 그 결과는 주어진 온도에서, 적절한 교정 출력 생성을 위한 최적의 바이어스 전압이 있을 것이라는 점이다. 온도에 대한 바이어스 전압의 정해진 변화가 존재할 때 적절한 온도 교정을 얻을 것이다.

도 7에서, 온도 보상 회로(200)의 선호되는 실시예가 도시된다. 온도 보상 회로(200)는 왜곡의 최적 보상을 위해 다이오드(109, 110)(도 6)의 바이어스를 제어한다. 도시되는 바와 같이, 온도 보상 회로(200)는 두 개의 트랜지스터(206, 213), 한 개의 커패시터(216), 9개의 저항(201, 202, 203, 204, 207, 209, 210, 214, 215), 두 개의 다이오드(205, 208), 그리고 음의 온도 계수 서미스터(211)를 포함한다.

음의 온도 계수 서미스터(211)는 온도 변화와 상관되어 있는, 온도 선형 저항을 형성하기 위해 저항(210)과 병렬로 연결된다. PNP 트랜지스터(206)는 컬렉터를 통해 선형 저항 조합(210, 211)에 일정 전류 소스를 제공한다. PNP 트랜지스터(206)에 의해 제공되는 일정 전류는 온도가 변화함에 따라 저항 조합(210, 211) 사이에서 선형 전압 변화를 유도한다. 가변 저항(202)의 값을 조절함으로서, PNP 트랜지스터(206)를 통과하는 일정 전류의 크기가 변화할 수 있다. 따라서, 온도에 대한 전압 스윙이 변화할 수 있다. 일정 전류가 가변 저항(209)을 또한 통과하게 되고, 그래서 바이어스 전압 조절을 위한 시작 바이어스 지점으로 사용되는 일정 전압 강하를 생성한다. 저항(202, 209)의 저항값을 선택적으로 조절함으로서, 전압 스윙과 시작 바이어스 전압의 조합을 얻을 수 있다. NPN 트랜지스터(213)는 라인(217)으로부터 라인(116)을 따라 감쇠기(100)까지 제어 바이어스 전압을 제공한다. 이는 도 7에 도시된다. 두 다이오드(205, 208)는 온도에 대해 변화하는 두 트랜지스터(206, 213)의 정션 전압을 보상하는 데 사용된다.

표 2는 도 7에 도시되는 성분의 리스트를 제공한다. 그러나, 표2에 도시되는 값들이 설명을 위한 한 예이지 발명을 제한하는 것은 아니다.

표 2

성분	값	성분	값
201	16KΩ	209	1.5KΩ
202	3.3KΩ	210	2KΩ
203	4.7KΩ	211	DKE 402N10
204	50KΩ	212	100Ω
205	1N4148	213	2N3904
206	2N3906	214	100Ω
207	2KΩ	215	3KΩ
208	1N4148	216	50㎌

본 발명은 최적의 비-선형 교정 효율과 바이어스 온도 안정성을 위해 바이어스 전원과 조합된 순간 전압 제어식 비-선형 감쇠기 설계를 제공한다. 여기서 공개된 온도 보상 회로(200)가 이용되지 않을 경우에도, 본 발명의 선호되는 실시예는 넓은 온도 범위에 걸쳐 적절한 왜곡 교정을 제공한다. 온도 보상 회로(200)가 사용될 때, 왜곡 보상 결과가 추가적으로 개선될 수 있다. 따라서, 보상 회로의 성능과 회로의 복잡도간의 조율이 중요해진다.

Claims (9)

1. 신호의 선택적 감쇠를 위한 외부 왜곡 제어 회로로서,

   상기 회로는 신호 입력 포트, 비-선형 회로, 출력 포트를 포함하고,

   상기 입력 포트에 연결되는 상기 비-선형 회로는 수정형 π 감쇠기 네트워크, 한쌍의 다이오드, 전압 디바이더, 직렬 연결된 제 1 저항 및 제 1 인덕터를 포함하며,

   상기 한쌍의 다이오드는 함께 병렬로 연결되고 상기 수정형 π 감쇠기 네트워크에 연결되며,

   상기 전압 디바이더는 상기 다이오드 각각 사이에서 따로 전압 바이어스를 조절하고,

   상기 제 1 저항 및 제 1 인덕터의 직렬 연결은 상기 연결된 다이오드에 병렬로 연결되며,

   상기 출력 포트는 상기 비-선형 회로로부터 상기 선택적 감쇠된 신호를 출력하는 것을 특징으로 하는 왜곡 제어 회로.
2. 제 1 항에 있어서, 낮은 저항의 DC 바이어스 전압 회로를 추가로 포함하는 것을 특징으로 하는 왜곡 제어 회로.
3. 제 2 항에 있어서, 주변 온도 변화에 따라 상기 DC 바이어스 전압을 선택적으로 조절하기 위해 상기 바이어스 회로와 결합되는 온도 보상 회로를 추가로 포함하는 것을 특징으로 하는 왜곡 제어 회로.
4. 제 1 항에 있어서, 상기 제 1 저항은 상기 입력 신호에 비례하는 전압을 발생시키고, 이에 의해 상기 비례 전압은 상기 쌍에서 상기 다이오드 중 한 개 이상을 통해 비-선형 전류를 생성하며, 그래서 상기 신호를 선택적으로 감쇠시키도록 비-선형 저항을 생성하는 것을 특징으로 하는 왜곡 제어 회로.
5. 제 3 항에 있어서,

   상기 온도 보상 회로는 일정 전류 소스 트랜지스터, 제 2 트랜지스터, 선형 저항 회로, 가변 저항을 포함하고,

   상기 전류 소스 트랜지스터의 출력에 연결되는 제 2 트랜지스터는 상기 DC 바이어스 전압을 출력하며,

   상기 선형 저항 회로는 제 2 저항에 병렬로 연결되는 서미스터를 가지고,

   상기 가변 저항은 상기 전류 소스 트랜지스터를 상기 선형 저항 회로에 연결하며,

   이에 의해, 선형 저항 회로가 주변 온도 변화와 상관되는 것을 특징으로 하는 왜곡 제어 회로.
6. 제 1 항에 있어서, 상기 비-선형 회로는 신호 크기를 바탕으로 신호의 선택적 감쇠를 제공하고, 이에 의해 신호 크기가 큰 경우에 감쇠가 적게 일어나고 신호 크기가 작은 경우에 감쇠가 크게 발생하는 것을 특징으로 하는 왜곡 제어 회로.
7. 제 1 항에 있어서, 상기 제 1 인덕터가 다이오드의 축전 리액턴스를 소거시키도록 유도 저항을 발생시키는 것을 특징으로 하는 왜곡 제어 회로.
8. 신호의 선택적 감쇠를 위한 외부 왜곡 제어 회로로서,

   상기 회로는 신호 입력 포트, 비-선형 회로, 출력 포트를 포함하고,

   상기 입력 포트에 연결되는 상기 비-선형 회로는 수정형 π 감쇠기 네트워크, 한쌍의 다이오드, 인덕터에 연결된 저항, 전압 바이어스 조절 수단을 포함하며,

   상기 전압 바이어스 조절 수단은 상기 다이오드 각각에서 따로 전압 바이어스를 조절하며,

   상기 출력 포트는 상기 비-선형 회로로부터 상기 선택적 감쇠된 신호를 출력하는 것을 특징으로 하는 왜곡 제어 회로.
9. 제 8 항에 있어서, 상기 조절 수단은 2차 왜곡을 삽입하는 것을 특징으로 하는 왜곡 제어 회로.