KR20010104237A - 집적 회로 전원 장치 - Google Patents

집적 회로 전원 장치 Download PDF

Info

Publication number
KR20010104237A
KR20010104237A KR1020017005855A KR20017005855A KR20010104237A KR 20010104237 A KR20010104237 A KR 20010104237A KR 1020017005855 A KR1020017005855 A KR 1020017005855A KR 20017005855 A KR20017005855 A KR 20017005855A KR 20010104237 A KR20010104237 A KR 20010104237A
Authority
KR
South Korea
Prior art keywords
substrate
power supply
integrated circuit
circuit system
chip
Prior art date
Application number
KR1020017005855A
Other languages
English (en)
Inventor
레슬리 로날드 에이버리
로버트 아만티
로렌스 앨런 굿맨
Original Assignee
윌리암 제이. 버크
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 제이. 버크, 사르노프 코포레이션 filed Critical 윌리암 제이. 버크
Publication of KR20010104237A publication Critical patent/KR20010104237A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로 시스템(10)은 표면을 갖는 전기적 절연 물질의 기판(2)을 포함한다. 기판 표면상에 IC(30)가 설치되며, 그 안에는 마이크로프로세서와 같은 회로, 다수의 기능 블록을 갖는 갖는 반도체 부품이 있다. 또한 다수의 전원 장치 회로(34)가 기판 상에 설치된다. 각각의 전원 장치 칩은 IC 반도체 부품 상의 개별적 기능 블록과 기판 내의 도체(36) 및 비아(20)를 통해 연결된다. 각각의 전원 장치 칩은 특정 전원 장치 칩에 연결된 특정 기능 블록에 적합한 낮은 전압으로 공급된 전압을 낮출 수 있는 DC-DC 컨버터와 같은 회로 부품을 형성한다. 따라서, 기판 상의 도체를 통해 전원 장치 칩에 공급된 상대적으로 큰 전압은 IC 반도체 부품(30)의 특정 기능 블록에 적합한 낮은 전압으로 각각의 전원 장치 칩에 의해 감소된다.

Description

집적 회로 전원 장치{INTEGRATED CIRCUIT POWER SUPPLY}
반도체 집적 회로 장치는 단일 칩 상에 다양한 형태의 다수의 회로를 포함하기 때문에 커지고 있다. 다양한 모든 회로를 단일 칩상에 수용하기 위해서, 회로를 형성하는 다양한 부재의 픽춰 크기가 소형화되고 있다. 따라서, 이러한 집적 회로의 픽춰 크기는 깊이가 서브미크론 범위로 축소되고 있다. 이러한 크기에 대해, 전원 전압은 1V 이하에 이르고 있고, 클록 속도는 1 GHz를 초과하도록 예정된다. 마이크로프로세서와 같은 초고밀도 집적회로(VLSI)에 대해, 전원 전류는 수십 암페어 일 것으로 예상된다. 오프 칩으로부터 이러한 형태의 전력을 제공하기는 매우 어렵고 칩 부근에 다수의 전력 및 접지 패드(포트)가 요구된다. 또한, 다수의 전력 및 접지 포트로 인한 온 칩 전류 분포는 결국 소자의 성능을 제한할 수 있는 상대적으로 높은 저항 손실을 방지하기 위해 비교적 넓은 두꺼운 금속 도체가 요구된다.
본 발명은 집적 회로(IC) 전원 장치, 보다 상세하게는 시스템 내에서 회로의 상이한 부품과 전기적으로 연결된 시스템 내에 포함된 다수의 전원 장치를 포함하는 반도체 집적 회로 시스템에 관한 것이다.
도 1은 본 발명의 집적 회로 시스템 형태의 개략적 단면도.
도 2는 도 1에 도시된 집적 회로 시스템의 원형부의 확대 단면도.
도 3은 본 발명의 집적 회로 시스템을 포함하는 밀폐된 패키지의 개략적 단면도.
집적 회로 장치는 표면을 갖는 절연 물질의 기판을 포함한다. IC 칩은 기판의 표면 상에 설치된다. IC 칩은 다수의 기능 블록을 갖는 전기 회로를 포함한다. 다수의 전원 장치 칩은 IC 칩의 개별적 기능 블록과 전기적으로 연결되는 전원 장치 칩을 갖는 기판 상에 설치된다. 각각의 전원 장치 칩은 전원 장치 칩이 연결되는 기능 블록에 따라 요구되는 낮은 전압으로 입력 전압을 감소시킬 수 있다.
먼저 도 1을 참조로 하며, 본 발명의 집적 회로 시스템은 부호 10으로 표시한다. 집적 회로 시스템(10)은 금속과 같은 전도성 물질의 베이스(16) 상에, 세라믹과 같은 절연 물질 바디(14)의 기판(12)을 포함한다. 절연 바디(14)는 서로 결합되는 다수의 절연 물질층을 형성할 수 있고, 상기 바디(14)는 금속 베이스(16)와 결합된다. 또한 바디(14)는 절연층(14) 각각의 표면상에 스크린 인쇄된 금속 회로(18)를 포함할 수 있다. 층(14)내에 형성되는 전도성 비아(20)는 층(14)상에 다양한 회로(18)를 연결하기 위해 전도성 물질로 채워진다. 이러한 비아(20)는 바디(14)로 연장되어, 바디(14)의 상부 표면과 다양한 도체(18)를 연결한다.
상기 기판은 다층 세라믹 인쇄 회로 보드로서 공지되어 있다. 이들은 약950℃ 이하에서 결정화되는 낮은 열처리(firing) 온도의 글라스로 이루어진다. 이러한 글라스는 마그네슘, 알루미늄 및 실리콘 산화물로 만들어진 근청석-마그네슘감람석(cordierite-forsterite)의 형태를 포함한다. 그린 테입 조성물은 미세하게 분할된 글라스 입자로 구성되며, 선택적으로 다른 무기성 충진 입자를 포함하며, 슬립(slip) 또는 슬러리 형태로 유기성 비이클(vihicle)과 혼합된다. 슬립은 그린 테입이라 불리는 테입 형태인 캐스트이다. 테입은 건조된 다음 세라믹층을 형성하도록 열처리된다.
전도성 회로는 구리 또는 금, 글라스 입자, 일반적으로 그린 테입을 제조하는데 사용되는 것과 동일한 글라스, 및 유기성 비이클과 같은 전도성 입자로 구성된 도체 잉크를 스크린 인쇄함으로써 그린 테입의 표면에 적용될 수 있다. 비아는 일반적으로 그린 테입 또는 높은 Tg 글라스를 제조하는데 사용되는 것과 동일한 글라스, 전도성 파우더 및 유기성 비이클로 구성된 전도성 비아 잉크가 채워진 그린 테입에 형성된다. 전도성 비아는 스크린 인쇄 회로와 전기적으로 연결된다. 다음 다수의 스크린 인쇄 그린 테입이 정렬되고 서로 적층되며 유기성 불질을 제거하기 위해 열처리되고 글라스가 결정화된다.
그린 테입 적층의 바닥에 결합된 금속 지지 기판을 부가시키는 방법이 최근 개발되었다. 이러한 금속 지지체는 그린 테입 스택에 기계적 세기를 강화시킨다. 또한, 금속 지지 기판에 그린 테입 적층을 결합시키는데 적절한 본딩 글라스가 사용되는 경우, 금속 지지체는 x 및 y 방향으로의 수축이 방지되어, 모든 수축은 z 방향에서, 또는 두께 방향에서 이루어진다. 이는 회로 및 그린 테입 적층 내에 포함된 어떠한 수동 부품에서의 톨러런스를 보다 정확해지게 한다.
금속 지지체는 구리 클래드(clad) 몰리브덴, 또는 구리 클래드 Kovar®합금으로 구성될 수 있다. Kovar®는 철, 니켈, 코발트 및 소량의 망간 합금에 대한 Carpenter Technology 의 상표명으로 등록되어 있다. 본딩 글라스는 금속 지지 기판상에 스크린 인쇄될 수 있고, 일반적으로 금속 지지 기판 및 그린 테입의 글라스 보다 높은 팽창 계수를 갖는다. 본딩 글라스는 중량 %로, 약 45-55%의 산화 아연, 30-40%의 산화 붕소, 3-7%의 산화 칼슘 및 3-7%의 알루미나, 또는 20-45%의 산화 바륨, 5-15%의 산화 칼슘, 15-22%의 산화 아연, 15-25%의 산화 실리콘 및 15-25%의 산화 붕소를 포함할 수 있다.
Kovar®과 호환성이 있는 글라스 조성물은 결정화가능한 ZnO-MgO-B2O3혼합물을 포함한다. 이러한 글라스는 비결정화의 아연을 기초한 글라스 또는 산화물을 기초한 충진제를 포함할 수 있다.
그린 테입 적층은 수동 소자가 위치될 수 있게 구멍난 캐비티를 만들 수 있다; 그러나, 보다 바람직하게, 캐패시터, 레지스터 및 인덕터 등의 소자는 그린 스택 적층 상에 스크린 인쇄될 수 있다. 이러한 수동 소자의 제조에 관해 이하 설명한다.
도 1에 도시된 것처럼, 바디(14)는 상부 표면(22)에 형성된 공간을 두고 있는 다수의 리세스(24)를 갖는다. 도 2에 보다 상세히 도시된 것처럼, 리세스(24)각각은 리세스(24)의 바닥부에서 도체(18)의 일부가 노출된다. 또한, 도 2에 도시된 것처럼, 바디(14)는 인덕터 등을 형성하기 위해 그 내부에 둘러쌓이거나(도시되지 않음) 또는 내장된 도체(28)를 갖는 자석 물질의 영역(26)을 포함할 수 있다.
바디(14)의 상부 표면(22) 위로 IC 부품(30)이 있다. IC 부품(30)은 그 내부에 마이크로프로세서 및 관련 회로와 같은 소정의 회로 또는 직렬 회로를 형성하기 위해 서로 연결된 트랜지스터, 다이오드, 레지스터 및 캐패시터를 갖는 실리콘과 같은 반도체 물질(38)을 포함한다. IC 회로와 같은 구조는 공지되어 있으며 이하 상세히 설명하지는 않는다. 그러나, 회로의 다양한 부품에 대한 단자 패드는 베이스(16) 표면으로 연장되며 금속과 같은 전도성 물질의 단자 범프(32)가 각각의 단자 패드상에 형성된다. 단자 범프(32) 대신에, 다른 공지된 형태의 표면 장착가능한 단자가 단자 패드 각각에 사용될 수 있다. IC 칩(30)이 바디(14)의 상부 표면(22) 상에 장착되는 단자 범프(32)를 갖는 기판(12) 상에 장착된다. 도 1, 2에 도시된 것처럼, 각각의 단자 범프(32)는 전도성 비아(20)의 상부에 직접적으로 장착되며 용접 또는 납땜에 의해 결합된다. 따라서, IC 부품(30) 내의 회로는 단자 범프(32) 및 비아(20)를 통해 바디(14)에 도체(18)와 전기적으로 연결된다. 원한다면, 전도성 단자 영역(도시되지 않음)은 비아(20) 각각의 주변 및 위로 바디(14)의 상부 표면(22)상에 제공될 수 있어 비아(20)와 단자 범프(32)의 전기적 연결을 간단하게 한다.
개별적 전원 장치 회로 칩(34)은 기판(12) 바디(14)내의 리세스(24) 각각에 장착된다. 각각의 전원 장치 회로 칩(34)은 내부에 원하는 회로를 형성하기 위해트랜지스터, 다이오드, 레지스터 및 캐패시터와 같은 다양한 회로 소자를 갖는 반도체 물질의 칩을 포함하는 집적 회로이다. 전원 장치 회로 칩(34) 각각에 대한 회로는 전원 장치 회로(34)가 연결된 주회로의 특정 부분에 적합한 낮은 전압으로 집적 회로 시스템(10)에 공급된 높은 전압을 변환시키는 DC-DC 컨버터가 바람직하다. 도 2에 도시된 것처럼, 각각의 전원 장치 회로 칩(34)은 결합 배선(36)에 의해 IC 부품(30) 상의 회로 각각의 부분에 전기적으로 연결될 수 있다. 결합 배선(36)은 전원 장치 회로 칩(34)으로부터 리세스(24)의 바닥부에서 노출된 도체(18)로 연장된다. 그러나, 원하는 경우, 전원 장치 회로 칩(34)은 표면 결합(surface bond)과 같은 다른 공지된 형태의 연결에 의해 도체(18)와 전기적으로 연결될 수 있다. 따라서, 각각의 전원 장치 회로 칩(34)은 IC 칩(30) 상의 집적 회로의 특정 부분에 대해 요구되는 낮은 전압으로 큰 입력 전압을 감소시키도록 설계된다. 따라서, 단일의 상대적으로 높은 전압이 시스템(10)에 공급될 수 있지만, 집적 회로의 각각의 부분은 회로의 특정 부분에서 요구되는 낮은 전압만이 공급된다. 또한, IC 칩(30)과 전원 장치 회로 칩(34) 사이의 연결부는 종래 기술의 칩으로서 칩의 주변상에 배치된 패드 보다는 전력이 필요한 IC 부품(30) 상의 섹션과 직접적으로 연결된 비아를 사용하여 구성된다. 이는 허용가능한 전력 버스 두께로 IC 부품(30) 상의 좁은 폭 및 짧은 길이의 전력 버스를 유지시키면서, 공간 절감 및 저항 전류 감소 및 전기적 노이즈를 최소화시킨다. 또한, IC 부품(30) 상의 공통 신호 접지는 최소 전류를 발생시키며, 최소 폭을 이룰 수 있다. 선택적으로, 상이한 장치가 기능 블록 사이에 사용될 수 있으며, 신호 보존에 영향을 미치지 않으면서 공통 신호 기준 버스 전압에서의 소수의 차이만을 허용한다. 또다른 실시예에서, 전원 장치 회로 칩(34)의 제어는 전원 장치 스위칭 소자에 개별 칩상에서 제조될 수 있거나, 또는 공통 제어 칩은 몇몇 출력 스위칭 소자를 제어하는데 사용될 수 있다.
원한다면, 추가의 캐패시터, 인덕터, 트랜스포머 및 레지스터가 IC 부품(30) 또는 전원 장치 회로 칩(34)의 표면 상에 제조 또는 장착될 수 있다. 또한, 이러한 소자는 기판(12)의 절연 바디(14)의 층 내에 제조될 수 있다. 전원 장치 에너지 저장 캐패시터는 최대 성능을 위해 IC 부품(30)의 표면상에 형성될 수 있다. 또한, IC 칩(30)으로부터 보다 나은 조절(regulation)을 제공하기 위해 전원 장치 회로 칩(34)으로 피드백 라인이 제공될 수 있다.
도 3을 참조로 하며, 집적 회로 시스템(10)을 포함하는 패키지(38)가 도시된다. 패키지(38)에서, 기판(12)은 금속과 같은 열 전도성 물질의 열 방산(dissipation) 플레이트(40) 상에 장착된다. 열 방산 플레이트(40)는 다수의 열 방산 핀(42)을 포함한다. 기판(12)은 플레이트(40)의 상부 표면(41) 상에 장착되는 베이스(16)를 갖는 열 방산 플레이트(40) 상에 장착되며 적절한 본딩 물질(48)로 고정된다. 커버(44)가 집적 회로 시스템(10) 위로 그리고 집적 회로 시스템(10)의 외부 에지 너머로 연장된다. 집적 회로 시스템(10)의 커버(44) 및 기판(12) 사이에 스페이서 링(46)이 장착된다. 스페이서 링(46)은 집적 회로 시스템(10)의 커버(44)와 바디(14) 모두와 고정된다. 스페이서 링(46)은 집적 회로 시스템(10)의 커버(44) 및 바디(14) 사이에 열 팽창 계수를 갖는 물질로 구성되어 스페이서 링(46)과 커버(44) 및 집적 회로 시스템 사이의 어떠한 결합 파손도 방지한다. 커버(44)는 양호한 열 전도성을 갖는 물질일 수 있거나, 또는 바람직하게 적절한 냉각 매체의 흐름과 같은 적절한 폐쇄식 액티브 냉각 시스템을 포함할 수도 있다. 집적 회로 시스템(10)의 기판(12)은 커버(44)의 주변 너머로 연장되도록 커버(44)보다 크다. 기판(12)의 바디(14)에서 다양한 도체(18)는 기판(12)의 에지 부근의 비아(20)로 연장된다. 비아(20)는 바디(14)의 상부 표면(22)으로 연장된다. 입력 및 출력 단자(50)는 바디(14)의 에지 부근의 바디(14)의 상부 표면(22) 너머로 연장되며, 적절한 단자 범프(32)에 의해 비아(20)와 기계적으로 전기적으로 연결된다. 따라서, 집적 회로 시스템(10)은 패키지(38)에서 밀폐되어 이중 열 방산 수단, 즉 열 방산 플레이트(40) 및 커버(44)를 제공한다. 입력 및 출력 단자(50)는 IC 부품(30)에서의 회로 및 도체(18) 및 비아(20)를 통해 전원 장치 회로 칩(34)과 전기적으로 연결된다.
따라서, 본 발명은, 각각 개별적이고 때때로 상이한 작동 전압을 사용할 수 있는 다수의 기능 블록을 포함하는 마이크로프로세서와 같은 회로를 갖는 IC 반도체 부품을 포함하는 집적 회로 시스템을 제공한다. 또한, 각각 특정 기능 블록에 적절한 전력을 공급하기 위해 IC 부품 상에서 개별적 기능 블록과 전기적으로 연결되는 DC-DC 컨버터와 같은 다수의 전원 장치가 포함된다. 전원 장치는 또한 IC 부품이 장착된 절연 물질의 기판 상에 장착되는 것이 바람직하다. 각각의 전원 장치는 IC 부품 상에 단자 패드 또는 범프가 연결되는 기판에서 도체 및 비아를 통해 IC 부품 상의 각각의 기능 블록과 전기적으로 연결된다. 선택적으로, 전원 장치는적절한 연결 기술에 의해 IC 부품에 적용되는 경우 직접적으로 연결될 수 있다. IC 부품의 에지 부근에 단자 패드 보다는 기능 블록에 직접적으로 연결되는 전원 장치를 갖춤으로써, 허용가능한 전력 버스 두께를 사용하여 전력 버스 폭은 좁게 유지되며 이들의 길이는 짧아져, 공간 절약 및 저항 전류 손실의 최소화 및 전기 노이즈가 최소화된다. 또한, IC 부품 상의 공통 신호 접지는 최소 전류를 필요로하여, 폭이 최소가 될 수 있다.
일부 회로는 높은 유전상수, 낮은 전압 캐패시터, 및 레지스터 및 작은 인덕터를 요구한다. 본 발명의 시스템(10)에서, 상기 캐패시터, 레지스터 및 인덕터는 기판(12)의 유전체 바디(14)에 포함될 수 있다.
금속 지지체 상의 열처리된 다층 세라믹 인쇄 회로 보드 적층에 내장된 높은 유전 상수의 캐패시터는 공지되어 있다. 스크린 인쇄가능한 낮은 열처리 온도 캐패시터 잉크는 아연-마그네슘 니오베이트(niobate) 및 아연 티탄산염 파우더, 글라스 파우더 또는 산화 아연 파우더와의 혼합물, 및 적절한 유기성 비이클로 형성된다. 캐패시터층은 일반적으로 은의 도체 층으로 반복되어, 높은 유전 상수 캐패시터를 형성한다.
또한 내장된 레지스터는 현재의 다층 세라믹 시스템의 일부를 구성할 수 있다. 후막의 레지스터는 산화 루테늄 및 유기성 비이클과 혼합되어 낮은 온도에서 소결되는 적절한 글라스로 구성될 수 있다. 레지스터 잉크는 금속 지지 기판 상의 그린 테입 적층 상에 스크린 인쇄되고 1 내지 2의 그린 테입으로 커버되고 하부 제 1 도체층으로 종결될 수 있다. 그린 테입이 정렬되고, 적층되고 열처리된다. 제2 도체층은 열처리되어 지지된 그린 테입의 상부에 스크린 인쇄되고 후(post)-열처리될 수 있다.
인덕터는 은으로 구성된 후막의 도체 잉크를 스크린 인쇄함으로써 구성되며, 글라스와 그린 테입 위의 유기성 비이클과 함께 은 파우더 및 은 플레이크의 혼합물이 바람직하다.
본 발명의 소자에서, 캐패시터, 레지스터 및 인덕터는 기판 상에서 원하는 장소에 위치될 수 있다. 이는 캐패시터 및 인덕터가 커플링 접지/전력 노이즈를 소거하기 위해 바람직하게 위치되게 한다. 원한다면, 캐패시터는 전원 장치 회로 칩(34), 신호 처리 부품(30) 상에 제공될 수 있고, 또는 이들은 바디(14) 내의 리세스(24)에, 또는 바디(14)의 상부 표면 상에 위치되는 개별 부품일 수 있다. 또한, 기판(12)에서, 신호 라인은 전송 라인에 내장된, 차폐된 구성으로 원치않은 혼성을 방지할 수 있다.
본 발명의 IC 소자에서 사용될 수 있는 형태와 같은 낮은 전압 집적 회로는 낮은 전압 집적 회로의 동작 전압 보다 높은 전압에서 작동하는 외부 집적 회로 또는 시스템과 상호 작용할 수 있다. 이러한 경우, 전압-전송 인터페이스 회로는 신호가 낮은 전압에서 동작하는 칩으로부터 보다 높은 전압에서 동작하는 다른 칩으로 전송될 수 있게 하기 위해 요구된다. 전원 장치 칩은 높은 전압 DC 입력이 낮은 전압 입력으로 전환되는 기술을 이용하기 때문에, 칩의 사용되지 않는 부분은 신호 경로에서 낮은 전압 칩과 다른 칩 사이의 신호 전압 전송을 제공하기 위해 인터페이스 회로를 구성하는데 활용될 수 있다. 이러한 경우, 1V 신호는 기판으로부터 기판 상에서 금속화를 사용하는 전원 장치 칩 상의 전압 전송 회로로 이동되고, 전압 전송후에 기판상의 출력 패드로 이동된다. 높은 전압 입력 신호는 반대이나 유사한 경로를 따른다.
본 발명의 장치는 기판 상에 설치된 개별 칩 상의 전원 장치 칩 및 인터페이스 회로를 갖는 것으로 도시되고 설명되었으나, 전원 장치 회로 및 인터페이스 회로는 단일 실리콘 칩 상에 위치될 수 있다. 또한, 전원 장치 회로, 신호 레벨 전송 인터페이스 회로 및 신호 처리 회로는 단일 실리콘 기판상에서 제조될 수 있다. 또한, 캐패시터, 레지스터 및 인덕터는 단일 실리콘 칩의 표면에 포함되거나, 또는 표면 상에서 제조 될 수 있다. 또한, 전원 장치 회로는 기능 블록이 사용되지 않는 경우, "스탠바이" 상태로 되는 스마트 전원 장치로 형성될 수 있다.

Claims (19)

  1. 표면을 갖는 절연 물질의 기판;
    상기 기판 표면 상에 설치되고, 다수의 기능 블록을 갖는 전기 회로를 포함하는 IC 반도체 부품; 및
    상기 기판 상에 설치된 다수의 전원 장치 칩을 포함하는데, 상기 전원 장치 각각은 상기 IC 부품의 개별 기능 블록과 전기적으로 연결되며 전원 장치 칩이 연결된 회로의 기능 블록에 의해 요구되는 보다 낮은 전압으로 입력 전압을 감소시킬 수 있는 것을 특징으로 하는 집적 회로 시스템.
  2. 제 1 항에 있어서, 기판은 그 속으로 통하는 다수의 전기적 도체를 포함하며, 상기 전원 장치 칩과 IC 부품은 IC 부품의 기능 블록과 전원 장치 칩을 전기적으로 연결하기 위해 기판 내의 도체와 전기적으로 연결되는 것을 특징으로 하는 집적 회로 시스템.
  3. 제 2 항에 있어서, 기판은 다수의 절연 물질층으로 구성된 바디를 포함하며, 상기 도체는 다수의 층 각각에 증착되며 전도성 재료의 비아가 바디의 표면에 절연층을 통해 도체와 연결되는 것을 특징으로 하는 집적 회로 시스템.
  4. 제 3 항에 있어서, IC 반도체 부품은 그 표면상에 다수의 콘택을 포함하며상기 콘택은 비아 상에 위치되며 기판의 표면에서 기판내의 비아와 결합되거나, 또는 기판의 표면 상의 도체와 결합되는 것을 특징으로 하는 집적 회로 시스템.
  5. 제 4 항에 있어서, 기판의 바디는 그의 상부 표면에 다수의 리세스를 갖고 도체는 각각의 리세스에서 노출되며, 전원 장치 칩은 리세스에 위치되며 도체와 비아를 통해 IC 부품과 전기적으로 연결되도록 도체와 전기적으로 연결는 것을 특징으로 하는 집적 회로 시스템.
  6. 제 3 항에 있어서, 기판의 바디는 자석 물질 영역을 포함하며 자석 물질에 있거나 또는 자석 물질을 둘러싸는 도체는 내장형 인덕터를 형성하는 것을 특징으로 하는 집적 회로 시스템.
  7. 제 6 항에 있어서, 절연층 상에 캐패시터 잉크를 스크린 인쇄하고 캐패시터 잉크 층 위 및 아래에 도체 잉크를 스크린 인쇄함으로써 다수의 절연층에 캐패시터가 내장되는 것을 특징으로 하는 집적 회로 시스템.
  8. 제 2 항에 있어서, 하우징은 IC 부품 및 기판을 둘러싸며, IC 부품을 냉각시킬 수 있는 열 전도성을 갖는 것을 특징으로 하는 집적 회로 시스템.
  9. 제 8 항에 있어서, 하우징은 기판상에 장착되는 열 방산 플레이트를 포함하며, 상기 열 방산 플레이트는 열 전도성 물질이며 열 방산 플레이트로부터 연장되는 핀을 갖는 것을 특징으로 하는 집적 회로 시스템.
  10. 제 8 항에 있어서, 하우징은 IC 칩 위로 연장되고 냉각 수단을 갖는 커버, 및 커버와 기판 사이에 IC 칩을 둘러싸도록 기판에 커버를 고정시키는 수단을 더 포함하는 것을 특징으로 하는 집적 회로 시스템.
  11. 제 1 항에 있어서, 기판 상에 캐패시터, IC 부품 및/또는 전원 장치 칩을 포함하며 그 위에서 다양한 회로와 전기적으로 연결되는 것을 특징으로 하는 집적 회로 시스템.
  12. 제 1 항에 있어서, 기판 상에 인덕터, IC 부품 및/또는 전원 장치 칩을 포함하며 그위에서 다양한 회로와 전기적으로 연결되는 것을 특징으로 하는 집적 회로 시스템.
  13. 제 1 항에 있어서, IC 부품 상의 회로와 전원 장치 칩 사이에 연결된 전압 피드백 수단을 더 포함하는 것을 특징으로 하는 집적 회로 시스템.
  14. 다수의 기능 블록을 갖는 전기 회로를 포함하는 IC 반도체 부품; 및
    상기 반도체 부품상에 있는 다수의 전원 장치 회로 칩을 포함하는데, 상기전원 장치 회로 칩 각각은 개별 기능 블록에 연결되고 전원 장치 회로 칩이 연결되는 회로의 기능 블록에 의해 요구되는 낮은 전압으로 입력 전압을 감소시킬 수 있는 것을 특징으로 하는 집적 회로 시스템.
  15. 제 1 항에 있어서, 다수의 전원 장치 칩은 실리콘 기판 상의 단일 칩으로서 형성되는 것을 특징으로 하는 집적 회로 시스템.
  16. 제 15 항에 있어서, 다수의 전원 장치 칩을 포함하는 단일 실리콘 칩은 상기 집적 회로 시스템의 I/O 회로를 더 포함하는 것을 특징으로 하는 집적 회로 시스템.
  17. 제 16 항에 있어서, I/O 회로는 낮은 전압에서 동작하는 IC 부품과 높은 전압에서 동작하는 외부 회로 사이에 전압 레벨 전이를 행할 수 있는 것을 특징으로 하는 집적 회로 시스템.
  18. 제 1 항에 있어서, 전원 장치 칩의 섹션은 공통 실리콘 칩에서 조합되어 형성되며 다른 섹션은 개별 칩에서 형성되는 것을 특징으로 하는 집적 회로 시스템.
  19. 제 2 항에 있어서, IC 부품과 전원 장치 칩 사이의 연결은 기판을 통해 연결되지 않고 직접적으로 연결됨으로써 구성될 수 있는 것을 특징으로 하는 집적 회로시스템.
KR1020017005855A 1998-11-12 1999-11-12 집적 회로 전원 장치 KR20010104237A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US10807798P 1998-11-12 1998-11-12
US60/108,077 1998-11-12
US11790899P 1999-01-29 1999-01-29
US60/117,908 1999-01-29
US09/327,797 US6181008B1 (en) 1998-11-12 1999-06-08 Integrated circuit power supply
US09/327,797 1999-06-08
PCT/US1999/026747 WO2000028590A1 (en) 1998-11-12 1999-11-12 Integrated circuit power supply

Publications (1)

Publication Number Publication Date
KR20010104237A true KR20010104237A (ko) 2001-11-24

Family

ID=27380409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005855A KR20010104237A (ko) 1998-11-12 1999-11-12 집적 회로 전원 장치

Country Status (4)

Country Link
US (1) US6181008B1 (ko)
JP (1) JP2002529933A (ko)
KR (1) KR20010104237A (ko)
WO (1) WO2000028590A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335566B1 (en) * 1999-06-17 2002-01-01 Hitachi, Ltd. Semiconductor device and an electronic device
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
US6884086B1 (en) * 2000-09-28 2005-04-26 Intel Corporation System and method for connecting a power converter to a land grid array socket
SG100635A1 (en) * 2001-03-09 2003-12-26 Micron Technology Inc Die support structure
US6798055B2 (en) 2001-03-12 2004-09-28 Micron Technology Die support structure
JP2002353325A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置
JP3944369B2 (ja) * 2001-09-12 2007-07-11 株式会社日立製作所 半導体集積回路モジュール及びその使用方法
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
TW578292B (en) * 2002-11-22 2004-03-01 Via Tech Inc Chip to eliminate noise and manufacturing method thereof
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
US20040188811A1 (en) * 2003-03-24 2004-09-30 Intel Corporation Circuit package apparatus, systems, and methods
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
US7368798B2 (en) * 2005-03-28 2008-05-06 Akros Silicon Inc. Integrated DC/DC converter substrate connections
KR100618903B1 (ko) * 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
KR101493866B1 (ko) * 2008-02-28 2015-02-16 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US20100054001A1 (en) * 2008-08-26 2010-03-04 Kenneth Dyer AC/DC Converter with Power Factor Correction
DE102008047028B4 (de) * 2008-09-13 2011-06-09 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
FR2945152B1 (fr) * 2009-04-29 2011-07-29 Stmicroelectronics Wireless Sas Ensemble de circuit electronique composite
US8847349B2 (en) * 2012-12-21 2014-09-30 Texas Instruments Incorporated Integrated circuit package with printed circuit layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230367U (ko) * 1985-08-07 1987-02-24
US5444296A (en) 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5608261A (en) 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
US5790384A (en) 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
US8516689B2 (en) 2009-10-23 2013-08-27 Electronics And Telecommunications Research Institute Method of making a multi-layer interconnecting structure
US9184063B2 (en) 2009-10-23 2015-11-10 Electronics And Telecommunications Research Institute Multi-layer interconnection structure

Also Published As

Publication number Publication date
US6181008B1 (en) 2001-01-30
JP2002529933A (ja) 2002-09-10
WO2000028590A1 (en) 2000-05-18

Similar Documents

Publication Publication Date Title
US6181008B1 (en) Integrated circuit power supply
US7872876B2 (en) Multi-layered printed circuit board
US7932800B2 (en) Method and apparatus for three-dimensional integration of embedded power module
US5608261A (en) High performance and high capacitance package with improved thermal dissipation
US6580611B1 (en) Dual-sided heat removal system
JP2548602B2 (ja) 半導体実装モジュール
US7154174B2 (en) Power supply packaging system
EP1211730B1 (en) Stacked power amplifier module
US7209366B2 (en) Delivery regions for power, ground and I/O signal paths in an IC package
US5179366A (en) End terminated high power chip resistor assembly
JPH033290A (ja) 電子回路アセンブリ用サーマルシヤント及びその製造方法
WO2008005614A2 (en) Chip module for complete power train
JP2003509872A (ja) プリント回路基板アセンブリ
KR20030060886A (ko) 다중 집적 회로 장치를 포함하는 단일 패키지
JP2002509364A (ja) 小型電源
US20030197256A1 (en) Power conditioning substrate stiffener
US20020117748A1 (en) Integrated circuit power supply
CN114762105A (zh) 用于高密度电子器件的部件组件和嵌入
KR20220015220A (ko) 파워모듈 및 그 제조방법
JP3545892B2 (ja) 放熱性の高い高性能、高容量パッケージ
JP2892089B2 (ja) 混成積層回路装置及び混成積層回路部品
JP3036236B2 (ja) 回路基板
US6429507B1 (en) Electrical device including a leaded cell assembly
CN116918047A (zh) 系统级封装器件、电子设备、系统级封装器件的制作方法
KR20220003802A (ko) 파워모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid