JP2002529933A - 集積回路電源 - Google Patents

集積回路電源

Info

Publication number
JP2002529933A
JP2002529933A JP2000581688A JP2000581688A JP2002529933A JP 2002529933 A JP2002529933 A JP 2002529933A JP 2000581688 A JP2000581688 A JP 2000581688A JP 2000581688 A JP2000581688 A JP 2000581688A JP 2002529933 A JP2002529933 A JP 2002529933A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
circuit system
power supply
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000581688A
Other languages
English (en)
Inventor
レスリー， ロナルド アヴェリー，
ロバート アマンテア，
ローレンス， アラン グッドマン，
Original Assignee
サーノフ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーノフ コーポレイション filed Critical サーノフ コーポレイション
Publication of JP2002529933A publication Critical patent/JP2002529933A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 表面を有する電気絶縁材料で作られた基板（１２）を含む集積回路システム（１０）。基板の表面には、ＩＣ（３０）、つまり複数の機能ブロックを有するマイクロプロセッサ等の回路を有する半導体ピースが取り付けられる。更に、基板には、複数の電源チップ（３４）が取り付けられる。それぞれの電源チップは、基板の導体（３６）とバイア（２０）を介して、ＩＣ半導体ピース上の別個の機能ブロックに接続される。それぞれの電源チップは、ＤＣ−ＤＣコンバータ等の回路の一部を形成し、この回路は供給された電圧を、特定の電源チップが接続される特定の機能ブロックに適した低い電圧に落とすことができる。したがって、基板上の導体を通じて電源チップに供給される単一の相対的に大きな電圧は、それぞれの電源チップによって、ＩＣ半導体ピース（３０）の特定の機能ブロックに適した低い電圧になる。

Description

【発明の詳細な説明】
【０００１】 本願は、１９９８年１１月１２日出願の米国暫定出願第６０／１０８，０７７
号及び１９９９年１月２９日出願の米国暫定出願第６０／１１７，９０８号の利
益を主張するものである。
【０００２】
【発明の分野】
本発明は、集積回路（ＩＣ）電源に関し、より詳しくは、システム内に収容さ
れてシステム内の回路の異なる部分に電気的に接続される複数の電源を有する半
導体集積回路システムに関する。
【０００３】
【発明の背景】
半導体集積回路デバイスは、単一のチップ上に多数の様々なタイプの回路が組
み込まれるため、大きくなりつつある。様々な回路のすべてを単一のチップ上に
収容するために、回路を形成する様々な要素の特徴サイズは小さくなっている。
そのため、こうした集積回路の特徴のサイズはサブミクロンを大きく下回る範囲
になりつつある。こうしたサイズでは、電源の電圧は１ボルトを下回るレベルに
到達しつつあり、クロック速度は１ギガヘルツを超えるようにスケジュールされ
る。マイクロプロセッサなど、非常に大規模な集積回路では、電源の電流は数十
アンペアを超えることが予想される。こうしたタイプの電力をチップ外から供給
することは非常に難しく、チップの周囲に多数の電力及び接地パッド（ポート）
が必要になる。更に、チップ上の電力を多数の電力及び接地パッドから分配する
には、最終的にデバイスの性能を制限する可能性がある大きな抵抗損失を予防す
るために、比較的幅が広く厚い金属の導体が必要になる。
【０００４】
【発明の概要】
集積回路デバイスは表面を有する絶縁材料の基板を含む。ＩＣ半導体チップが
、この基板上に取り付けられる。このＩＣチップは、複数の機能ブロックを有す
る電気回路を含む。複数の電源チップが基板に取り付けられ、ＩＣチップの別個
の機能ブロックに電気的に接続される。それぞれの電源チップは、入力電圧を、
その電源チップが結合されている機能ブロックで要求される低い電圧に落とすこ
とができる。
【０００５】
【好適な実施形態の詳細な説明】
先ず図１を参照すると、本発明の集積回路システムの全体が符号１０で示され
ている。集積回路システム１０は、金属等の導電材料である基部１６上に、セラ
ミック等の絶縁材料である本体１４の基板１２を備える。この絶縁本体１４は、
互いに接合された絶縁材料の複数の層によって形成可能であり、この本体１４は
金属基部１６に接合される。この本体１４は更に、それぞれの絶縁層１４の表面
にスクリーン印刷された金属回路１８を含むことができる。層１４に形成された
導電バイア２０には、層１４上の様々な回路１８を結合させるために、導電材料
が充填される。これらのバイア２０は本体１４を通じて延び、様々な導体１８を
本体１４の上面２２と結合させる。
【０００６】 上の基板は多層プリント回路基板として知られている。これは約９５０℃未満
で結晶化された低焼成温度ガラスから作られる。こうしたガラスには、マグネシ
ウムと、アルミニウムと、シリコンとの酸化物で作られるコージェライト・フォ
ーステライト型のガラスが含まれる。グリーンテープ構成物は細かく区分したガ
ラス粒子から作られ、随意的にその他の無機充填粒子を含み、有機ビヒクルと混
合され、スリップ又はスラリが形成される。このスリップはテープの形で成型さ
れ、グリーンテープと呼ばれる。このテープを乾燥させ、その後焼成して、セラ
ミック層が形成される。
【０００７】 導電回路は、銅、銀、及び金等の導電粒子と、一般にグリーンテープの生成に
使用したものと同じガラスであるガラス粒子と、有機ビヒクルとで作られた導体
インクをスクリーン印刷することで、グリーンテープの表面に加えることができ
る。グリーンテープにはバイアが形成され、これには、同じく一般にグリーンテ
ープの生成に使用したものと同じにすることが可能なガラス又は高いＴｇのガラ
スと、導電パウダと、有機ビヒクルとで作られた導電バイアインクが充填される
。この導電バイアは、スクリーン印刷された回路を電気的に結合させる。複数の
スクリーン印刷されたグリーンテープは、次に位置調整され、共に重ね合わされ
、有機材料を除去し、ガラスを結晶化させるために焼成される。
【０００８】 最近の成果には、グリーンテープスタックの底部に接合される金属支持基板の
追加がある。こうした金属支持部により、グリーンテープスタックに機械的な強
度が追加される。更に、グリーンテープスタックを金属支持基板に接合するのに
適切な接合ガラスが使用された場合、金属支持部はｘ及びｙの次元における収縮
を防止するので、すべての収縮はｚ又は厚さの次元において発生する。これによ
り、回路とグリーンテープスタック内に含まれる任意の受動素子とにおいて厳密
な許容範囲を実施できる。
【０００９】 金属支持部は、銅被覆モリブデン又は銅被覆Ｋｏｖａｒ（登録商標）合金で作
ることができる。Ｋｏｖａｒ（登録商標）は、鉄と、ニッケルと、コバルトと、
少量のマンガンとの合金でカーペンタ・テクノロジの登録商標である。接合ガラ
スは、金属支持基板上にスクリーン印刷することが可能であり、一般に、金属支
持基板及びグリーンテープのガラスより高い膨張係数を有する。接合ガラスは、
重量パーセントにおいて、約４５乃至５５％の酸化亜鉛、３０乃至４０％の酸化
ホウ素、３乃至７％の酸化カルシウム、及び３乃至７％のアルミナ、又は２０乃
至４５％の酸化バリウム、５乃至１５％の酸化カルシウム、１５乃至２２％の酸
化亜鉛、１５乃至２５％の酸化ケイ素、及び１５乃至２５％の酸化ホウ素を含む
ことができる。
【００１０】 Ｋｏｖａｒ（登録商標）と互換性のあるガラスは、結晶化可能なＺｎＯ−Ｍｇ
Ｏ−Ｂ2Ｏ3混合物を含む。こうしたガラスは、結晶化可能ではない鉛ベースのガ
ラス又は酸化物ベースのフィルタを含むこともできる。
【００１１】 グリーンテープスタックは、パンチ穴を付けて作ることが可能であり、ここに
受動素子を配置可能である。しかしながら、更に都合よく、コンデンサ、抵抗器
、インダクタ及びその他同種のものといった素子は、グリーンテープスタック上
にスクリーン印刷できる。こうした受動素子の製造については後で更に説明する
。
【００１２】 図１に示すように、本体１４は、上面２２に間隔を空けて形成された複数の凹
部２４を有する。図２において更に明確に表示されているように、それぞれの凹
部２４では、凹部２４の底部において導体１８の部分が露出している。更に、図
２に表示されるように、本体１４は、インダクタその他を形成するために周囲を
囲む（表示なし）又は埋め込み型の導体２８を有する磁性材料のエリア２６を有
することができる。
【００１３】 本体１４の上面２２はＩＣピース３０である。このＩＣピース３０は、ケイ素
等の半導体材料３８を備え、これはトランジスタ、ダイオード、抵抗器、及びコ
ンデンサを有し、これらは共に結合され、マイクロプロセッサ及び関連する回路
等の必要な回路又は一連の回路を形成する。こうしたＩＣ回路の構造は広く知ら
れており、詳細には説明しない。しかしながら、回路の様々な部分に関する端子
パッドは基部１６の表面まで延び、金属等の導電材料である端子隆起３２がそれ
ぞれの端子パッド上に形成される。端子隆起３２の代わりに、その他任意の公知
である表面に取付可能な端子のタイプを、それぞれの端子パッドで使用すること
ができる。このＩＣチップ３０は、本体１４の上面に設置されている端子隆起３
２によって基板上に取り付けられる。図１及び２の両方に表示されるように、そ
れぞれの端子隆起３２は、導電バイア２０の最上部に直接設置され、溶接又は半
田付けによって、その場所に接合される。したがって、ＩＣピース３０内の回路
は、端子隆起３２とバイア２０とを通じて、本体１４の導体１８と電気的に接続
される。希望する場合には、端子隆起３２とバイア２０との電気的接続を簡略化
するために、本体１４の上面２２で、それぞれのバイアの周囲及び上に導電端子
エリア（表示なし）を設けることができる。
【００１４】 基板１２の本体１４に設けられたそれぞれの凹部２４には、別個の電源回路チ
ップ３４が取り付けられる。それぞれの電源回路チップ３４は、必要な回路を形
成するトランジスタ、ダイオード、抵抗器、及びコンデンサ等、様々な回路要素
を有する半導体素材のチップを備えた集積回路である。それぞれの電源回路チッ
プ３４の回路は、好ましくは、集積回路システム１０に供給される高電圧を、電
源回路３４が接続される主回路の特定の部分に適した低電圧に変換するＤＣ−Ｄ
Ｃコンバータである。図２に示すように、それぞれの電源回路チップ３４は、ワ
イヤボンド３６によって、ＩＣピース３０上に設けられた回路のそれぞれの部分
と電気的に接続される。ワイヤボンド３６は、電源回路チップ３４から、凹部２
４の底部で露出する導体１８へ延びる。しかしながら、希望する場合には、表面
ボンド等、公知である任意の接続形態によって、電源回路チップ３４と導体１８
とを電気的に接続できる。したがって、それぞれの電源回路チップ３４は、大き
な入力電圧を、ＩＣチップ３０上に設けられた集積回路の特定の部分で必要とな
る低い電圧へ落とすように設計される。このため、システム１０には単一の相対
的に高い電圧が供給されるが、集積回路の各部分には、回路の特定の部分で必要
となる低い電圧のみが供給される。加えて、ＩＣチップ３０と電源回路チップ３
４との接続では、従来技術のチップにおいてチップ周囲に位置するパッドではな
く、電力を必要とするＩＣピース３０の領域にバイアを使用して直接結合される
。これにより、電力バスの厚さを許容範囲内に収めたままで、電力バス幅を狭く
保ち、ＩＣピース３０の長さを短くして、スペースを節約し、抵抗による電流の
損失及び電気ノイズを最低限に抑えることができる。更に、ＩＣピースの共通単
一接地では、電流を最小にして、幅を最小にすることができる。或いは、機能ブ
ロック間で異なるドライブ機構を使用し、信号の完全性に影響を与えることなく
、共通信号基準バス電圧において、ある程度の相違を認めることができる。更に
別の実施形態において、電源回路チップ３４の制御は、電源切り替えデバイスに
対する独立したチップ上で行うことが可能であり、又は共通制御チップを使用し
て、いくつかの出力切り替えデバイスを制御することができる。
【００１５】 希望する場合には、ＩＣピース３０又は電力回路チップ３４の表面上で、追加
のコンデンサ、インダクタ、変圧器、及び抵抗器を作成する、又は取り付けるこ
とができる。更に、こうしたデバイスは、基板１２の絶縁本体１４の層の中で作
成することができる。性能を最大限にするために、電源エネルギ蓄積コンデンサ
をＩＣピース３０の表面上で形成することができる。加えて、優れた電圧変動範
囲をもたらすために、ＩＣピース３０から電源回路チップ３４へのフィードバッ
ク線を設けることができる。
【００１６】 図３には、集積回路システム１０を含むパッケージ３８が表示されている。パ
ッケージ３８では、基板１２は、金属等の熱伝導材料で作られた放熱板４０上に
取り付けられる。放熱板４０は複数の放熱フィン４２を有する。基板１２は、基
部１６が放熱板４０の上面４１に載った状態で取り付けられ、適切な接合材料４
８によって固定される。カバー４４は、集積回路システム１０の全体で、集積回
路システム１０の外側の端部を超えて延びる。スペーサリング４６は、カバー４
４と集積回路システム１０の基板１２との間に取り付けられる。スペーサリング
４６は、カバー４４と集積回路システム１０との両方に固定される。スペーサリ
ング４６とカバー４４と集積回路システム１０との接合が断絶するのを防止する
ために、スペーサリング４６は、カバー４４と集積回路システム１０との間の熱
膨張係数を有する材料で作成する。カバー４４は、熱伝導に優れた材料で作成す
るか、又は、好ましくは、適切な冷媒流等による適切な閉鎖式能動冷却システム
を含む。集積回路システム１０の基板１２は、カバー４４の外周を超えて延びる
ように、カバー４４よりも大きくする。基板１２の本体１４に設けられた様々な
導体１８は、基板１２の端部に隣接するバイア２０まで延びる。バイア２０は本
体１４の上面まで延びる。入力および出力端子５０は、本体１４の端部に隣接す
る本体１４の上面２２上で延び、適切な端子隆起３２によってバイア２０に機械
的及び電気的に接続される。したがって、集積回路システム１０はパッケージ３
８内に密封され、放熱板４０とカバー４４とにより、二重の放熱手段が設けられ
る。入力及び出力端子５０は、導体１８及びバイア２０を通じて、ＩＣピース３
０の回路と電源回路チップ３４とに電気的に接続される。
【００１７】 したがって、本発明では、マイクロプロセッサ等の回路を有するＩＣ半導体ピ
ースを含む集積回路システムが提示され、この回路には複数の機能ブロックが設
けられ、そのそれぞれが別個の動作電圧を利用し、場合によっては異なる動作電
圧を利用する。更に、ＤＣ−ＤＣコンバータ等の複数の電源が設けられ、そのそ
れぞれはＩＣピース上の別個の機能ブロックに電気的に接続され、それぞれの機
能ブロックには適切な電力が供給される。電源は、好ましくは、ＩＣピースが取
り付けられるのと同じ、絶縁素材の基板に取り付けられる。それぞれの電源は、
ＩＣピース上の端子パッド又は隆起と接続する基板の導体及びバイアを通じて、
ＩＣピース上の個々の機能ブロックと電気的に接続する。或いは、適切である場
合には、電源は最適な接続技術によってＩＣピースに直接接続される。ＩＣピー
スの端部周辺の端子パッドではなく、機能ブロックに電源を直接接続することで
、電力バスの厚さを許容範囲内に収めたままで、電力バス幅を狭く保ち、長さを
短くして、スペースを節約し、抵抗による電流の損失及び電気ノイズを最低限に
抑えることができる。更に、ＩＣピースの共通単一接地では、電流を最小にして
、幅を最小にすることができる。
【００１８】 一部の回路では、誘電率の高い低電圧コンデンサと、抵抗器及び小型インダク
タとが必要である。本発明のシステム１０では、こうしたコンデンサ、抵抗器、
及びインダクタは、基板１２の誘導性本体１４に組み込むことができる。
【００１９】 焼成多層セラミックプリント回路基板スタックに埋め込まれた高誘電率コンデ
ンサは既に知られている。スクリーン印刷可能な低焼成温度コンデンサインクは
、ニオブ酸鉛マグネシウム又はチタン酸鉛粉末を、ガラス粉末又は酸化鉛粉末、
及び適切な有機ビヒクルと混合することで生成される。高誘電率コンデンサを形
成するために、コンデンサ層は通常は銀で作成される導体層と交互に配置される
。
【００２０】 埋め込み抵抗器を、この多層セラミックシステムの一部にすることもできる。
厚い膜抵抗器は、酸化ルテニウムと低温で焼結する適切なガラスとを有機ビヒク
ルに混合することで作成可能である。抵抗器インクによって、金属支持基板上で
グリーンテープスタックにスクリーン印刷し、１乃至２本のグリーンテープで覆
い、下にある第一の導体層で終端処理される。グリーンテープの位置調整を行い
、共に重ね合わせ、焼成する。第二の導体層は、焼成され支持されるグリーンテ
ープスタックの最上部にスクリーン印刷され、その後焼成される。
【００２１】 インダクタは、銀から、好ましくは銀粉末及び銀薄片の混合物から作られた厚
い膜コンダクタインクをガラスと有機ビヒクルと共にグリーンテープ上にスクリ
ーン印刷することで作られる。
【００２２】 本発明のデバイスにおいて、コンデンサ、抵抗器、及びインダクタは、基板上
の好きな場所に配置できる。これにより、接地／電力ノイズの結合が排除される
ようコンデンサ及びインダクタを適切に配置できる。希望する場合には、コンデ
ンサは電源回路チップ３４、又は信号処理ピース３０上に設けることが可能であ
り、或いは、本体１４の凹部２４又は本体１４の上面に配置する別個の構成要素
にすることができる。更に、基板１２において、信号線を伝送線の中に入れ、望
ましくないクロストークを防止するシールド構造にすることができる。
【００２３】 本発明のＩＣデバイスで使用できるタイプ等の低電圧集積回路は、こうした低
電圧集積回路の動作電圧よりも高い電圧で動作する外部の集積回路又はシステム
と相互作用することが必要な場合がある。かかる場合、低電圧で動作するチップ
から、より高い電圧で動作する任意の他のチップへ信号を送信できるように、電
圧変換インタフェース回路が必要である。この電源チップは高電圧ＤＣ入力を低
電圧入力に変換する技術を利用するため、チップの未使用部分も、信号経路にお
いて低電圧チップと他のチップとの間の信号電圧変換を行うインタフェース回路
の構築に利用される。こうしたケースでは、電源チップ上の基板上での金属化を
使用して、一つのボルト信号が基板から電圧変換回路へ送られ、電圧変換後、基
板上の出力パッドへ送られる。高電圧入力信号は逆向きだが同様の経路を通る。
【００２４】 本発明のデバイスについて、電源チップと基板上に取り付けられた別のチップ
上に設けられたインタフェース回路を有するものとして、表示及び説明されてい
るが、電源回路とインタフェース回路とは単一のシリコンチップ上に配置できる
。加えて、電源回路と、単一レベル変換インタフェース回路と、単一の処理回路
とは、単一のシリコン基板上で作成できる。更に、コンデンサ、抵抗器、及びイ
ンダクタは、単一のシリコンチップに統合すること、又は単一のシリコンチップ
の表面で作成することが可能である。更に、電源回路は、機能ブロックが使用さ
れていない時に「スタンバイ」状態となるスマート電源にすることができる。
【図面の簡単な説明】
【図１】 本発明の集積回路システムの形状を示す断面略図である。
【図２】 図１に示した集積回路システムの丸で囲まれた部分を示す拡大断面図である。
【図３】 本発明の集積回路システムを含むシールパッケージの断面略図である。
【符号の説明】
１０ … 集積回路システム １２ … 基板 １４ … 本体 １６ … 基部 １８ … 回路 ２０ … バイア ２２ … 上面 ２４ … 凹部 ２６ … エリア ２８ … 導体 ３０ … ＩＣピース ３２ … 端子突起 ３４ … 電源回路チップ ３６ … ワイヤボンド ３８ … 半導体材料 ４０ … 放熱板 ４２ … 放熱フィン ４４ … カバー ４６ … スペーサリング ４８ … 接合材料 ５０ … 出力端子
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ０９／３２７，７９７ (32)優先日 平成11年６月８日(1999．6．8) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ，Ｓ Ｇ (72)発明者 グッドマン， ローレンス， アラン アメリカ合衆国， ニュー ジャージー 州， プレインズボロ， パーカー ロー ド サウス 149 Ｆターム(参考） 5F036 AA01 BB05 BE09

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 表面を有する絶縁材料の基板と； 前記基板表面に取り付けられ、複数の機能ブロックを有する電気回路を含む、
    ＩＣ半導体ピースと； 前記基板に取り付けられる複数の電源チップであって、前記電源チップのそれ
    ぞれは、前記ＩＣピースの別個の機能ブロックに電気的に接続されると共に、電
    源チップが接続される回路の機能ブロックで必要となる低い電圧まで入力電圧を
    低下させることができる、複数の電源チップと、 を備える、集積回路システム。
  2. 【請求項２】 基板が基板を通じて延びる複数の導電体を含み、電源チップ
    がＩＣピースの機能ブロックに電気的に接続されるように、前記電源チップとＩ
    Ｃピースが基板の導体に電気的に接続される、請求項１の集積回路システム。
  3. 【請求項３】 基板が絶縁材料の多数の層から作られる本体を備え、導体が
    多数の層のそれぞれの上に置かれ、導電材料のバイアが絶縁層を介して導体を本
    体表面に接続する、請求項２の集積回路システム。
  4. 【請求項４】 ＩＣ半導体ピースが表面上に複数のコンタクトを有し、該コ
    ンタクトが基板の表面にある基板のバイア又は基板表面上の導体上に位置すると
    共に係合する、請求項３の集積回路システム。
  5. 【請求項５】 基板の本体が上面に複数の凹部を有し、それぞれの凹部にお
    いて導体が露出され、導体及びバイアを介してＩＣピースに電気的に接続される
    ように、電源チップが凹部に設置されると共に導体に電気的に接続される、請求
    項４の集積回路システム。
  6. 【請求項６】 基板の本体が磁性材料の領域を含み、磁性体の内部の導体又
    は磁性体を取り囲む導体が埋め込み型インダクタを形成する、請求項３の集積回
    路システム。
  7. 【請求項７】 絶縁層にコンデンサインクをスクリーン印刷し、コンデンサ
    インク層の上下に導体インクをスクリーン印刷することで、多数の絶縁層にコン
    デンサが埋め込まれる、請求項６の集積回路システム。
  8. 【請求項８】 ハウジングがＩＣピースと基板とを取り囲んで収容し、ＩＣ
    ピースが冷却されるようにハウジングが熱伝導能力を有する、請求項２の集積回
    路システム。
  9. 【請求項９】 ハウジングが基板を取付けた放熱板を含み、前記放熱板が熱
    伝導材料から形成されると共に該放熱板から延びるフィンを有する、請求項８の
    集積回路システム。
  10. 【請求項１０】 ハウジングが、 ＩＣチップ上で延びて冷却手段を有するカバーと、 カバーと基板との間にＩＣピースを収容するようにカバーを基板に固定する手
    段と、 を更に備える、請求項８の集積回路システム。
  11. 【請求項１１】 基板上のコンデンサ、ＩＣピース、及び／又は上にある様
    々な回路に電気的に接続された電源チップを含む、請求項１の集積回路システム
    。
  12. 【請求項１２】 基板上のインダクタ、ＩＣピース、及び／又は上にある様
    々な回路に電気的に接続された電源チップを含む、請求項１の集積回路システム
    。
  13. 【請求項１３】 ＩＣピース上の回路と電源チップとの間に接続される電圧
    フィードバック手段を更に含む、請求項１の集積回路システム。
  14. 【請求項１４】 複数の機能ブロックを有する電気回路を含むＩＣ半導体ピ
    ースと； 前記半導体ピース上の複数の電源回路チップであって、前記電源回路チップの
    それぞれは、別個の機能ブロックに接続されると共に、電源回路チップが接続さ
    れる回路の機能ブロックで必要となる低い電圧まで入力電圧を低下させることが
    できる、複数の電源回路チップと、 を備える、集積回路システム。
  15. 【請求項１５】 複数の電源チップがシリコン基板上の単一のチップとして
    形成される、請求項１の集積回路システム。
  16. 【請求項１６】 多数の電源チップを含む単一のシリコンチップが、前記集
    積回路システムの入出力回路を更に含む、請求項１５の集積回路システム。
  17. 【請求項１７】 入出力回路はまた、低電圧で動作するＩＣピースと、より
    高い電圧で動作する外部回路との間での電圧レベル変換を行うことができる、請
    求項１６の集積回路システム。
  18. 【請求項１８】 電源チップの一部が共通のシリコンチップ内に結合形成可
    能であり、他の部分が別のチップ内に形成される、請求項１の集積回路システム
    。
  19. 【請求項１９】 ＩＣピースと電源チップとの間の特定の接続が、基板を介
    した接続を使用しない直接接続によって実施できる、請求項２の集積回路システ
    ム。
JP2000581688A 1998-11-12 1999-11-12 集積回路電源 Pending JP2002529933A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US10807798P 1998-11-12 1998-11-12
US11790899P 1999-01-29 1999-01-29
US09/327,797 1999-06-08
US60/117,908 1999-06-08
US60/108,077 1999-06-08
US09/327,797 US6181008B1 (en) 1998-11-12 1999-06-08 Integrated circuit power supply
PCT/US1999/026747 WO2000028590A1 (en) 1998-11-12 1999-11-12 Integrated circuit power supply

Publications (1)

Publication Number Publication Date
JP2002529933A true JP2002529933A (ja) 2002-09-10

Family

ID=27380409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000581688A Pending JP2002529933A (ja) 1998-11-12 1999-11-12 集積回路電源

Country Status (4)

Country Link
US (1) US6181008B1 (ja)
JP (1) JP2002529933A (ja)
KR (1) KR20010104237A (ja)
WO (1) WO2000028590A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525691A (ja) * 2009-04-29 2012-10-22 エスティー‐エリクソン グレノーブル エスエーエス 複合電子回路アセンブリ

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079592A1 (en) * 1999-06-17 2000-12-28 Hitachi, Ltd. Semiconductor device and electronic device
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
US6884086B1 (en) * 2000-09-28 2005-04-26 Intel Corporation System and method for connecting a power converter to a land grid array socket
SG100635A1 (en) * 2001-03-09 2003-12-26 Micron Technology Inc Die support structure
US6798055B2 (en) 2001-03-12 2004-09-28 Micron Technology Die support structure
JP2002353325A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置
JP3944369B2 (ja) * 2001-09-12 2007-07-11 株式会社日立製作所 半導体集積回路モジュール及びその使用方法
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
TW578292B (en) * 2002-11-22 2004-03-01 Via Tech Inc Chip to eliminate noise and manufacturing method thereof
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
US20040188811A1 (en) * 2003-03-24 2004-09-30 Intel Corporation Circuit package apparatus, systems, and methods
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
US7368798B2 (en) * 2005-03-28 2008-05-06 Akros Silicon Inc. Integrated DC/DC converter substrate connections
KR100618903B1 (ko) * 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
KR101493866B1 (ko) * 2008-02-28 2015-02-16 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US20100054001A1 (en) * 2008-08-26 2010-03-04 Kenneth Dyer AC/DC Converter with Power Factor Correction
DE102008047028B4 (de) * 2008-09-13 2011-06-09 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
US8847349B2 (en) * 2012-12-21 2014-09-30 Texas Instruments Incorporated Integrated circuit package with printed circuit layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230367U (ja) * 1985-08-07 1987-02-24
US5444296A (en) 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5608261A (en) 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
US5790384A (en) 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525691A (ja) * 2009-04-29 2012-10-22 エスティー‐エリクソン グレノーブル エスエーエス 複合電子回路アセンブリ

Also Published As

Publication number Publication date
KR20010104237A (ko) 2001-11-24
WO2000028590A1 (en) 2000-05-18
US6181008B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
JP2002529933A (ja) 集積回路電源
KR100197187B1 (ko) 고주파전력 증폭회로장치
EP1594164B1 (en) Integrated circuit for driving semiconductor device
US7932800B2 (en) Method and apparatus for three-dimensional integration of embedded power module
EP0416726A2 (en) Plastic encapsulated package for integrated circuit die
EP2320458B1 (en) Semiconductor device
US20060170113A1 (en) Semiconductor device
JP2002136104A (ja) 電力コンバータアセンブリ
WO2008005614A2 (en) Chip module for complete power train
CN100562999C (zh) 电路模块
US20090284944A1 (en) Split thin film capacitor for multiple voltages
JPH11154726A (ja) 交換手段を備える半導体装置
JP2002509364A (ja) 小型電源
JPH05304248A (ja) 半導体装置
US6147393A (en) Isolated multi-chip devices
US6791127B2 (en) Semiconductor device having a condenser chip for reducing a noise
US20230326913A1 (en) Package for power semiconductor devices
US7692293B2 (en) Semiconductor switching module
EP1149419B1 (en) Multi-chip module for use in high-power applications
US20020117748A1 (en) Integrated circuit power supply
WO2001048820A1 (fr) Dispositif en semi-conducteur comportant une puce nue de semi-conducteur montee par soudage par billes, et element de carte a condensateur en couche mince pour puce nue de semi-conducteur montee par soudage par billes
CN115939090A (zh) 一种应用于大电流电源芯片的直连型封装结构及其封装方法
KR100861863B1 (ko) 다중 반도체 칩 모듈
JP2003229521A (ja) 半導体モジュール及びその製造方法
CN220208957U (zh) 功率模块及电子设备