KR20010101023A

KR20010101023A - 아날로그-디지탈 변환을 조정하기 위한 방법 및 시스템

Info

Publication number: KR20010101023A
Application number: KR1020017006215A
Authority: KR
Inventors: 피터 헨델; 미카엘 페터슨; 미카엘 스코그룬드
Original assignee: 엘링 블로메; 텔레포나크티에볼라게트 엘엠 에릭슨
Priority date: 1998-11-20
Filing date: 1999-11-08
Publication date: 2001-11-14
Also published as: CN1333948A; US6407685B1; JP2002530988A; EP1133828A1; US6127955A; EP1133828B1; CA2349259A1; DE69930409D1; JP4596648B2; WO2000031876A1; CN1290265C; DE69930409T2; AU769594B2; AU1590800A

Abstract

미지 변수들을 가지는 기준신호들로부터 ADC가 교정될 수 있도록 해주는 방법과 시스템이다. 소정의 아날로그 기준신호 (s(t))가 ADC(310)에 공급된다. ADC(310)의 출력(x(k))은 교정 논리(320)가 사용하여 기준신호(s(t))의 적어도 한 변수를 추정한다. FIR필터(455)는 입력으로서 x(k)신호를 받아들여, s(t) 신호의 샘플링된 예로서 추정 ()를 출력한다. 아날로그 입력신호의 파형 지식을 사용하여 디지탈 영역에서 아날로그 입력신호를 근사하는 재구성 테이블(S₀,...,S_M-1)이 생성된다. 실제 ADC 출력(x(k))이 재구성 테이블(S₀,...,S_M-1) 내 값들과 비교되어 교정을 위한 정정 테이블(350)이 생성된다. 정정 테이블(350)을 학습하는데 지속적인 시간 기준신호를 사용할 수 있다. 본 방법과 시스템은 적응적이어서, 이를 어떠한 사인곡선 입력신호로도 적용할 수 있다.

Description

아날로그-디지탈 변환을 조정하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR CALIBRATING ANALOG-TO-DIGITAL CONVERSION}

보편적인 세상사는 아날로그 영역에서 움직이지만, 정보신호(예컨대, 데이터 등)들은 보다 효율적으로 디지탈 영역에서 처리하고, 전송하고 또는 조작할 수 있다. 아날로그 영역에서 디지탈 영역으로 변환은 ADC로 이루어진다. ADC는 입력으로서 아날로그 신호를 수신하여 출력으로서 디지탈 신호를 생성한다. 그러나, ADC가 이상적인 방식으로 동작한다 하더라도 아날로그 신호에 존재하는 몇몇 정보는 변환 프로세스 동안에 상실될 수 있다. 불행히도, 실제 ACD는 이상적인 방식으로 동작하지 않는다. 따라서, 실제 ADC의 디지탈 출력은 이상적인 ADC에서 정확히 이루어지는 것과 같이 아날로그 입력을 따르지 못한다.

따라서, 실제 사용하고 있는 ADC를 이상적인 ADC에 근사시키도록 하거나 및/또는 조정하는 것이 유익하다. 실제 사용하고 있는 ADC의 성능을 이상적인 ADC에 가능한 가깝게 모사하도록 하기 위해 실제 ADC 를 교정하는 기술이 개발되었다. 예컨대, ADC들은 전통적으로 고정밀 디지탈 전압계를 사용하여 교정하여 정적인 또는 천천히 변하는 아날로그 기준전압을 디지탈화할 때에 발생하는 에러의 특성을 묘사한다. 이러한 정적인 테스팅으로부터 나오는 결과는 하드웨어 또는 소프트웨어로 구현되는 교정방법을 위한 기초가 된다. 통상적인 ADC 교정의 다른 방법은 사인곡선인 기준신호를 사용하는 것이다. 이 기준신호를 샘플하고, 이상적인 샘플값의 추정들을 계산한다. 이들 추정들은 교정신호의 최소 제곱 에러기준(minimum squared error criterion)을 사용하여 계산한다. 상기 에러기준은 교정신호의 주파수를 아는 것을 필요로 한다. 그런 다음, 상기 에러(즉, 추정한 값들과 교정 중인 ADC가 출력한 실제 샘플값들 간의 차이)들은 정정 테이블을 구축하는데 사용된다. 정정 테이블은 계속하여 실제 (예컨대, 비-교정, 실용 본위 등) 아날로그 입력 신호들의 샘플값을 수정하는데 사용할 수 있다.

효과적인 교정 방법은, ADC 교정 주기 동안에 기준신호를 샘플 단위를 기반으로 동적으로 추정하여야 하는 것을 필요로 한다. ADC 교정 동안에 하나 이상의 미지 변수들(예컨대, 주파수, 위상 등)을 가지고서 기준신호(예컨대, 교정신호)의 동적인 추정을 행하는 방법이 현재는 없다. 그러므로, 현존하는 교정 절차는 정확하고 또한 값비싼 신호발생기 및/또는 정확하고 값비싼 측정부품에 의존하고 있다.

본 발명은 아날로그-디지탈 변환기(ADS)의 분야에 관한 것으로서, 특히 알지 못한 변수들을 가지는 기준 신호들의 동적인 추정으로 교정이 이루어지는 ADC의 디지탈 교정에 관한 것이다.

도 1은 본 발명을 구현할 수 있는 예시적인 ADC 환경을 설명하는 도면.

도 2A는 예시적인 아날로그 입력신호 대 이상적인 ADC 의 디지탈 출력 신호 그래프.

도 2B은 예시적인 아날로그 입력신호 대 실제 ADC 의 디지탈 출력 신호 그래프.

도 3A은 본 발명에 따른 예시적인 교정의 적용을 설명하는 도면.

도 3B는 본 발명에 따른 다른 예시적인 교정의 적용을 설명하는 도면.

도 4A는 예시적인 ADC와 본 발명에 따라 표시된 선택 신호를 가지는 관련 교정기를 도시하는 도면.

도 4B는 본 발명에 따른 교정 논리의 한 실시예의 예시적인 세부를 설명하는도면.

도 4C는 본 발명의 따른 교정 논리의 다른 실시예의 예시적인 세부를 설명하는 도면.

도 5는 본 발명에 따라 ADC를 교정하기 위한 방법을 흐름도 형태로 설명하는 도면.

도 6은 기준신호 재구성 해석을 그래프 형태로 설명하는 도면.

도 7은 교정되지 않은 성능 특성과 교정된 성능 특성을 그래프 형태로 설명하는 도면.

선행기술의 단점들은 본 발명의 방법과 시스템으로 극복할 수 있다. 예컨대, 지금까지 인식되지 않았듯이, 미지의 변수를 가지는 주어진 파형의 기준신호를 사용하여 ADC의 교정을 가능하게 하는 것이 유익할 수 있다. 실제로, 이러한 교정절차가 단일 ADC 를 사용하는 시스템의 과잉 프로세스 용량을 사용하여 실시간으로 이루어질 수 있다면 유익할 수 있다.

이들 및 다른 장점들은, 발생시키기 쉬운 아날로그 교정신호(예커대, 사인곡선 신호)를 사용하여 ADC를 교정하는 본 발명의 방법과 시스템으로 달성할 수가 있다. 그러나, 본 발명은 톱니파 및 삼각파와 같은 다른 교정신호에도 동등하게 마찬가지로 적용할 수 있다. 본 발명의 원리에 따른 교정방법은 교정신호의 실제 변수들(예컨대, 사인곡선형 교정신호에 대한 진폭, 주파수, 초기 위상 등)에 무관하다. 교정을 위해 필요한, 인가하는 교정신호의 적절한 변수는 변환된 디지탈 신호로부터 계산한다.

한 실시예에서, 본 발명은 여러 개의 예시적인 동작 부품으로 구성된다. ADC의 디지탈 출력에서부터 공지 파형의 교정신호의 관련 변수(예컨대, 주파수)의 추정들을 추정기가 계산한다. 필터는 일시적인 정보와 추정된 교정신호의 변수들에 관련된 적어도 하나의 변수를 사용하여 디지탈 영역에 교정신호를 재구성한다. 또한 테이블 발생기는 ADC 출력과 상기 재구성된 교정신호로부터 정정 테이블 엔트리를 계산한다. 이들 예시적인 부품들은 하드웨어, 소프트웨어 또는 이들의 조합으로 구현할 수 있다. 다른 특정 실시예를 포함하여, 본 발명의 다른 원리를 아래에서 더 설명한다.

본 발명의 중요한 기술적 장점은, ADC 교정을 소프트웨어에서 완전히 구현할 수 있다는 것이다.

본 발명의 다른 중요한 기술적 장점은 아날로그 교정신호에서 변화에 대해강건함을 제공한다는 것이다.

본 발명이 또 다른 중요한 기술적 장점은, ADC 교정의 효율성을 개선할 수 있는 능력인데, 이에 따라 보다 적은 교정신호의 샘플이 필요하다.

상기에서 설명한 본 발명의 특징들은 첨부도면에 도시된 예들을 참조하여 아래에서 상세히 설명한다. 기술된 실시예들은 설명과 이해의 목적으로 제공되고 또한 수많은 동등한 실시예들을 생각해 볼 수 있다는 것은 본 기술분야의 당업자라면 잘 알 것이다.

본 발명의 보다 완벽한 이해는 첨부도면과 함께 이루어진 다음의 상세한 설명을 참조함으로써 이루어질 수 있다.

본 발명의 바람직한 실시예와 이의 장점들은 도 1-7을 참조함으로써 가장 잘 이해할 수 있다. 도면에서 같고 또한 대응하는 부분에 대해서 동일한 참조부호를 사용한다.

도 1을 참조하여 보면, 본 발명의 구현할 수 있는 예시적인 ADC 환경이 설명되어 있다. ADC(105)는 전기통신시스템 환경(100)의 일부로서 도시되어 있다. 특히, 환경(100)은 전화교환시스템(SS)(120)(예컨대, 유선 시스템에서 노드)와 통신하는 이동 무선시스템 기지국(BS)(110)의 수신기(115)를 포함한다. 상기 수신기(115)는 (이동 무선시스템의 이동국(MS)(도시되지 않음)에서부터 전송되는) 아날로그 입중계신호를 아날로그 필터 H(s)(125)에 제공하고, 상기 필터는 ADC(105) 아날로그 입력신호의 대역폭을 하나의 나이키스트 영역으로 제한된다. ADC(105)의 디지탈 출력신호는 디지탈 필터 H(z)(130)에 연결되고, 상기 필터는 입중계 신호를 필터링할 수 있다. 디지탈 필터 H(z)(130)의 출력은 처리되어 SS 120으로 전송될 수 있다.

ADC(105)는 시간연속(time continuous) 및 진폭연속(amplitude continuous) 신호를 시간이산(time discret) 및 진폭이산(amplitude discret) 신호로 변환한다. ADC(105)의 출력 데이터율은 샘플링 클럭 발생기(135)에 의해 주파수 F_s로 제어되고, 또한 이는 ADC 출력의 데이터율이다. ADC(105)는 선택된 순간에 아날로그 필터 H(z)(125)로부터 수신하는 (아날로그 필터링된) 아날로그 입력신호의 순간값을 유지하는 샘플 및 유지(S/H) 회로(도 1에 도시되어 있지 않음)를 선택적으로 포함할 수 있어서, ADC(105)가 이들을 샘플할 수 있다.

ADC(105)는 샘플된 아날로그 입력신호 각각을 유한수의 레벨들 중 하나로 양자화하여 각 레벨(예컨대, 코드들)을 샘플링 클럭 발생기(135)의 속도를 디지탈 출력으로서 전달되는 비트 패턴에 나타낸다. ADC(105)의 디지탈 출력은 예시적인 수의 8비트들로 구성된다. 그러므로, 256레벨들을 나타낼 수 있다. 전기통신시스템 환경(100)을 본 발명의 바람직한 실시예를 설명하는데 사용한다. 그러나, 본 발명의 원리들은 비디오 구현, 델타 변조, 플래쉬 ADC, 집적 ADC, 펄스 부호 변조(PCM), 시그마-델타 ADC 및 연속 근사 ADC 등과 같은 다른 ADC 환경에도 적용할 수 있다.

도 2A를 참조하면, 이상 ADC의 예시적인 아날로그 입력신호 대 디지탈 출력신호 그래프가 설명되어 있다. 이상 ADC 그래프는 200으로 도시되어 있다. 가로좌표 축(210)은 아날로그 입력을 나타내고, 세로좌표 축(220)은 디지탈 출력의 레벨을 나타낸다. 대각 대쉬선(230)은 아날로그 입력신호에 대한 선형의, 비-양자화 출력응답을 나타내고, 여기에서는 양자화된 출력에 대한 조준선으로 사용된다. 이상 ADC의 대응 출력은 계단형 선(240)으로 표시된다. 도시된 바와 같이, 이상 ADC 디지탈 출력(240)은 주어진 수의 양자화 레벨(예컨대, 해상도)와 샘플링율로 가능한 정확하게 아날로그 입력(230)을 따른다.

도 2B를 참조하여 보면, 실제 ADC의 예시적인 아날로그 입력신호 대 디지탈 출력신호 그래프가 도시되어 있다. 실제 ADC 그래프는 250으로 표시한다. 대각 대쉬선(230)은 디지탈 출력의 이상적인 중간-단계 천이에 대한 조준선으로 도시되어 있다. 실제 ADC의 대응 출력은 대략적인 계단형 선(260)으로 표시되어 있다. 도시된 바와 같이, 실제 ADC 디지탈 출력(260)은 동일한 주어진 수의 양자화 레벨들과 샘플링율로 이상 ADC(도 2A)가 행하는 것만큼 정확하게 아날로그 입력(230)을 따라가지 못한다. 그러므로, b-비트 ADC의 유효 비트수 b_EFF는 에러들(예컨대, 오프셋 에러, 이득 에러, 및 선형성 에러)로 인해 실제 비트(b)의 수와는 다를 수 있다. 본 발명의 ADC 교정 원리는 이들 다양한 에러조건들을 개선한다.

본 발명의 ADC 교정 원리의 적용은 통상적인 해결책들에 비해 많은 장점을 제공한다. 예컨대, 아날로그 교정신호에서 변화들에 대해 강함이 제공된다. 본 발명은 파형 유형에 대한 사전 지식을 활용하여 양자화된 교정신호의 샘플들로부터 관련 변수정보를 계산하기 때문에 매우 안정된 신호 발생기가 필요없다. 상기 교정신호는 ADC를 사용하는 시스템(본 시스템은 집적회로(IC), BS 등일 수 있다)내에 포함되는 덜 복잡하고 덜 정밀한(그렇지만 스펙트럼적으로 순수한) 국부 발진기로 발생시킬 수 있다. 본 발명은 기준 입력신호와 기능적 입력신호간을 스위칭하는 두 개의 ADC들을 사용하여 설계를 할 수 있도록 해주는데, 하나의 ADC는 교정되는 반면 다른 하나는 기능적으로 동작한다.

본 발명의 다른 예시적인 장점은 통상적인 해결책들에 비해 효율이 증가한다는 것이다. (아래에서 더 설명하는)필터가 선행 방법들 보다 기준신호의 추정을 더 잘할 수 있도록 하기 때문에, 교정을 위해 소수의 기준신호의 샘플이 필요하다. 부수적으로, 교정방식은 소프트웨어로 완전히 구현할 수 있다. 만일, ADC가 접속되는 시스템이 충분한 과잉(overflow) 용량을 가진다면, 부수적인 디지탈 신호처리(DSP) 자원(예컨대, 하드웨어, 프로세싱 주기 등)들이 필요하지 않다. 원칙적으로, 교정은 아래에서 더 설명하는 바와 같이 정규 동작 동안에 투과(투명)적 (transparently) 되고 또한 공지 파일롯을 사용하여 메모리 액세스에만 의해서 지연된다. 따라서, 정정 테이블은 기준신호로서 사용되는 파일롯 톤(tone)으로부터 짧은 샘플들의 버스트로 증분하도록 학습되어, 기준신호에 교호로 연결되어 입중계 기능 신호의 공지 휴지기 동안에 증분적으로 교정되는 단지 하나의 ADC 만을 사용하여 설계할 수 있도록 해준다.

파일롯은 전체 신호채널의 정보부에서부터 떨어져 있는 신호이지만 동일한 물리적 전송매체를 통해 반송된다. 파일롯은 활용 신호대역에서 단지 하나의 주파수만을 점유할 수 있고(소위 파일롯 톤), 정보는 파일롯 측면 또는 둘레로 그 주파수가 확산될 수 있지만, 파일롯과 동일한 주파수로 확산되지 않는다. 파일롯은 종종 시스템을 조정하여 정보를 가능한 높은 품질로 전송하는데 사용된다. 파일롯은 잘 공지된 특성을 가지기 때문에, 파일롯을 측정하여 채널을 통해 반송되는 정보에 상관없이 신호레벨, 동기화 클럭 등을 조정하는데 사용할 수 있다. 본 발명의 원리에 따라서, 다른 목적으로 관련 시스템에 이미 상주할 수 있는 파일롯 신호를 기준신호로 사용하여 ADC를 교정하는데 사용할 수 있다.

본 발명의 원리들의 적용으로 제공되는 다른 장점은, 교정방식이 기준신호에 적응되어 파형의 유형만을 아는 것이 필요하다는 것이다. 이는 교정절차가 여러개의 상이한 주파수들을 사용할 수 있도록 하고 또한 확장된 정정 테이블을 사용하여 디자인할 수 있도록 해준다. 정정 데이블 어드레싱은 이전 샘플의 값과 현 샘플의 값 간의 차이에 따라 다른 어드레스들로 확장된다. 이는 ADC에서 에러의 동적인 면을 정정한다. 게다가, 교정방법에 대해 정정 테이블을 미리 로딩하고(preloading) 또한 정정 테이블을 출력을 사용함으로써 선형성의 개선이 더 강화될 수 있다. 이 개선은, 적어도 부분적으로, 기준신호의 보다-정확한 진폭 추정에 의한 것이다.

도 3A를 참조하여, 본 발명에 따라 교정의 예시적인 적용을 설명한다. ADC( 310A)와 교정장치(340A)들이 300으로 도시되어 있다. ADC(310A)는 아날로그 기능 입력신호를 수신할 수 있고, 교정장치(340A)는 디지탈 교정된 출력신호를 생성한다. 예컨대, ADC(310A)는 (도 1의) ADC(105)와 동등할 수 있고, 또한 교정장치 (340A)는 정정 테이블(350)을 포함할 수 있다. ADC(310A)가 입중계 기능 신호를 처리하게 되면, 스위치(330A)는 기능 신호에 접속되고, 스위치(330B)는 ADC(310A)의출력에 접속될 필요가 없다. 그러나, 기능 신호가 공지 휴지기에 있으면, 스위치 (330A)는 기준신호에 접속되고, 스위치(330B)는 ADC(310A)의 출력을 교정논리(CL) (320)에 접속시킨다. CL(320)은 정정 테이블(350)에 대한 상관 테이블 출력을 생성할 수 있다. 이러한 방식에서, 본 발명의 CL(320)의 속도는 단일 ADC(310A)만으로 실시간 교정이 이루어지게 한다. 스위치(330B)는 선택적으로 교정기(340A)의 일부일 수 있다.

그러므로, 스위치(330A)는 기능 동작모드와 교정 동작모드 간의 스위치를 지원한다. 한편, 스위치(330B)는 교정 동안에 피드백 시스템이 활성되도록 한다. 따라서, 교정절차는 두 단계로 이루어질 수 있다. 첫번째 단계에서, 스위치(330B)는 ADC(310A) 출력에 접속된다. 정정 테이블(350)이 학습되었으면, 스위치(330B)는 정정 테이블(350)의 출력에 접속되어, 테이블의 보다 미세한 조정이 이루어질 수 있도록 한다. 예컨대, 300의 ADC(310A)와 교정기(340A)는 파일롯 톤을 사용하는 교정에서 잇점을 얻을 수 있다. 예컨대, ADC(310A) 입력 범위의 대부분을 사용하는 진폭을 가지는 파일롯 톤이 기능 신호에 있고 또한 스펙트럼의 정보 반송부에 공지 휴지기가 있다면, 이 휴지기는 교정기준으로서 상기 파일롯을 사용하는 ADC 교정에 사용할 수 있다.

도 3B를 참조하여, 본 발명에 따른 교정의 예시적인 다른 적용을 설명한다. 본 발명은 또한 360으로 도시된 두 개의 ADC들로 실시간 교정이 가능하게 한다. 기준신호와 기능신호들은 스위치(330C 및 330D)를 통해 한 쌍의 ADC(310B 및 310C)에 각각 교대로 입력된다. 교정된 출력으로서 제공하기 위해, 스위치(330E)는 아날로그 기능 입력신호에 대응하는 전송된 디지탈 신호를 선택한다. 이러한 방식으로, 만일 필요하다면 교정은 연속적으로 이루어질 수 있다. 이 두 개의 ADC 예시 적용은, 정규 교정동작 동안에, 정규 동작동안 드리프트와 변화를 교정이 떠맡을 수 있도록 한다.

교정 테이블(350)을 제외하고는 교정 자원들을 공유할 수 있다는 것을 명심해야 한다. 즉, 단일 교정기(340)가 ADC(310B)와 ADC(310B)의 출력들을 (도시되지 않은 스위치로) 교대로 수신할 수 있다. 세 개의 스위치(330C, 330D 및 330E)들은 동기화될 수 있다. 스위치 변이는 샘플링 주기의 분수이므로 시스템을 통과하는 변환된 기능 데이터는 인터럽트되지 않는다. 예시적인 적용 360에서, ADC(310B 및 310C)들은 모든 스위치들이 동일 위상에 있도록 하기 위해 내부 지연을 가져서는 안된다. 그러나, 이는 출력 스위치(330E)의 지연(명확히 도시되지 않음)으로 해결할 수 있다.

도 4A를 참조하여, 예시적인 ADC 및 관련 교정기들이 본 발명에 따라 표시된 선택된 신호들로 예시적인 ADC와 관련 교정기를 설명한다. 예시적인 ADC(310)와 예시적인 교정기(340)들은 400으로 도시되어 있다. 아날로그 입력신호s(t)(예컨대, (도 1의) 수신기 115에서 수신되고, BS 110 내측에서 주파수 하향변환되고 필터링되는, MS 송신기(도시되지 않음)로부터 방출되는 공중 무선파 아날로그 음성신호)가 ADC(310)에 공급된다. ADC(310)는 (도 1의) BS(100)의 ADC(105)에 대응할 수 있다. ADC(310) (및 ADC 105)는 교정기(340) 내에 포함될 수 있다.

도 4A를 계속 참조하면, ADC(310)는 샘플기(sampler)(405)와, 양자화기(quantizer)(410) 및 부호기(coder)(415)를 포함할 수 있다. 그러나, 본 발명은 다른 ADC 설계에도 적용할 수 있다는 것을 알아야 한다. 샘플기(405)는 입력 아날로그 입력신호s(t)를 샘플링하여 샘플링된 시간이산 신호s(k)를 생성하고, 이 신호는 양자화기(410)로 전송된다. 그런 다음, 이 신호는 양자화기(410)와 부호기 (415)에 의해 디지탈 출력x(k)로 변환된다. 디지탈 출력x(k)은 정정 테이블(350)과 CL(320)을 포함하는 교정기(340)에 공급된다. 그런 다음, 교정기 (340)는 교정된 디지탈 신호y(k)를 생성한다.

도 4B를 참조하여, 본 발명에 따른 교정 논리의 한 실시예의 예시적인 세부를 설명한다. 교정기(340)는 (도 4A의)ADC(340)의 디지탈 출력신호x(k)를 수신하여 교정된 디지탈신호y(k)를 생성하는 것으로 도시되어 있다. 교정기(340)는 정정 테이블(350)과 CL(320)을 포함한다. 디지탈 출력신호x(k)는 아래에서 수학적으로 상세히 설명도히는 CL9320)의 예시적인 부품에 공급된다. 먼저, 디지탈 출력신호x(k)는 입력으로서 추정기/계산기(460)에 공급된다. 추정기/계산기(460)는 (i) 아날로그 입력 기준신호s(t)에 관련되는 적어도 하나의 변수(예컨대, 주파수 ω)를 추정하고, (ii) 계수들(예컨대, 계수C _ℓ )을 계산한다. 두 번째로, 디지탈 출력신호x(k)가 입력으로서(아날로그 계수C _ℓ 과 함께) 유한 임펄스 응답 (FIR) 필터(455)에 공급된다. FIR 필터(455)는s(k)의 추정를 생성한다. 이때,s(k)는 (도 4A의) 교정기(405)의 출력에 대응할 수 있다. 다른 필터 유형들도 대신에 사용할 수 있다는 것을 알아야 한다. 예컨대, FIR 필터(455) 대신에 무한 임펄스응답(IIR) 필터를 사용할 수 있다.

세 번째로, 정정 계산기(465)는 또한 입력으로서 디지탈 출력 신호x(k)를 수신한다. 정정 계산기(465)는 FIR 필터(455)로부터 계산된와 함께 디지탈 출력신호x(k)를 사용하여 정정 테이블(350)에 대한 테이블 엔트리(예컨대, s_i의 값)를 계산한다. 교정 동작 모드 동안에, 디지탈 출력신호x(k)는 정정 테이블(350)을 어드레스하는데 사용하고, 정정 테이블의 출력 s_i은 상기 어드레스를 위해 테이블 엔트리에 기록/저장된 데이터이다. 정정 테이블(350)은 메모리(예컨대, 랜덤 액세스 메모리(RAM) 또는 직렬 액세스 메모리(SAM))에 저장할 수 있다. 정정 테이블 (350)은 소정의 편리한 데이터 구조로 구성될 수 있기 때문에 표로 만든 형태일 필요는 없다는 것을 알아야 한다.

기능 동작 모드 동안에, 디지탈 출력 신호x(k)는 정정 테이블(350)을 어드레스하는데 계속 사용되지만, 이 어드레스에서 테이블 엔트리의 값은 판독/검색된 다음에 변수y(k)로서 출력된다. 그러므로, 디지탈 출력 신호x(k)는 정정 테이블(350)을 통과해 기능 및 교정 동작 모드 둘다로 들어간다. 정정 테이블(350)은y(k)의 기능적 사용과 소정의 교정 전에 모든 입력 레벨에 대해 s_i=x_i로 (i=0, ..., M-1) 초기화되는 것이 바람직하다(이러한 초기화는 명시적으로 도시되어 있지 않다). 따라서, 예정된 소정의 교정 단계가 시스템에서 발생할 때에 교정이 수행될 수 있다.

교정기(340)에 도시된 기능 유닛 각각을 아래에서 수학적인 형식으로 보다상세히 설명한다. FIR 필터(455), 추정기/계산기(460), 및 정정 게산기(465)들은 개별적인 전자 하드웨어 유닛일 필요가 없다는 것을 알아야 한다. 대신에 일반적인 목적의 DSP를 사용하여 소프트웨어로 (완전히 또는 부분적으로) 구현될 수 있다. 게다가, 유닛 각각은 교정기(340)와 ADC(310)를 채용하는 어떠한 시스템(예컨대, BS)의 과도 계산 용량을 사용하여 구현할 수 있다. 또한, 각각은 하드웨어, 펌웨어 (firmware) 등 또는 이들의 몇몇 조합으로 구현될 수 있고 및/또는 메모리 및/또는 프로세서 싸이클 과 같은 자원들을 공유할수 있다. 교정기(340)는 ADC(310)의 일부로서 통합될 수 있다는 것도 알아야만 한다.

도 4C를 참조하여, 본 발명에 따른 교정 논리의 다른 실시예의 예시적인 세부를 설명한다. 이 교정 논리 실시예의 예시적인 세부들은 480으로 표시되어 있고 또한 교정 샘플들의 수가 제한될 수 있는 구현을 목적으로 한다. 교정기(480)에서, (도 4B의 교정기(340))의) 정정 계산기(465)는 (1-C) 승산기(485)와, 합산기(490)와 "C" 승산기(495)로 대체되었고, 이는 정정 테이블(350)의 출력에서부터 피트백 루프를 형성한다. 따라서, 정정 테이블(350)으로 입력 s_i는 Cs_i와 (1-C)의 합이 된다. 교정기(480)를 마찬가지 방식으로 아래에서 수학적으로 더 상세히 설명한다.

ADC들을 교정하기 위해 다수의 방식들이 이전에 제안되었다. 실제로, 디지탈 영역에서 동작하는 한 교정 방식이 최근에, 여기에서 완전히 참조문헌으로 사용되는 IEEE Journal on Slid-State CIrcuits, Vol. 27, No. 12, pp. 1679-1688, 1992에 게재된 S.-H. Lee 및 B.-S. Song의 논문 "Digital-domain calibration ofmultistep analog-to-digital converts"에서 제안되었다. 상기 Lee와 Song의 논문에서 제안한 방법에서의 한 가지 단점은, 부호 에러들을 측정하기 위해 정확한 신호 발생기와 측정장치를 필요로 한다는 것이다.

이에 반해, 본 발명에 따른 ADC에 대한 교정 방식은 이러한 정확한 신호 발생기와 측정장치들을 필요로 하지 않는다. 이 방식은 완전히 디지탈식으로 또한 완전히 소프트웨어로 구현할 수 있다. 게다가, 내부 교정회로를 필요로 하지 않는다. 한편, ADC 입력에 접속되는 교정신호를 이 교정방식은 필요로 한다. 또한, 메모리에 직접 부호 에러들을 저장하는 것을 포함하여, 에러 계산에 의해 정규 변환이 늦어지지 않는다.

교정 절차는 사인파 신호, 여러개의 사인파 신호들의 합, 톱니파 신호, 삼각파 신호 등과 같은 공지 파형을 교정신호로서 사용한다. 아래에서 설명하는 예시적인 실시예에서, 사인곡선 교정신호에 대한 교정방식을 설명하지만, 다른 파형들도 사용할 수 있다는 것을 알아야 한다. 이 방식은 다음의 예시적인 기능 블록들로 나뉘어질 수 있는데, 블록들 각각은 아래에서 더 설명한다. 첫 번째 블록은 ADC의 양자화된 출력x(k)로부터 추정를 계산할 때, 아날로그 입력s(t)의 주파수를 추정하는 프로세서이다. 두 번째 블록은, 잡음 이득을 최소화하기 위해 설정되는 계수들을 필터의 특성들이 포함하도록, 입력으로서 ADC의 출력x(k)를 가지는 선형 시불변(time invariant) FIR 필터이다. 출력는 주어진 샘플링 순간에 아날로그 교정신호의 재구성이다(원칙적으로, 연속-진폭 이산-시간 신호). 그리고, 세 번째 기능 블록은,x(k)와에 종속적인 갱신된 재구성 테이블을 계산하는 프로세서이다.

본 발명에 따른 교정방식의 유도가 표 1에 요약되어 있다.

아래를 기초로 한 교정방식샘플링된 교정신호 s(k)의 N개의 양자화된 값들(예컨대, {x(0), ..., x(N-1)} 이때 x(k)=Q_b[s(k)])

1. {x(0), ..., x(N-1)}에서부터 교정주파수의 추정을 계산.추정은 아래 식(14)로 주어진다.

2. k=0, ..., N-1에 대해, 선형 필터링으로구성. FIR 필터(7)는 단계 1로부터 추정로 대체된를 가지는 계수 (10)-(13)를 가진다. ((7) 및 (10)-(13)으로부터의) 변수 L을 재구성 내 필요한 수의 유효 비트 b_IMP로부터 결정. b_IMP에 대한 식은 (19)에 주어져 있음.

k=L, ...., N-1 및 x(k)=x_i에 대해, (17)을 사용하여로부터 몇몇 i∈ {0, ..., M-1}에 대해 테이블 엔트리 s_i를 갱신. 이 테이블 엔트리는 (15)로 초기화할 수 있다.

표 1

처음에, 교정신호를 샘플링하고 양자화한다. 교정신호s(t)는 주파수 F[㎐]와, 진폭 A[볼트](A>0)와, 초기 위상 φ[라디안]을 가지는 연속시간(t[s] 은 시간 인스탄트이다) 사인파이다.

(1)

주파수 F는 범위 (0, F_s/2) 내에 있다. 이때 F_s[㎐]는 샘플링 주파수이다. 샘플링율 F_s를 가지는 이상 S/H 회로는 이산 시간신호를 낳게 된다.

(2)

여기서, ω= 2πF/F_s는 (0, π)에서 정규화된 (각) 주파수이고,k는 실행(정수) 시간 지수이다.

b-비트 균일 양자화기를 생각해 보자. 간략화를 위해, 그렇지만, 일반적인 사항의 누락없이, ADC의 최대 스윙(swing)을 ±1로 두자. 그러면, 해상도는

(3)

b-비트 양자화된 신호x(k)=Q _b [s(k)]는 다음의 식 (4)로 수학적으로 모델링할 수 있고 또한 여기에서 전체가 참조문헌으로 사용되는 Prentice Hall International 사가 1996년에 펴낸 J.G. Proakis와 D.M. Manolakis 의 저서 "Digital Signal Processing Principles, Algorithums and Applications" 제3판 9.2장 페이지 748-762에 나타난 것처럼 모델링할 수 있다.

(4)

여기서, Q_b[·]는 b-비트 양자화기를 나타내고, e(k)는 다음의 변수를 가지는 제로 평균 양자화 백색잡음(white zero mean quantization noise)이다.

(5)

ADC의 양자화된 출력을 기술하는 (4)-(5)로부터의 모델은 작은 양자화 단계 Δ와 s(k)가 두 개의 연속적인 샘플들 간에 여러개의 양자화 레벨을 통과할 때에 적절한 것으로 알려져 있다.

ADC에 대해 품질 측정은 양자화 잡음의 전력에 대한 신호 전력 P의 비율로 규정된 신호-대-양자화 잡음비(SQNR)이다. 즉

(6)

여기에서 (5)가 제2등식으로 사용되었다. 식 (2)에서s(k)에 대해,P=A ² /2를 유지한다. 식 (6)에서부터, 부가적인 비트 각각은 20 log₁₀26dB로 SQNR을 증가시킨다.

두 번째로, 양자화된 입력x(k)로부터 교정 신호s(k)를 재구성하기 위하여, L 차수 FIR 필터를 사용한다. 즉,

(7)

필터계수({c_ℓ}, ℓ= 0에서 L까지)들은, (과도 현상이 잠잠해 진 후에)잡음이 없는 사인곡선 입력 (2)에 대해=s(k)가 되는것을 구한다. 이외에도, {c_ℓ}은 백색(양자)잡음에 대한 민감도가 최소가 되는 것으로 구한다. 잡음에 대한 민감도 또는 소위 잡음 이득(NG)은,

(8)

해결해야 할 최적화 문제는,

(9)

여기에서,s(k)는 식 (2)에서 사인파이다. 이 최적화 문제는, 여기에서 참조문헌으로 사용되는, IEEE Transactions on Signal Processing, Vol. 46, No. 2, pp. 364-375에 1998년에 게재된 P. Handel의 논문 "Predictive digital filtering of sinusoidal signals"에서 해걸되었고, 이 논문은 다음의 규칙을 따른다.

, ℓ=0, ...., (10)

여기에서

(11)

(12)

(13)

재구성 필터는 (7)로 구성할 수 있고, 계수는 추정로 대체한 ω로 식 (10)-(13)으로 결정된다. 추정을 A/D 변환기 출력x(k)로부터 얻는 것을 아래에서 기술한다.

세 번째로, 교정신호s(t)의 주파수를 추정한다. 필터계수 (10)-(13)는 교정신호 s(t)의 초기 위상 또는 진폭에 따르지 않는다. 이들은 ω에 따를뿐이다. 잡음 있는 사인곡선 신호를 추정하는데 여러 방법들을 사용할 수 있다. 예컨대, 여기에서 참조문헌으로 사용하는 IEEE Transactions on Information Theory, Vol. IT-20, No. 5, pp. 591-598에 1974년에 게재된 D.C. Rife 및 R.R. Boorstyn 의 논문 "Singel tone parameter estimation from discrete-time observations"는 주파수 추정을 다음과 같이 특정할 수 있음을 보여준다.

(14)

(14)의 극대화는 반복 최소화가 뒤따르는 고속 퓨리에 변환으로 수행할 수있다. (10)-(13)에서 ω대신에 (14)로부터 추정를 사용하여x(k)에서부터s(k)의 재구성을 완료한다.

그리고 네 번째로, 다음의 예시적인 알고리즘을 사용하여 재구성 테이블을 갱신할 수 있다. 이 방법은, 여기에서 참조문헌으로 사용되는 IEEE Transactions on Information Theory, Vol. IT-28, pp. 127-135에 1982년에 게재된 S.P. Lloyd의 논문 "Least squares quantization in PCM"에서 유도된 바와 같은, E[e(k)₂]이 최소화된다는 점에서, 스칼라 양자화에서 최적의 재구성 레벨들을 위한 식을 기반으로 한다.

ADC로부터의 양자화된 출력x(k)는 M=2^b개의 가능한, 상이한 값들을 시간 인스탄트k에서 가진다. 이를 다음과 같이 둔다.

{x₀, . . . . ., x_M-1} (15)

이때, x_i는 균일 양자화기의 i번째 레벨에 대응한다.k∈{L, L+1, . . .,N-1}에 대해,L≤k≤m에 대해서는A _i (m)을x(k)가 x_i와 동일하게 된 횟수로 두고,A _i (L-1)=0로 둔다. 그러면 재구성 테이블

{s₀, . . . ., s_M-1} (16)

을 다음과 같이 구성할 수 있다:s _i 를 초기값s _i =x _i 을 할당하고,i=0, . . .,M-1로 둔다. 그런다음, 시간 인스탄트k≥L에서x(k)=x _i 로 가정하고 다음식에 따라s _i 를 갱신한다.

(17)

데이타를 처리하고, 테이블을 갱신한 후에, 양자화기의 동작은 다음과 같이 된다. 입력신호는x(k)=x _i 로 양자화되는 샘플s(k)를 생성한 다음에, 갱신된 테이블을 사용하여 양자화된 값x _i 는 출력s _i 롤 리맵핑된다.

식 (17)에서의 방정식은 입력신호x(k)에서 마주치게 되는 모든 레벨에 대한 추정들의 평균이다. 평균환 프로세스는 저역통과 필터와 유사한 것으로 생각할 수 있다. 그러므로, (예컨대, 평균계산에서 교정 시간 또는 수학적 분해도에 한정되는) 교정샘플의 수가 한정되는 실시에서, 평균화는 저역통과 필터로 대체할 수 있다. 결국, 레벨 당 한정된 수의 교정 샘플들에 대해, 방정식 (17)은 다음 식으로 근사될 수 있다.

(18)

(변수 "i"를 한정하는)x(k)의 레벨은 (도 4의) 정정 테이블(350)에 대한 어드레스로 역할하기 때문에, 식 (18)로 규정되는 것과 같은 교정 기능장치는 "(1-C)" 승산기(485), 합산기(490) 및 "C" 승산기(495)로 구현할 수 있다.

도 4C에 설명된 것과 같은, 본 발명의 다른 실시예를 참조하면, 정정 테이블(350)은 각 샘플에 대해 두 단계의 기능을 가지는데, 하나는 판독단계이고 다른 하는 기록단계이다. 레벨 i를 가지는 입력신호x(k)는 두 단계 모두에서 정정 테이블(350)에 대한 어드레스로서 역할한다. 단계 1에서,y(k)는 정정 테이블(350)로부터 값 s_i를 취하여 단계 2의 말미까지 유지한다. 이 값 s_i는 "C"로 승산되고, 그리고 "(1-C)"로 승산된 추정와 합산된다. 단계 2에서, 합산의 결과가 정정 테이블(350)에 기록된다. 기능 데이터 변환 동안에, 정정 테이블(350)은x(k)를 출력y(k)상의 값 s_i로 맵핑되지만 정정 테이블(350)에 대한 기록 동작은 수행되지 않는다. 만일 정정 테이블(350)이 초기화되지 않았다면, 필터링 기능으로부터 보다 많은 일시 응답이 있게 되어, 정정 테이블(350)이 초기화 되었을 때 보다 많은 샘플들을 요구하게 된다. 즉, 필터(455)의 입력이y(k)에 접속되지 않는 한(즉, 도 3A의 스위치(330B)에 의해 활성화 될 수 있는 피드백에 들어가지 않는다면), 정정 테이블(350)은 보다 긴 정정 단계로 초기화할 수 있다. 주파수 추정과 계수 계산은 초기화 단계동안에만 이루어질 수 있다. 특히, ADC(310)에 대한 기준 입력신호s(t)의 주파수가 필터(455)의 통과대역 밖으로 드리프트되지 않는다면.도 5를 참조하여, 본 발명에 따라 ADC를 교정하는 흐름도 형태의 방법을 설명한다. 흐름도 500은 ADC의 입력에 아날로그 교정신호의 인가로 시작한다(단계 510). ADC는 상기 아날로그 교정신호 입력을 기반으로 디지탈 출력을 생성한다(단계 520). 디지탈 영역에서 동작하면, 상기 정정신호에 관련되는 적어도 하나의 변수가 ADC의 디지탈 출력을 기반으로 추정된다(단계 530). 아날라로그 교정신호의 파형 유형과 하나 이상의 추정된 변수들을 기반으로 하여 디지탈 영역에서 교정신호가 재구성된다(단계 540). 재구성 데이터 구조가 생성되어 저장될 수 있다. ADC의 디지탈 출력들을 재구성 데이터 구조내의 값들과 비교하여 정정 데이터 구조를 결정한다(단계 550). 정정 데이터 구조(예컨대, 메모리 내 테이블) 는 기능신호의 A/D 변환에 적용된다(단계 560).

따라서, 기능신호의 디지탈 ADC 출력에 정정 데이터 구조내 엔트리들을 적용함으로써 ADC를 교정한다. 상기 정정 데이터 구조는 온도 드리프트를 지속적으로 감안하여 갱신할 수 있는 것이 유리하다. 흐름도 500에 설명된 방법은 첫번째의 대략적인 조정단계인데, 두번째 단계에서 정정 테이블의 미세한 조정이 뒤따를 수 있다. 두번째 단계 동안에, 정정 테이블을 통과한 데이터는 교정기에 입력된다. 두번째 단계는 또한 정정 테이블이 초기화되는 한은 만족스러운 교정을 이룰 수 있다.

도 6을 참조하여, 기준신호 재구성 분석을 그래프 형태로 설명한다. 예컨대, 양자화된 데이터x(k)= Q_b [s(k)], b=8, 12, 및 16, 로부터 샘플된 교정신호s(k)의 재구성 정확도를 그래프 600에 설명한다. 이론적이고(실선) 또한 경험적인("+") 개선 b_IMP가 필터길이 L의 함수로서 도시되어 있다.

s(k)가 사인곡선이라는 선행지식을 사용하여 유효, 또는 개선된 수의 비트들은 다음과 같이 주어진다.

(19)

여기에서, 1998년에 IEEE Transactions on Signal Precessing, Vol. 46, No. 2, pp. 364-375에 게재된 P. Handel의 논문 "Predictive digital filtering of sinusodial signals"에서 결정되어 있듯이, 롱 필터(즉 L ≫ 1)에 대해 잡음 이득이 NG=2/L이라는 근사를 상기 제2상등식이 기반으로 한다.

가로좌표를 따른 "FILTER LENGTH"와 세로좌표를 따른 "RESULUTION(BITS)"를 가지는 그래프(600)에서 재구성방법의 수행이 설명된다. 주파수 ω= 0.5를 가지는 사인곡선 입력을 복원함에 있어서 절대 개선 b_IMP가 필터(L)의 상이한 길이들에 대한 b=8, 12 및 16에 대해 디스플레이되어 있다. 상기에서 설명하였듯이, 그래프(600)에서, 실선은 식 (19)로부터 계산된 이론적인 값들이고, 십자가들은 시뮬레이션으로부터 계산된 값들을 나타낸다. 경험값들은 이상 균일 양자화기로부터 계산된다. 식 (14)에 따라 주파수가 추정되고 그리고 경험적인 개선은 길이 10,000 샘플들의 시퀀스를 사용하여 측정된다. 그래프(600)로부터, 610에서,L=100에 대해, 양자화된b=12 비트 사인곡선을b _IMP=14.8비트 해상도로 재구성할 수 있다는 것을 알 수 있다.

도 7을 참조하여, 교정되지 않는 수행특성과 교정된 수행특성을 그래프 형태로 설명한다. 교정되지 않은 그래프(700)와 교정된 그래프(750)에 시뮬레이션 결과가 제공된다. 각 그래프에서, "FREQUENCY(MHz)"는 가로좌표이고, "POWER(dBFS)"는 세로좌표이다. 본 발명의 한 실시예의 성능은 12-비트 ADC를 설명하는 시뮬레이션 모델로부터의 데이테에 대해 평가되었다. 사용한 교정신호의 변수들은: f=11.21826 [MHz], A=0.89[V](즉, -1 dBFS의 신호레벨), 및 F_s=50[MHz] 였다. 시퀀스의 길이는 N=82000(WMR, 1.64ms)이다.

시뮬레이션 모델로부터의 출력x(k)는 의사 자유 동적 범위(spurious freedynamic rang:SFDR)과 신호 대 잡음 및 왜곡비(signal to noise and distortion ratio:SNDR)을 특징으로 하는 교정되지 않은 ADC로부터 측정된 특성은:

SFDR = 61.3 dBc SNDR = 56.8 dB (20)

표 1에, 재구성 필터의 길이 L의 함수로서 교정 후에 SFDR과 SNDR이 도시된다. 교정된 ADC에 대해, 성능은 입력 주파수 F=1.55 MHz 및 F=11.2 MHz에 대해 측정하였다. 표 1로부터, SFDR에서 30dB 및 SNDR에서 15 dB 까지의 개선이 이루어짐을 알 수 있다.

교정된 ADC에 대한 1.55/11.2 MHz 입력주파수에서 SFDR과 SNDR 최초 특성들은:SFDR = 61.3 dBC SNDR = 56.8 dB
L	SFDR(dBc)	SNDR(dB)
10	80/80	69/69
20	81/81	70/70
40	86/85	71/71
80	91/90	71/72
160	92/95	71/72
320	92/96	71/72

표 2

도 7을 계속 참조하여 보면, -1 dBFS에서 F=1.55 MHz 입력에 대한 성능 특성이 도시되어 있다. 특히, 1.55 MHz에서 단일 톤(single tone)에 대한 교정되지 않은(그래프 700) 및 교정된(그래프 750) 12-비트 ADC에 대한 성능 특성이 도시되어 있다. 교정된 그래프(750)에서 전력 스파이크(Power spike)를 가상적으로 제거하였다. 또한, 교정된 12-비트 ADC에서 SNDR은 14 dB 높고 그리고 SFDR은 31dB 높다.

따라서, ADC에 대한 교정방법이 도시되고 설명되었다. 예시적인 장점들이 설명되었고 또한 ADC 시뮬레이션 모델을 사용하여 성능을 평가할 수 있다. 특히, 12-비트 ADC에 대해, SFDR과 SNDR에서 각각 30dB 와 15dB의 근사적인 개선이 이루어졌음이 설명되었다.

비록, 본 발명의 방법과 시스템의 바람직한 실시예를 첨부도면에서 설명하고 또한 상기의 상세한 설명에서 기술하였다고 하더라도, 본 발명의 기술된 실시예에 한정되지 않는것으로 이해해야 한다. 차라리, 청구범위에 주어진 본 발명의 사상과 범위를 벗어나는 일이 없이 많은 재구성과, 수정과 대안들이 이루어질 수 있다.

Claims

아날로그-디지탈 변환을 위한 방법에 있어서,

아날로그 입력을 디지탈 출력으로 변환시키는 단계와;

적어도 부분적으로 상기 디지탈 출력을 기반으로 상기 아날로그 입력에 관련되는 적어도 하나의 변수를 추정하는 단계와;

적어도 부분적으로 상기 디지탈 출려과 상기 적어도 하나의 변수를 기반으로 적어도 하나의 값을 결정하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지탈 변환을 위한 방법.
제1항에 있어서, 적어도 부분적으로 상기 값에 감응해 교정된 디지탈 출력을 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 디지탈 출력과 상기 적어도 하나의 변수를 사용하여 상기 아날로그 입력을 디지탈적으로 재구성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제3항에 있어서, 상기 아날로그 입력을 디지탈적으로 재구성하는 상기 단계는 필터를 사용하여 이루어지는 것을 특징으로 하는 방법.
제4항에 있어서, 상기 필터는 유한 임펄스 응답 필터(FIR)를 포함하고, 상기 FIR의 계수들은 잡음 이득을 최소화하도록 설정되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 적어도 하나의 값을 결정하는 상기 단계가 다수의 정정 엔트리들로 정정 테이블을 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제6항에 있어서, 상기 디지탈 출력에 감응하는 어드레스들을 사용하여 상기 정정 테이블을 액세싱하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 아날로그 이력은 사인파, 여러 사인파들의 합인 파, 톱니파, 삼각파를 포함하는 그룹에서부터 선택되는 유형의 입력신호인 것을 특징으로 하는 방법.
제1항에 있어서, 상기 적어도 하나의 변수가 주파수, 진폭 및 초기 위상을 포함하는 그룹에서부터 선택되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 적어도 하나의 변수를 추정하는 상기 단계는, 상기 아날로그 입력이 기능신호가 아닌 인스탄트에서 상기 디지탈 출력이 상기 아날로그 입력에 대응할 때 수행되는 것을 특징으로 하는 방법.
아날로그 입력을 디지탈 입력으로 변환시키는 아날로그-디지탈 변환기용 교정기에 있어서,

적어도 부분적으로 상기 디지탈 출력을 기반으로 상기 아날로그 입력에 관련되는 적어도 하나의 변수를 추정하도록 구성되는 추정기와;

적어도 부분적으로 상기 적어도 하나의 변수를 기반으로 다수의 계수들을 계산하도록 구성되는 계수 계산기와;

적어도 부분적으로 상기 적어도 하나의 변수를 기반으로 적어도 하나의 값을 결정하도록 구성되는 정정 계산기를 포함하는 것을 특징으로 하는 교정기.
제11항에 있어서, 정정 테이블을 더 포함하고, 상기 정정 테이블은 적어도 부분적으로 상기 디지탈 출력에 감응하는 교정된 디지탈 출력을 제공하도록 적응되는 것을 특징으로 하는 교정기.
제11항에 있어서, 펄터를 더 포함하고, 상기 필터는 상기 디지탈 출력과, 상기 적어도 하나의 변수와 그리고 상기 다수의 계수를 수신하고 또한 상기 아날로그-디지탈 변환기의 추정된 샘플 입력을 생성하도록 구성되는 것을 특징으로 하는 교정기.
제13항에 있어서, 상기 필터가 상기 아날로그 입력을 디지탈적으로 재구성하는 것을 특징으로 하는 교정기.
제13항에 있어서, 상기 필터는 유한 임펄스 응답(FIR) 필터를 포함하고, 상기 필터가 수신하는 상기 다수의 계수들은 잡음 이득을 최소화하도록 설정되는 것을 특징으로 하는 교정기.
제11항에 있어서, 상기 정정 계산기는 다수의 정정 엔트리들을 가지는 정정 테이블을 결정하는 것을 특징으로 하는 교정기
제16항에 있어서, 상기 정정 테이블은 상기 디지탈 출력에 감응하는 어드레스들을 사용하여 액세스되는 것을 특징으로 하는 교정기.
제11항에 있어서, 상기 아날로그 입력은 사인파, 여러 사인파들의 합이 파, 톱니파, 삼각파를 포함하는 그룹에서부터 선택된 유형의 입력신호인 것을 특징으로 하는 교정기.
제11항에 있어서, 상기 적어도 하나의 변수는 주파수, 진폭 및 초기 위상을 포함하는 그룹에서부터 선택되는 것을 특징으로 하는 교정기.
제11항에 있어서, 상기 추정기는 상기 아날로그 입력이 기능신호가 아닌 인스탄트에서 상기 디지탈 출력이 상기 아나로그 입력에 대응할 때에 상기 적어도 하나의 변수를 추정하는 것을 특징으로 하는 교정기.
제11항에 있어서, 상기 정정 계산기는 정정 테이블로부터 출력되는 다수의 정정 엔트리들을 가지는 정정 테이블을 결정하고;

상기 교정기는 또한 유한 임펄스 응답(FIR)필터를 포함하고, 상기 필터는 상기 정정 테이블로부터의 출력과, 적어도 하나의 변수와 그리고 다수의 계수들을 수신하고 또한 상기 아날로그-디지탈 변환기의 추정된 샘플 입력을 생성하도록 구성되는 것을 특징으로 하는 교정기.
적어도 하나의 미지 변수를 가지는 아날로그 기준신호를 사용하여 아날로그-디지탈 변환기를 교정하는 방법에 있어서,

상기 아날로그 기준신호를 수신하는 단계와;

상기 아날로그 기준신호를 샘플링하여 샘플링된 기준신호를 생성하는 단계와;

상기 샘플링된 기준신호를 디지탈 신호를 변환시키는 단계와;

상기 아날로그 기준신호의 적어도 하나의 미지 변수를 추정하는 단계와;

필터에 대한 다수의 계수를 계산하는 단계와;

상기 적어도 하나의 미지 변수와, 상기 디지탈 신호와 그리고 상기 다수의 계수를 사용하여 상기 샘플링된 기준신호를 재구성하는 단계와;

재구성된 샘플링 기준신호와 상기 디지탈 신호를 사용하여 정정 테이블을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.