JP4596648B2

JP4596648B2 - アナログ／デジタル変換の較正方法とシステム

Info

Publication number: JP4596648B2
Application number: JP2000584599A
Authority: JP
Inventors: ピーターヘンデル，; ミカエルピーターソン，; ミカエルスコグルンド，
Original assignee: テレフオンアクチーボラゲットエルエムエリクソン（パブル）
Priority date: 1998-11-20
Filing date: 1999-11-08
Publication date: 2010-12-08
Anticipated expiration: 2019-11-08
Also published as: AU1590800A; DE69930409D1; AU769594B2; CA2349259A1; US6407685B1; JP2002530988A; WO2000031876A1; EP1133828B1; CN1333948A; US6127955A; KR20010101023A; EP1133828A1; DE69930409T2; CN1290265C

Description

【０００１】
【発明の技術背景】
発明の属する技術分野
本発明は、全般的にはアナログからデジタルへの変換器（ＡＤＣ）に関し、より具体的には、未知のパラメータを有する参照信号の動的な推定に基づいて較正を行うＡＤＣのデジタル較正に関する。
【０００２】
関連技術の説明
自然界はアナログ領域で動作しているが、情報信号（音声、データ等）はしばしばデジタル領域で処理、伝送、あるいは取り扱うことがより効率的である。アナログ領域からデジタル領域への変換はＡＤＣによって行われる。ＡＤＣは入力としてアナログ信号を受け、出力としてデジタル信号を出力する。しかし、アナログ信号に含まれるある種の信号は、ＡＤＣが仮にに理想的に作動したとしても変換によって欠落することになる。残念ながら、現実のＡＤＣは理想的には作動しない、したがって、現実のＡＤＣのデジタル出力は理想的なＡＤＣほど正確にはアナログ入力を再現することができない。
【０００３】
したがって、実際のＡＤＣを理想的なＡＤＣに近づくように製造および／または調整する利点がある。現実のＡＤＣが理想的なＡＤＣに可能な限り忠実に従うように変更して較正することが開発されている。例えば、ＡＤＣは従来は高精度デジタル電圧器を使用して一定又はゆっくりと変化する参照アナログ電圧に対して生じる誤差の特性を把握することが行われていた。この静的なテストの結果は、ハードウエア又はソフトウエアを実現する際の較正手法の基礎となる。従来行われていたＡＤＣ較正の別の方法は、正弦波を参照する方法である。参照波をサンプルし、理想的なサンプルの推定値を計算する。この推定値は、較正信号の周波数が知られていることを前提として、最小二乗誤差の基準に従って計算する。誤差（例えば、推定値とＡＤＣが出力した実際の値の差）は、次に修正表を作成するために使用される。修正表は次に実際のアナログ入力信号に対する（例えば、較正されていない、機能的な、等の）現実のサンプル値を修正するために使用される。
【０００４】
効率のよい較正手法は、ＡＤＣ較正周期において、サンプル毎に動的に参照信号の推定を行うことを必要とする。ＡＤＣ較正中に（例えば周波数や位相等）１つ以上の未知のパラメータを有する（例えば較正信号のような）参照信号を、動的に推定する方法は今のところ存在しない。したがって、現在存在する較正方法は、正確で高価な信号発生器および／または正確で高価な測定装置に依存するものである。
【０００５】
【発明の要旨】
従来技術が有するこれらの課題は、本発明の方法とシステムによって解決される。例えば、従来認識されていなかったことであるが、パラメータは知られていないが所定の波形を有する参照信号をＡＤＣの較正に使用することは、効果がある。実際、較正手順が、ＡＤＣを使用したシステムのオーバーフロー処理能力を利用して実時間で実行できれば効果が有る。
【０００６】
これらの効果は、（例えば正弦波のような）作成が容易なアナログ較正信号を使用してＡＤＣを較正する方法とシステムによって達成される。しかし、本発明は、鋸の歯状の三角形の較正信号のような上記以外の較正信号に対しても適用可能である。好ましくは、本発明に基づく較正手順は、（例えば、正弦波型の較正信号の振幅、周波数、初期位相等のような）較正信号の実際のパラメータからは独立である。較正に必要な適用される較正信号の相対的なパラメータは、変換されたデジタルデータから計算する。
【０００７】
１つの実施例では、本発明は複数の操作成分から構成される。推定器が、ＡＤＣのデジタル出力から既知の波形の型の構成信号の相対的なパラメータ（例えば周波数）を計算する。フィルタは時刻毎の情報と較正信号に関する少なくとも１つの推定されたパラメータを使用して、デジタル領域における較正信号を再構成する。また、テーブル作成器は、ＡＤＣからの出力と再構成された較正信号から修正表の値を作成する。これらの成分の例はハードウエア、ソフトウエア、あるいはこれらの組み合わせによって実現される。別な具体例を含む、本発明のその他の原理について、以下に説明する。
【０００８】
本発明の重要な技術的な利点は、ＡＤＣ較正を完全にソフトウエア化できることである。
【０００９】
本発明の他の重要な技術的利点は、アナログ較正信号の変化に対して耐性が高いことである。
【００１０】
本発明のさらに別の利点は、ＡＤＣ較正の効率を改善すること；したがって、較正に必要なサンプルの数が少ないことである。
【００１１】
本発明の上述の特徴とそれ以外の特徴とを、添付の図面を参照しながら具体例を示して以下に詳細に説明する。当業者は、以下に説明する実施例は理解を助けるために例示するもので、これらについて多くの等価な実施例が考えられることを理解するはずである。
添付の図面と以下の詳細な説明を参照することによって本発明に基づく方法とシステムについてより完全に理解される。
【００１２】
【図面の簡単な説明】
本発明の好ましい実施例とそれらによる利点は、同一又は対応する部材に対して同じ番号を付番した添付の図１ないし７を参照することによって最もよく理解することができる。
【００１３】
図１は、本発明が好適に適用されるＡＤＣ環境を例示するものである。ＡＤＣ１０５は、電気通信システム環境１００の一部として示されている。具体的には、環境１００には、電話交換システム（ＳＳ）１２０（例えば、ワイヤラインシステムのノード）に接続された移動無線システム基地局（ＢＳ）１１０の受信機が含まれる。受信機はアナログフィルタＨ（ｓ）１２５に対して（例えば、図示しない移動無線システムの（図示しない）移動局（ＭＳ）が送信した）入来するアナログ信号を供給し、アナログフィルタがＡＤＣ１０５へのアナログ入力信号のバンド幅を１つのナイキストゾーンに制限する。ＡＤＣ１０５のデジタル出力信号はデジタルフィルタＨ（ｚ）１３０に接続され、これが入来信号をさらにフィルタ処理する。デジタルフィルタＨ（ｚ）１３０の出力は、さらに処理されてＳＳ１２０に供給される。
【００１４】
ＡＤＣ１０５は時間的にも振幅の点でも連続的な信号を時間的にも振幅に関しても離散的な信号に変換する。ＡＤＣ１０５の出力レートは周波数Ｆｓを有するサンプリングクロック発生器１３５によって制御され、これがＡＤＣのデータレートになる。ＡＤＣ１０５は、場合によっては、ＡＤＣ１０５がサンプリングできるように所定時刻におけるアナログフィルタＨ（ｓ）１２５から受け取った（アナログフィルタ処理された）アナログ入力信号の特定時刻の値を維持する、サンプル／ホールド回路（Ｓ／Ｈ）（図示しない）を有する。
【００１５】
ＡＤＣ１０５はサンプリングされた各アナログ入力信号の値を有限な数のレベルに量子化して、各レベルをビットパターンによって表現（例えばコード化）し、サンプリングクロック発生器１３５のレートによるデジタル出力として供給する。ＡＤＣ１０５のデジタル出力は、例えば８ビットからなる。したがって、２５６のレベルを表現することができる。本発明の好ましい実施例を記述するために、電気通信システム環境１００を使用する。しかし、本発明の原理は、ビデオ装置、デルタ偏重、フラッシュＡＤＣ、積分ＡＤＣ、パルスコード変調（ＰＣＭ）、シグマ−デルタＡＤＣ、連続略算ＡＤＣ等を含むこれ以外のＡＤＣ環境に対しても適用可能であることを理解する必要がある。
【００１６】
図２Ａは、理想的なＡＤＣにおけるアナログ入力信号とデジタル出力信号とを例示するものである。理想的なＡＤＣのグラフは一般的に２００によって示される。横軸２１０はアナログ入力を、縦軸２２０はデジタル出力レベルを示す。斜めの破線２３０は、アナログ入力信号に対する線形な、量子化されない出力応答を示し、ここでは量子化された出力の目標ラインとして使用する。ＡＤＣの対応する出力は階段状の線２４０によって示される。理想的なＡＤＣデジタル出力２４０は、アナログ入力２３０を所定の数の量子化レベル（解像度）とサンプリングレートを用いて可能な限り正確に再現するものである。
【００１７】
図２Ｂは、現実のＡＤＣのアナログ入力信号とデジタル出力信号を例示したものである。現実のＡＤＣグラフを２５０で示す。ここでも斜めの破線２３０はデジタル出力の理想的な中程度ステップの変化の目標ラインである。これに対応するＡＤＣ出力が、階段状の粗い線２６０によって表現されている。図から理解されるように、現実のＡＤＣのデジタル出力２６０は、量子化レベルとサンプリングレートが同じ理想的なＡＤＣ（図２Ａ）の出力と同じ程度に正確にはアナログ入力２３０を再現しない。したがって、（オフセット誤差、ゲイン誤差、線形誤差等の）誤差に起因して、ｂ−ビットＡＤＣの実効的なビット数b_EFFは、実際のビット数（ｂ）とは異なる。本発明のＡＤＣ較正原理は、これらの多くの誤差状態を有効に改善するものである。
【００１８】
本発明によるＡＤＣ較正原理を適用することによって、従来の方法に比較して、多くの利点が得られる。たとえば、アナログ較正信号の変化に対する耐性を得ることができる。本発明は、較正信号の波形の型に関する事前の知識を使用して、量子化されたサンプルから対応するパラメータに関する情報を計算するので、高度に安定した信号発生器は不要である。較正信号は、ＡＤＣを使用しているシステム（例えば、システムは集積回路（ＩＣ）、ＢＳ等である）に備えられた、単純で精度の低い（しかしスペクトルの観点からは純度の高い）ローカルな発信機が発生するものでも良い。本発明は、ＡＤＣのうちの一方が機能している間に他方の較正を行うことができるように、参照信号と機能入力信号との間を切り替えることができる、２つのＡＤＣを使用した設計を使用することもできる。この方法によれば、較正されたＡＤＣ（ｓ）は繰り返して較正を行いながら機能データの変換を中断無く行って温度に敏感にＡＤＣを較正することができる。
【００１９】
本発明のこれ以外の利点の例は、従来方法に比較して向上した効率である。フィルタが従来方法に比較して参照信号の良好な推定を行うことができるので、較正に必要な参照信号のサンプル数はより少ない。さらに、較正手法は完全にソフトウエアとして実現することができる。ＡＤＣが接続されているシステムが十分なオーバーフロー容量を有していれば、さらにデジタル信号処理（ＤＳＰ）資源（例えば、ハードウエア、処理サイクル等）が必要になることはない。原理的には、較正は通常の処理中にこれに影響を与えずに、例えば、以下で説明するような既知のパイロットを使用することによって、メモリアクセス分だけの遅延が生じるだけで実行することができる。参照信号として使用するパイロットトーンからの短いサンプルバーストによって増分的に修正表を適合させていくことにより、１つのＡＤＣを用いて、入来する機構信号の間の既知の空隙の間に参照信号に接続して漸増的に較正することができる。
【００２０】
パイロットは、信号チャネル全体の情報部分とは別の部分であるが、同じ物理送信媒体によって伝送される信号である。パイロットは（パイロットトーンと称する）使用される信号バンドの中の１つの周波数だけを使用し、情報はパイロットの片側あるいは周辺の周波数に分散しているがパイロットと同じ周波数は使用しない。パイロットはしばしばシステムが可能な限り高い品質で情報を伝達するために使用される。パイロットは良く知られた特徴を有するので、そのチャネルで伝達される情報とは無関係に、信号レベルの調整、クロックの同期等に使用される。本発明の原理によれば、当該システムに別の目的で既に備わっているパイロット信号をＡＤＣを較正するための参照信号として使用することができる。
【００２１】
本発明の原理を適用することによるさらに別の利点は、波形の型に関する知識を必要とするだけで、本較正手法は参照信号に適用できることである。このことによって、複数の異なる周波数を使用した較正手順と拡張された修正表を使用した設計の両方が可能になる。修正表のアドレッシングは前のサンプルの値と現在のサンプルの値の相違に依存したアドレスを使用して拡張される。このことによってＡＤＣの誤差の動的な側面が修正される。さらに、あらかじめ修正表を具備し、その出力を較正手法において使用することによって線形性を一層改善することができる。このように、較正装置をフィードバックを有するシステムとすることができる。この改善は少なくとも部分的には参照信号のより正確な振幅推定に起因するものである。
【００２２】
図３Ａは、本発明に基づく較正の例を示すものである。ＡＤＣ３１０Ａと較正装置３４０Ａは３００に示されている。ＡＤＣ３１０Ａはアナログ機能入力信号を受け、較正装置３４０Ａは較正されたデジタル出力信号を作成する。ＡＤＣ３１０Ａは例えば、（図１に示した）ＡＤＣ１０５に対応するものであり、較正装置３４０Ａは修正表３５０を有することができる。ＡＤＣ３１０Ａが入力された機能信号を処理するとき、スイッチ３３０Ａは機能信号に接続され、スイッチ３３０ＢはＡＤＣ３１０Ａの出力に接続される必要はない。しかし、機能信号が、例えば、既知の中間域にあるときには、スイッチ３３０Ａは参照信号に接続され、スイッチ３３０ＢはＡＤＣ３１０Ａの出力を較正ロジック（ＣＬ）３２０に接続する。ＣＬ３２０は修正表３５０のために修正表出力を出力することができる。このように、本発明に基づくＣＬ３２０のスピードによって、単一のＡＤＣ３１０Ａを用いて実時間較正が可能になる。スイッチ３３０Ｂは、較正装置３４０Ａの一部であっても良いことに注意する必要がある。
【００２３】
スイッチ３３０Ａは、このように、機能動作モードと較正動作モードの間の切り替え手段として機能する。一方、スイッチ３３０Ｂは、較正の間フィードバックシステムが起動されるようにする。較正課程はしたがって２段階で行われる。第１段階では、スイッチ３３０ＢがＡＤＣ３１０Ａの出力に接続される。修正表３５０がトレーニングされると、スイッチ３３０Ｂは修正表３５０の出力に接続され、表のより細かい修正を可能にする。例えば、３００のＡＤＣ３１０Ａと較正装置３４０Ａは、パイロットトーンを使用した較正を行うことも可能である。例えば、ＡＤＣ３１０Ａの機能信号の入力レンジの大部分を使用した振幅のパイロットトーンがあり、スペクトルの情報伝達部分に既知の中間域があれば、この中間域を利用してパイロットを較正参照としたＡＤＣ較正を行うことができる。
【００２４】
図３Ｂは本発明に基づく別の較正を例示したものである。本発明はまた３６０に示したように２つのＡＤＣを使用して実時間の較正を可能にするものである。参照信号と機能信号は、それぞれスイッチ３３０Ｃと３３０Ｄを介して一組のＡＤＣ、３１０Ｂと３１０Ｃとに交互に入力される。一方が参照信号を受信しているとき、他方は機能信号を受けて当該機能信号について作動している。ＡＤＣ３１０Ｂと３１０Ｃは出力を、それぞれ較正装置３４０Ｂと３４０Ｃの入力として出力する。スイッチ３３０Ｅは、較正済みの出力として、アナログ機能入力信号に対応する、受け取ったデジタル信号を選択する。このように、必要であれば、較正を常に行うことができる。好ましくは、この２つのＡＤＣを使用した適用例は、通常の較正動作の間に、通常動作の間に生じたドリフトと変化を較正することができる。
【００２５】
較正のための資源は、修正表３５０以外は、共有できることに注意する必要がある。換言すれば、１つの較正装置３４０はＡＤＣ３１０Ｂと３１０Ｃからの出力を交互に受け取る（例えばスイッチ手段によって）（図示しない）。３つのスイッチ３３０Ｃ、３３０Ｄと３３０Ｅは同期している。スイッチの切り替えは、システムを通過している変換された機能データが中断することが無いように、サンプリング周期の一部である。例示した場合３６０では、ＡＤＣ３１０Ｂと３１０Ｃは全てのスイッチが同位相であるためには、内部遅延を有してはならない。しかし、この問題は、（図示しない）出力スイッチ３３０Ｅの遅延によって解決される。
【００２６】
図４Ａは、本発明に基づくＡＤＣの例と、対応する較正装置と選択された信号を示すものである。例示したＡＤＣ３１０と例示した較正装置３４０を４００に示す。アナログ入力信号ｓ（ｔ）（例えば、（図１に示した）受信機１１５が受信した（図示しない）ＭＳ送信機からの無線送信波に乗ったアナログ音声信号であって、ＢＳ１１０で周波数ダウンコンバージョンとフィルタ処理を経た信号）がＡＤＣ３１０に供給される。ＡＤＣ３１０（及びしたがってＡＤＣ１０５）が較正装置３４０を具備しても良いことに注意する必要がある。
【００２７】
図４Ａから引き続いて、ＡＤＣ３１０は、例えば、サンプリング装置４０５、量子化装置４１０、と符号化装置４１５を具備しても良い。しかし、本発明は別のＡＤＣ設計にも適用可能なことを理解する必要がある。サンプリング装置４０５は入来のアナログ入力信号ｓ（t）をサンプリングして離散サンプル信号ｓ（ｋ）を作成し、量子化装置４１０に入力する。信号はここで、量子化装置４１０と符号化装置４１５によってデジタル出力ｘ（ｋ）に変換される。デジタル出力ｘ（ｋ）は、修正表３５０とＣＬ３２０を有する較正装置３４０に供給される。較正装置３４０は次に較正されたデジタル信号ｙ（ｋ）を出力する。
【００２８】
図４Ｂは、本発明に基づく較正ロジックの実施例の詳細を例示するものである。較正装置３４０は、図に示されているように、（図４Ａに示した）ＡＤＣ３１０デジタル出力信号ｘ（ｋ）をうけて較正されたデジタル信号ｙ（ｋ）を出力する。較正装置３４０は、修正表３５０とＣＬ３２０を具備する。デジタル出力信号ｘ（ｋ）は、数学的に以下に詳細に示す、ＣＬ３２０の３つの例示したコンポーネントに供給される。まず、デジタル出力信号ｘ（ｋ）が推定器／演算器４６０に入力される。推定器／演算器４６０（ｉ）はアナログ入力参照信号ｓ（ｔ）に関する少なくとも１つのパラメータ（例えば、周波数）を推定し、（ｉｉ）係数（例えば、係数ｃ_ｌ）を計算する。第２に、デジタル出力信号ｘ（ｋ）が有限インパルス応答フィルタ（ＦＩＲ）４５５に（係数ｃ_ｌと共に）入力される。ＦＩＲフィルタ４５５は、ｓ（ｋ）が例えば（図４Ａに示す）サンプリング装置４０５の出力に相当するｓ（ｋ）の推定値（例えば、ｓ⁻（ｋ））を作成する。別のタイプのフィルタを使用することもできることに注意する必要がある。例えば、ＦＩＲフィルタ４５５に代えて、無限インパルス応答フィルタ（ＩＩＲ）を使用することも可能である。
【００２９】
第３に、修正計算機４６５もまたデジタル出力信号ｘ（ｋ）を入力される。修正計算機４６５は、デジタル出力信号ｘ（ｋ）とＦＩＲフィルタ４５５から計算されたＳ＾（ｋ）の値を受け取りテーブルに入力すべき値（例えばｓｉの値）を計算する。較正動作モードの間に、デジタル出力信号ｘ（ｋ）は修正表３５０のアドレッシングのために使用され、修正表からの出力ｓｉは、表の当該アドレスへ書き込み／格納された値である。修正表３５０は、例えば、記憶素子（たとえば、ランダムアクセスメモリ（ＲＡＭ）やシリアルアクセスメモリ（ＳＡＭ））に記憶される。修正表３５０はテーブルの形状である必要は無く、好適な形態であればどのような形態でも良いことに注意する必要がある。
【００３０】
機能動作モードにおいて、デジタル出力信号ｘ（ｋ）は修正表３５０をアドレスするために引き続き使用されるが、テーブルに格納されている値が読み出し／取得されて変数ｙ（ｋ）として出力される。デジタル出力信号ｘ（ｋ）は、機能動作モードでも較正動作モードでも修正表３５０を通る。修正表３５０は好ましくは、機能的にｙ（ｋ）を使用する前で較正を行う前（この種の初期化は特に示していないが）にｓ_ｉ＝ｘ_ｉとなるように初期化されることが望ましい。較正は後にシステムが予定の較正段階になったときに行われる。
【００３１】
較正装置３４０の図に示したそれぞれの機能ユニット（コンポーネント）を、以下の数式により詳細に示す。ＦＩＲフィルタ４５５、推定器／計算機４６０、修正計算機４６５は独立した電子的ハードウエアである必要はない。それぞれは（全体的又は部分的に）たとえば、汎用ＤＳＰを利用してソフトウエアとして実現されていても良い。さらに、それぞれは、較正装置３４０とＡＤＣ３１０が使用されているシステム（たとえばＢＳ）の余剰の演算能力を利用して実現されても良い。さらに、各ユニットはハードウエア、ソフトウエア、ファームウエア等のいずれであっても良いし、これらの組み合わせ、および／または、メモリおよび／またはプロセッササイクルのような資源を共有するものであっても良い。較正装置３４０はＡＤＣ３１０の一部として含まれても良いことを理解する必要がある。
【００３２】
図４Ｃは、本発明に基づく較正ロジックの別の実施例の詳細を示すものである。この較正ロジックの実施例は４８０で示されるもので、較正サンプルの数が制限されている場合を目的にしたものである。較正装置４８０には、修正計算機４６５が、修正表３５０の出力からのフィードバックループを形成する（図４Ｂの較正装置３４０の）「（１−Ｃ）」積算器４８５、加算器４９０、と「Ｃ」積算器４９５で置換されている。修正表３５０への入力ｓｉは、したがって、Ｃｓｉと（１−Ｃ）ｓ＾（ｋ）の合計になる。較正装置４８０についても同様に、以下に数学的により詳細に説明する。
【００３３】
ＡＤＣの較正を行うためにマルチプル手法が既に提案されている。実際、デジタル領域のみで作動する較正手法が最近、S. H. LeeとB. S. Songによる「多段階アナログからデジタル変換器のデジタル領域での較正(Digital-domain calibration of multistep analog-to-digital converters)」、ソリッドステート回路に関する国際電気電子技術（ＩＥＥＥ）ジャーナル、第２７巻、第１２号、１６７９−１６８８ページ、１９９２年に開示されており、当該文献をここに参照して取り込むものとする。LeeとSongの文献に記載された方法の欠点の一つは、符号エラーを測定するために、正確な信号発生器と測定装置が必要なことである。
【００３４】
これとは反対に、本発明に基づくＡＤＣの較正手法はそのような正確な信号発生器と測定装置を必要としない。本発明の方法は完全にデジタルでソフトウエアとして実現することができる。さらに、本発明の方法は内部の較正回路を必要としない。較正手法は、反対に、ＡＤＣ入力に接続された較正信号を出力する。当該方法はさらに直接記憶素子に符号誤差を格納し、したがって、正常な変換が誤差演算のために遅くなることはない。
【００３５】
較正手順は、較正信号として、正弦波信号、複数の正弦波信号の合計、鋸の波状の信号、三角波信号等の既知の波形を使用する。以下に説明する具体例では、正弦波形を使用した較正手法を説明するが、他の型の波形を使用することもできることを理解する必要がある。当該手法は以下に例示する機能ブロックに分解することができ、それぞれについては以下に説明する：第１の機能はアナログ入力Ｓ（ｔ）の周波数を推定するプロセッサであり、ＡＤＣの量子化された出力ｘ（ｋ）からω⁻の推定値が計算される。第２の機能は、ＡＤＣの出力ｘ（ｋ）を入力として受け、フィルタの特性がノイズのゲインを最小化する係数を有する線形な時間不変ＦＩＲフィルタである。フィルタの出力ｓ⁻（ｋ）は所定のサンプリング時刻（基本的には、連続振幅離散時間信号）におけるアナログ較正信号を再構成したものである。第３の機能ブロックは、ｘ（ｋ）とｓ^＾（ｋ）に基づいて交信された再較正表を計算するプロセッサである。
【００３６】
本発明に基づく較正の手順を表１に記載する。
【表１】

【００３７】
まず、較正信号をサンプリングして量子化する．較正信号ｓ（ｔ)は、連続した時間の関数（ｔ（ｓ)は特定時刻の値)である正弦波で周波数Ｆ[Ｈｚ]、振幅Ａ[ボルト]、Ａは正、初期位相φ[ラジアン]である。
【数１】

【００３８】
周波数Ｆは（０，Ｆ_ｓ／２)の範囲で、Ｆ_ｓ［Ｈｚ］はサンプリング周波数である。サンプリングレートがＦ_ｓである理想的なＳ／Ｈ回路は離散時間信号を出力する。
【数２】

ここで、ω＝2πＦ／Ｆ_ｓは、（０，π）で正規化された（角）周波数，ｋは移動（整数）時間指標である。
【００３９】
ｂビットの均一量子化手段について考える。単純化のために、ただし一般性を損なわない範囲で、ＡＤＣの最大振れ幅をプラスマイナス１とする。すると、精度は、下記のようになる。
【数３】

ｂビット量子化信号ｘ（ｋ）＝Ｑ_ｂ［ｓ（ｋ）］は数学的には（４）で表され、J.G. ProakisとD.M. Manolakisによるデジタル信号処理の原理、アルゴリズムと適用(Digital Signal Processing Principles, Algorithms and Applications), Prentice Hall International第３版、１９９６年、チャプター９．２、ページ７４８−７６２に記載されており、当該記載をここに参照してすべて取り込むことにする。
【数４】

ここで、Ｑｂ［・］は、ｂビット量子化装置で、ｅ（ｋ）は平均値がゼロのホワイト量子化ノイズで、バリアンスは、下記となる。
【数５】

【００４０】
ＡＤＣの出力を記述する（４）−（５）のモデルは、小さな量子化ステップΔであってｓ（ｋ）が２つの連続するサンプルの間で複数の量子化レベルを横切るような場合に有効であることが知られている。
【００４１】
ＡＤＣの品質の１つの指標は、信号のパワーと量子化ノイズのパワーとの比で表される、信号対量子化ノイズ比（ＳＱＮＲ）であり、下記で表される。
【数６】

ここで、（５）は第２の等式として使用する。（２）のｓ（ｋ）に関して、Ｐ＝Ａ^２／２が成り立つ。（６）から、ビットが１つ追加されるごとに、ＳＱＮＲが２０log₁₀２つまりおよそ６ｄＢ増加することが理解される。
【００４２】
第２に、量子化された入力ｘ（ｋ）から較正信号ｓ（ｋ）を再構成するために、Ｌ次のＦＩＲフィルタを使用する。
【数７】

【００４３】
ノイズの無い制限は入力（２）に対して（過渡応答が消えた後で）、ｓ＾（ｋ）＝ｓ（ｋ）となるフィルタ係数（｛ｃ_ｌ｝ｌ＝０からＬ）を検索する。さらに、ホワイト（量子化）ノイズに対する感度が最低になるような、｛ｃ_ｌ｝を探す。ノイズに対する感度またはいわゆるノイズゲイン（ＮＧ）は以下の式で表される。
【数８】

【００４４】
従って、解を見つけるべき最適化の問題は以下のように表される。
【数９】

ここで、ｓ（ｋ）は（２）における正弦波である。この最適化の問題は、P. Handelによる、「正弦波の予測デジタルフィルタ処理(Predictive digital filtering of sinusoidal signals)」、信号処理に関するＩＥＥＥ論文集、第４６巻、第２号、３６４−３７５ページ、１９９８年で説かれており、当該文献をここに参照してここに取り込むことにする。下記の結果が成り立つ。
【数１０】

ここで、
【数１１】

【数１２】

【数１３】

である。
【００４５】
再構成のためのフィルタは（７）からなり、係数は（１０）−（１３）によって、ωをω＾で置き換えた形で決定される。Ａ／Ｄ出力ｘ（ｋ）から推定値ω＾を取得する方法は以下に示す。
【００４６】
第３に、較正信号ｓ（ｔ）の周波数を推定する。フィルタ係数（１０）−（１３）は較正信号ｓ（ｔ）の初期位相や振幅には依存せず；従って、ωのみに依存する。ノイズによって汚染された正弦波の周波数を推定するには複数の方法がある。例えば、D. C. RifeとR.R. Boorstynによる「離散時間観測に基づくシングルトーンパラメータの推定(Single tone parameter estimation from discrete-time observations)」、情報理論に関するＩＥＥＥ論文集、第ＩＴ−２０巻、第５号、５９１−５９８ページ、１９７４年に開示されており、ここに当該論文を参照して取り込むものとする。当該論文は、周波数推定は数学的に下記の特徴であることを示している。
【数１４】

式（１４）の最大化は、高速フーリエ変換とそれに続く繰り返し最小化処理によって行われる。式（１０）−（１３）で、ωに代えて、式（１４）から得られるω＾を使用することにより、ｘ（ｋ）からのｓ（ｋ）の作成が完成する。
【００４７】
第４に、以下に例示するアルゴリズムを使用して、再構成表を更新することができる。当該方法は、ここで参照して内容を取り込む、S.P. Lloydが「ＰＣＭにおける最小二乗量子化(Least squares quantization in PCM)」、情報理論に関するＩＥＥＥ論文集、第ＩＴ−２８巻、１２７−１３５ページ、１９８２年３月に記載された、Ｅ［ｅ（ｋ）^２］が最小となる意味において最適なスカラー量子化における再構成レベルに基づくものである。
【００４８】
ＡＤＣからの量子化された出力ｘ（ｋ）は、時刻ｋにおいてＭ＝２^ｂ個の可能な値をとりえる。これを以下のように表現することにする。
【数１５】

ここで、ｘ_ｉは均一量子化装置のｉ番目のレベルの対応する。｛Ｌ、Ｌ＋１、．．．、Ｎ−１｝に属するｋについて、Ａ_ｉ（ｍ）をｘ（ｋ）がｘ_ｉと同じであった回数とし、Ｌ≦ｋ≦ｍについてはＡ_ｉ（Ｌ−１）＝０とする。再構成表は以下のように表現される。
【数１６】

これは、ｓ＾（ｋ）を用いて以下のように作成することができる。ｓ_ｉに初期値ｓ_ｉ＝ｘ_ｉ、ｉ＝０、．．．、Ｍ−１を与える。時刻ｋ≧Ｌにおいて、ｘ（ｋ）＝ｘ_ｉであると仮定して、ｓ_ｉを以下のように更新する。
【数１７】

データ処理を終わって、表の更新を終わったあと、量子化器の処理は：入力信号はｘ（ｋ）＝ｘ_ｉと量子化されるサンプルｓ（ｋ）を作成し、次に、量子化された値ｘ_ｉが更新された表を使用して出力ｓ_ｉに再度マッピングされる。
【００４９】
数式（１７）は入力信号ｘ（ｋ）のすべての遭遇したレベルについて平均推定値を計算するものである。平均化のプロセスはローパスフィルタと類似のものと考えることができる。較正サンプルの数が制限されている場合（例えば、較正時間や平均値演算の演算能力が制約されている場合）、平均化はローパスフィルタによって置換することができる。従って、レベルごとの較正サンプルの数が制限されている場合、（１７）の式は以下のように近似することができる。
【数１８】

ｘ（ｋ）のレベル（変数「ｉ」を定義する）が、修正表３５０のアドレスとして作用するので（図４Ｃ）、式（１８）で定義された較正機能は「（１−Ｃ）」積算器４８５、加算器４９０と「Ｃ」積算器４９５として実現することができる。
【００５０】
図４Ｃに示した本発明の別の実施例に拠れば、修正表３５０はサンプルごとに対して２段階の機能を有する、１つは読み出し段階、他は書き込み段階である。レベルがｉである入力信号ｘ（ｋ）は、両段階において修正表３５０へのアドレスとして作用する。第１段階では、ｙ（ｋ）が修正表３５０から値ｓ_ｉを取り出し、第２段階が終了するまでその値を保持する。この値ｓ_ｉには「Ｃ」の値がかけられ、「（１−Ｃ）」の値をかけた推定値ｓ＾（ｋ）と共に加算される。第２段階では、加算出力が修正表３５０に記入される。機能データの変換の間、修正表３５０は出力ｙ（ｋ）にｓ_ｉの値をｘ（ｋ）でマッピングしているが、修正表３５０に対する書き込み動作は行っていない。修正表３５０が初期化されなければ、フィルタ処理機能からさらに過渡応答がある可能性が高く、従って、修正表３５０を初期化するより以上のサンプルが必要になる可能性がある。つまり、フィルタ４５５の入力がｙ（ｋ）に接続されていない限り（例えば、図３Ａに示したスイッチ３３０Ｂで起動したフィードバックが組み込まれていない場合）、修正表３５０はより長い較正段階で初期化される。周波数の推定と係数の計算は初期化ステップだけで行われてもよく、特に、ＡＤＣ３１０への参照入力信号ｓ（ｔ）の周波数はフィルタ４５５のパスバンドの外にドリフトしてしまうことは無い。
【００５１】
図５は、本発明に基づくＡＤＣの較正方法を示すフローチャートである。フローチャート５００は、アナログ較正信号をＡＤＣの入力に与えることから（ステップ５１０）開始する。ＡＤＣは、アナログ較正信号入力に基づいてデジタル出力を作成する（ステップ５２０）。デジタル領域で作動して、較正信号に関する少なくとも１つのパラメータが、ＡＤＣのデジタル出力に基づいて推定される（ステップ５３０）。較正信号はアナログ較正信号の波形の種類または１つ以上の推定されたパラメータに基づいてデジタル領域で再構成される（ステップ５４０）。再構成データ構造は作成されて格納される。ＡＤＣのデジタル出力は再構成されたデータ構造と比較されて、修正データ構造を作成する（ステップ５５０）。修正データ構造（例えば、記憶手段内の表）を次に機能信号のＡ／Ｄ変換に使用する（ステップ５６０）。
【００５２】
従って、ＡＤＣは修正データ構造の内容を、機能信号のデジタルＡＤＣ出力に適用することによって較正される。好ましくは、修正データ構造は、例えば温度ドリフトを相殺するために連続的に更新される。フローチャート５００に記載された方法は、そのあとに第２段階でより詳細な修正表の調整を行うことを前提とした、第１の粗調整段階と考えることができる。第２段階において、修正表を通過したデータが較正装置に入力される。第２段階は、修正表が初期化されている限り、スタンドアローン型であっても満足な較正を行うことができる。
【００５３】
図６には、参照信号再構成解析を図示したものである。一例として、例示した、量子化されたデータｘ（ｋ）＝Ｑ_ｂ［ｓ（ｋ）］、ここでｂ＝８、１２と１６である、から得られた較正信号ｓ（ｋ）の再構成精度をグラフ６００に示す。理論的な（実践の）値と略算による（「＋」）改善ｂ_ＩＭＰをフィルタ長の関数として示す。
【００５４】
ｓ（ｋ）が正弦波であることがあらかじめ知られているときの、効率的なまたは改善されたビット数は以下のようになる。
【数１９】

ここで、第２項の値は、P. Handelによる「正弦波信号の予測的デジタルフィルタ処理(Predictive digital filtering of sinusoidal signals)」、信号処理に関するＩＥＥＥ論文集、第４６巻、第２号、３６４−３７５ページ（１９９８年）に記載された、フィルタが長ければ（たとえば、Ｌは１よりもはるかに大きい）ノイズゲインはＮＧ＝２／Ｌとの近似式に基づいている。
【００５５】
再構成手法の性能をグラフ６００に、横軸に「フィルタ長Ｌ」、縦軸に「解像度（ビット）」をとって示した。周波数ω＝０．５である正弦波入力を再現することに関する改善の絶対値ｂ_ＩＭＰを、ｂ＝８，１２，１６について、異なるフィルタ長Ｌについて示した。上述のように、グラフ６００では、実線は式（１９）から計算した理論値を、プラスの表示はシミュレーションの結果を示す。計算による値は理想的な均一量子化装置に基づいて計算した。周波数は式（１４）に基づいて求め、実際の計算による改善は、長さ１００００サンプルのシーケンスを使用して測定した。グラフ６００から、６１０の位置において、Ｌ＝１００に対して、量子化されたｂ＝１２ビットの正弦波はｂ_ＩＭＰ＝１４．８ビットの解像度で再構成された。
【００５６】
図７は、較正を行ったものと較正を行わなかったものの性能をグラフ表示したものである。シミュレーションの結果を、較正を行わなかったグラフ７００と較正を行ったグラフ７５０で示す。各グラフにおいて、「周波数（ＭＨｚ）」を横軸に、「パワー（ｄＢＦＳ）」を縦軸に示す。本発明の１つの実施例の性能を、１２ビットのＡＤＣを記述したシミュレーションモデルから評価した。使用した較正信号のパラメータは：Ｆ＝１１．２１８２６［ＭＨｚ］、Ａ＝０．８９［Ｖ］（たとえば、−１ｄＢＦＳの信号レベル）でＦ_ｓ＝５０［ＭＨｚ］である。シーケンスの長さは、Ｎ＝８２０００（たとえば、１．６４ｍｓ）である。
【００５７】
シミュレーションモデルからの出力ｘ（ｋ）は、見かけ上の自由ダイナミックレンジ（ＳＦＤＲ）と信号対ノイズと変形比（ＳＮＤＲ）によって特徴付けられる。較正を行っていないＡＤＣモデルの測定された数値は以下のとおりである。
【数２０】

表２では、較正後のＳＦＤＲとＳＮＤＲを、再構成フィルタの長さＬの関数として示す。較正を行ったＡＤＣに関して、入力周波数Ｆ＝１．５５ＭＨｚでＦ＝１１．２ＭＨｚの場合について測定した。表２から、ＳＦＤＲに関する３０ｄＢの改善と、ＳＮＤＲに関する１５ｄＢの改善を読み取ることができる。
【００５８】
【表２】

【００５９】
引き続き図７に、−１ｄＢＦＳにおけるＦ＝１．５５ＭＨｚの入力に対する性能を示した。特に、１．５５ＭＨｚの単一のトーンに対する１２ビットＡＤＣの較正の無い場合（グラフ７００）と較正のある場合（グラフ７５０）が示されている。較正のある場合のグラフ７５０では、パワースパイクがほとんど除去されている。同様に、較正のある１２ビットＡＤＣは、ＳＮＤＲが１４ｄＢ高く、ＳＦＤＲが３１ｄＢ高い。
【００６０】
以上のように、ＡＤＣのための較正手法を示した。ＡＤＣシミュレーションモデルを用いて利点を例示して、性能を評価した。特に、１２ビットＡＤＣについて、ＳＦＤＲに関しておよそ３０ｄＢ、ＳＮＤＲに関してはおよそ１５ｄＢの改善が示された。
【００６１】
本発明の方法とシステムの好ましい実施例を添付の図面に図示して上述の詳細な説明で説明したが、添付の特許請求の範囲によって規定される本発明の技術思想と技術的範囲から逸脱することなく、多くの再構成、変更および置換が可能である。
【図面の簡単な説明】
【図１】本発明が提供されるＡＤＣの環境を例示するものである。
【図２】図２Ａは、理想的なＡＤＣの入力アナログ信号と出力デジタル信号を例示した図であり、図２Ｂは、現実のＡＤＣの入力アナログ信号と出力デジタル信号を例示したものである。
【図３】図３Ａは、本発明に基づく較正の例を示すものであり、図３Ｂは、本発明に基づく別の較正の例を示すものである。
【図４】図４Ａは、本発明に基づくＡＤＣの例と選択された信号の較正器を示すものであり、図４Ｂは、本発明に基づく較正ロジックの詳細を例示するものであり、図４Ｃは、本発明に基づく較正ロジックの別の実施例の詳細を例示するものである。
【図５】本発明に基づくＡＤＣの較正方法を示すフローチャートである。
【図６】参照信号再構成解析を図示するものである。
【図７】較正の無いものと較正のあるものとの特性を図示したものである。

Claims

アナログからデジタルへの変換を較正する方法であって、
未知の周波数を有するアナログ入力をデジタル出力に変換する過程と、
少なくとも部分的に該デジタル出力に基づいてアナログ入力の周波数を推定する過程と、
当該デジタル出力と前記周波数を使用して、アナログ入力のデジタル再構成を行うフィルタを使用してアナログ入力を再構成する過程と、
少なくとも部分的に前記デジタル出力と前記デジタル再構成値に基づいて少なくとも１つの修正用の値を決定する過程とを具備し、
前記フィルタの係数はノイズゲインを最小化するものである方法。
さらに、
少なくとも部分的に前記少なくとも１つの修正用の値に対応する較正されたデジタル出力を作成する過程を有する請求項１に記載の方法。
前記フィルタは無限インパルス応答（ＩＩＲ）フィルタを具備する請求項１に記載の方法。
前記フィルタは有限インパルス応答（ＦＩＲ）フィルタを具備する請求項１に記載の方法。
前記少なくとも１つの修正用の値を決定する過程はさらに、複数の修正値を有する修正表を決定する過程を有する請求項１に記載の方法。
さらに、
前記デジタル出力に対応するアドレスを使用して修正表にアクセスする過程を有する請求項５に記載の方法。
前記アナログ入力は正弦波、複数の正弦波の合計、のこぎりの歯状の波、三角波から選択された入力信号である請求項１に記載の較正方法。
アナログからデジタルへの変換を較正する方法であって、
未知の周波数を有するアナログ入力をデジタル出力に変換する過程と、
少なくとも部分的に前記デジタル出力に基づいて前記アナログ入力の周波数を推定する過程と、
少なくとも部分的に前記デジタル出力と前記周波数に基づいて少なくとも１つの修正用の値を決定する過程とを具備したものである方法。
前記周波数を推定する課程は、前記アナログ入力が機能信号でないときに行われる請求項１に記載の方法。
アナログからデジタルへの変換器の較正装置であって、該アナログからデジタルへの変換器は未知の周波数を有するアナログ入力をデジタル出力に変換するもので、当該較正装置は、
少なくとも部分的にデジタル出力に基づいて前記アナログ入力の周波数を推定する推定装置と、
少なくとも部分的に前記周波数に基づいて複数のフィルタ用係数を計算する係数計算装置と、
少なくとも部分的に前記周波数に基づいて少なくとも１つの修正用の値を決定する修正計算装置とを具備する装置。
さらに、少なくとも部分的には前記デジタル出力に対応する較正されたデジタル出力を提供する修正表を具備する請求項１０に記載の較正装置。
さらに、前記デジタル出力と、前記周波数と、前記複数のフィルタ用係数を受け、前記アナログからデジタルへの変換器の推定されたサンプリングされた入力を作成するフィルタを具備する請求項１０に記載の較正装置。
前記フィルタはデジタル的にアナログ入力を再構成する請求項１２に記載の較正装置。
前記フィルタは有限インパルス応答（ＦＩＲ）フィルタを有し、当該フィルタが受け取る前記複数のフィルタ用係数はノイズゲインを最小化するものである請求項１２に記載の較正装置。
前記修正計算装置は、複数の修正値を有する修正表を決定する請求項１０に記載の較正装置。
前記修正表は前記デジタル出力に対応するアドレスを使用してアクセスされる請求項１５に記載の較正装置。
前記アナログ入力は正弦波、複数の正弦波の合計、のこぎりの歯状の波、三角波から選択された入力信号である請求項１０に記載の較正装置。
前記推定装置は、前記周波数を、前記アナログ入力が機能信号でないときに前記少なくとも１つのパラメータを推定する請求項１０に記載の較正装置。
前記修正計算装置は前記修正表から出力される複数の修正値を有する修正表を決定し、
前記較正装置はさらに、有限インパルス応答（ＦＩＲ）フィルタを有し、当該フィルタは前記修正表からの出力と、前記周波数、前記複数の係数を受けて、前記アナログからデジタルへの変換装置のサンプリングされた推定入力を出力する請求項１０に記載の較正装置。
未知の周波数を有するアナログ参照信号を使用してアナログからデジタルへの変換器を較正する方法であって、
当該アナログ参照信号を受ける過程と、
当該アナログ参照信号をサンプリングしてサンプリングされた参照信号を作成する過程と、
サンプリングされた参照信号をデジタル信号に変換する過程と、
前記アナログ参照信号の前記未知の周波数を推定する過程と、
フィルタのために複数の係数を計算する過程と、
前記未知の周波数と、前記デジタル信号と、前記複数の係数を用いて前記サンプリングされた参照信号を再構成する過程と、
再構成されたサンプリングされた参照信号と前記デジタル信号を使用して修正表を決定する過程とを有する方法。
アナログからデジタルへの変換を較正する方法であって、
未知の周波数を有するアナログ入力を較正されていないデジタル出力に変換する過程と、
少なくとも部分的に、較正されていないデジタル出力に基づいて、該アナログ入力の周波数を推定する過程と、
少なくとも部分的に、前記較正されていないデジタル出力と前記周波数に基づいて少なくとも１つの修正用の値を決定する過程と、
別の較正されていないデジタル出力に対応したアドレスを用いて修正メモリにアクセスする過程と、
アクセス過程に基づいて修正メモリから較正されたデジタル出力を出力する過程とを有する方法。
アナログからデジタルへの変換を較正する方法であって、
未知の周波数を有するアナログ入力をデジタル出力に変換し、
少なくとも部分的に前記デジタル出力に基づいてアナログ入力の周波数を推定し、
少なくとも部分的に前記周波数に基づいて複数のフィルタ用係数を計算し、
少なくとも部分的に前記デジタル出力と前記複数のフィルタ用係数に基づいて少なくとも１つの修正用の値を決定する方法。
アナログからデジタルへの変換を較正する方法であって、
未知の周波数を有するアナログ入力をデジタル出力に変換し、
少なくとも部分的に前記デジタル出力の周波数を推定し、
少なくとも部分的に前記周波数に基づいて複数のフィルタ用係数を計算し、
少なくとも部分的に前記複数のフィルタ用係数に基づいてフィルタを作成し、
少なくとも部分的に前記デジタル出力と前記フィルタ出力に基づいて少なくとも１つの修正用の値を決定する方法。
前記少なくとも１つの修正用の値を少なくとも部分的にデジタル出力と少なくとも１つのフィルタ出力に基づいて決定する過程が、さらに、少なくとも部分的に前記デジタル出力と前記少なくとも１つのフィルタの結果に基づいて複数の修正用の値を決定する過程を有し、前記サンプルごとに出力された出力サンプルのそれぞれの値に対して、複数の修正用の値を決定する過程で前記複数の修正用の値が決定される請求項２３に記載の方法。