KR20010098905A - 주파수 체배 회로 및 반도체 집적 회로 - Google Patents

주파수 체배 회로 및 반도체 집적 회로 Download PDF

Info

Publication number
KR20010098905A
KR20010098905A KR1020010022641A KR20010022641A KR20010098905A KR 20010098905 A KR20010098905 A KR 20010098905A KR 1020010022641 A KR1020010022641 A KR 1020010022641A KR 20010022641 A KR20010022641 A KR 20010022641A KR 20010098905 A KR20010098905 A KR 20010098905A
Authority
KR
South Korea
Prior art keywords
circuit
frequency
phase shift
mhz
signal
Prior art date
Application number
KR1020010022641A
Other languages
English (en)
Other versions
KR100398014B1 (ko
Inventor
마스모또히로시
스즈끼쯔네오
이마야마데루오
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010098905A publication Critical patent/KR20010098905A/ko
Application granted granted Critical
Publication of KR100398014B1 publication Critical patent/KR100398014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/04—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies using several similar stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies

Abstract

간이한 회로를 사용하여 불필요한 고조파 성분을 확실하게 제거할 수 있는 주파수 체배 회로이다.
본 발명의 발진 회로(14a)는 수정 발진자를 내장하여 원발진 신호를 생성하는 원발진 회로(1)와, 직렬 접속된 복수의 주파수 체배 회로(2)를 갖는다. 주파수 체배 회로(2)는 입력 신호의 주파수를 2배로 높인 신호를 출력하는 2체배 회로(2)로, 이 회로의 내부에는 90° 위상 시프트 회로(21a)와 믹서(22)가 설치된다. 발진 회로(14a)의 내부에 직렬 접속된 3단의 2체배 회로(2)를 설치하고 초단의 2체배 회로(2)에 수정 발진자의 원발진 신호를 공급하여 8체배한 국부 발진 신호를 생성하기 때문에, 원발진 주파수가 낮아도 충분히 높은 주파수의 국부 발진 신호를 생성할 수 있다. 주파수 체배 회로(2)의 단 간에 필터 회로(31)를 설치함으로써, 90° 위상 시프트 회로(21a)의 리미터 증폭기(26)에 의해서 생기는 고정 위상 시프트량을 필터 회로(31)에 삽입한 저항 R6 ∼ R8에 의해 제거할 수 있어 불필요 고조파의 발생을 확실하게 억제할 수 있다.

Description

주파수 체배 회로 및 반도체 집적 회로{FREQUENCY MULTIPLIER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 수퍼헤테로다인 방식의 수신기 등에 이용되는 국부 발진 신호를 생성하는 주파수 체배 회로 및 반도체 집적 회로에 관한 것이다.
최근, 미약 전파를 송수신하여 비접촉으로 여러가지의 처리를 행하는 시스템이 다수 제안되고 있다. 예를 들면, 키리스 엔트리 시스템(key-less entry system)은 차량의 키에 매립된 송신 회로로부터 방사된 미약 전파를 차량측의 수신 회로에서 수신하여 도어의 개폐 등을 행하는 것이다.
도 15는 이 종류의 종래의 미약 전파 송수신 시스템의 개략 구성을 나타내는 블록도이다. 도 15의 시스템은 크게 나누어서 송신기(51)과 수신기(52)로 구성되고, 송신기(51)는 송신 회로(53)와 안테나(54)를 갖는다. 송신기(51)는 315㎒를 캐리어 주파수로 하여, AM 변조(진폭 변조) 또는 FM 변조(주파수 변조)한 신호를 안테나(54)를 통해 방사한다.
수신기(52)는 안테나(11)와, SAW 필터(12)와, RF 증폭기(13)와, 국부 발진신호를 생성하는 국부 발진 회로(14)와, 중간 주파수 신호(IF 신호)를 생성하는 믹서(15)와, IF 필터(16)와, IF 증폭기(17)와, 검파 회로(18)를 갖는다. 국부 발진 회로(14)는 기준 신호를 생성하는 원발진 회로(21)와, 기준 신호의 5배의 주파수를 갖는 5체배 신호를 출력하는 5 체배 회로(20)을 갖는다.
원발진 회로(21)는 65.14㎒의 주파수를 갖는 원발진 신호를 생성하고, 국부 발진 회로(14)는 원발진 신호의 주파수를 5배로 높인 국부 발진 신호 fL0=325.7㎒를 생성한다. 믹서(15)는 이 국부 발진 신호 fL0을 이용하여, fL0-fo=10.7㎒의 중간 주파수 신호를 출력한다.
이와 같이, 안테나(11)로 수신한 고주파 신호를, 믹서(15)로써 중간 주파수 신호로 변환함으로써, 고주파 신호대로 신호 처리를 행하는 경우에 비하여 신호 처리가 용이해진다.
믹서(15)의 후단에는 대역 통과 필터인 IF 필터(16)가 접속되어 있다. 이 필터(16)의 통과 대역은 중간 주파수인 10.7㎒를 중심으로 하는 약 수백㎑이다. IF 필터(16)로써 불필요한 주파수 성분이 제거된 후, IF 증폭기(17)로써 10.7㎒의 중간 주파 신호가 약 70dB 증폭된다.
도 15의 시스템을 상술한 키리스 엔트리 시스템에 적용하는 경우, 송신기(51)는 인간이 휴대하는 키에 매립되고, 수신기(52)는 차량에 탑재된다. 송신기(51)로부터는 통상 322㎒ 이하의 미약한 전파가 발생한다. 허용 전계 강도는 일본 전파법 시행 규칙 제6조로 규정되어 있고 500㎶/m 이하이다. 322㎒ 이상의 주파수 전파도 사용 가능하지만, 322㎒에서 10㎓까지의 허용 전계 강도는 35㎶/m이하로 매우 적고 또한 주파수가 높아질수록 전파의 직진성이 늘어 실용적이지 않기 때문에, 국내에서 사용되는 것은 거의 없다. 따라서, 미약 전파로서는 315㎒ 정도의 주파수를 이용하는 것이 일반적이다.
한편, 송신기(51)는 전지를 오래 지속시키기 위해서 소비 전력이 되도록이면 적은 쪽이 좋고, 그를 위해서는 회로 구성을 되도록이면 간략화할 필요가 있다. 315㎒ 정도의 전파를 발진할 수 있는 간이한 소자로서, 예를 들면 SAW 발진자가 알려져 있다. 이 소자는 회로 구성을 간략화할 수 있을 뿐만 아니라, 315㎒ 정도의 주파수로 직접 발진할 수 있다는 특징을 갖는다.
다른 발진 소자로서 수정 발진자가 있지만, 315㎒ 정도의 주파수로 직접 발진시키는 것은 기술적으로 곤란하고, 수정 발진자를 저주파수로 발진시킨 후, 체배시킬 필요가 있다. 이 때문에, 회로를 되도록이면 간략화하고자 하는 경우에는 SAW 발진자를 이용하는 경우가 많다.
그러나, SAW 발진자에는 주파수 편차가 크다는 문제가 있다. 통상, SAW 발진자의 주파수 편차는 100ppm 이상으로, 송신기에 SAW 발진자를 이용하면 송신기 자체의 주파수 편차가 나빠진다. 이 때문에, 제품의 성능이나 수율 등의 향상을 도모하는 경우에는 수정 발진자를 이용하는 경우도 있다.
여기서, SAW 발진자를 송신기에 이용하는 경우, 그 결점을 보충하기 위해서 수신기측의 주파수 정밀도를 향상시킬 필요가 있다. 주파수 정밀도를 향상시키기 위해서는 주파수 편차가 적은 수정 발진자를 수신기의 국부 발진 회로에 이용하는것이 일반적이다. 수정 발진자의 주파수 편차는 나빠도 100ppm을 넘는 것이 거의 없기 때문에 수신기측의 국부 발진 회로에 수정 발진자를 이용함으로써, 수신기의 주파수 정밀도를 향상시킬 수 있다.
다만, 상술된 바와 같이 300㎒대의 고주파를 직접 발진시키는 것은 매우 곤란하기 때문에, 수정 발진자 자체의 발진 주파수를 낮게 하고, 체배 회로에 의해 주파수를 체배하여 300㎒대의 주파수를 얻는 방법이 일반적이다.
종래의 발진 회로로서, 예를 들면 315+10.7㎒의 국부 발진 주파수 325.7㎒를 생성할 때, 65.14㎒에서 수정 발진자를 발진시켜서, 그 파형을 왜곡하여 고조파를 발생시키고 5차의 고조파를 필터 등으로 추출하여 325.7㎒를 얻는 5체배 회로(20)을 이용하는 수법이 제안되고 있다.
이 5체배 회로(20)에서는 체배수를 늘리기 위해서 왜곡을 크게 하여 고차의 고조파를 생성할 필요가 있다. 고조파 성분은 고차가 될수록 레벨이 내려 가지만, 본래 필요한 5차의 고조파 이외에도 다수의 불필요한 성분을 포함하고 있다.
현재, 왜곡파로서 우함수의 구형파를 가정하고, 구간 (-x)에서부터 (+x)까지를 1, 그 외의 구간을 (-1)로 하면,
… (1)
로 나타난다. 여기서, A는 상수, ω는 각 주파수로 2πfL0, t는 시간, n은 자연수이고, 제1항은 직류 성분이다.
(1) 식에 있어서, 예를 들면 n=5로 하면 5차 고조파 성분은 기본파의 1/5까지 감쇠한다. 가령, x=π/2로 하면, (1) 식의 홀수차만이 남고, 이 때에만 직류 성분이 제로가 된다.
5차 고조파 성분만을 이용하기 위해서는, 1차로부터 4차까지의 성분과 6차 이후의 성분을 제거해야만 한다. 이 때문에, 5체배 회로(20)를 이용하여, 5차 고조파 성분만을 필터로 추출한다. 그런데, 불필요한 고조파 성분이 높은 레벨로 잔존하고 있고 공간을 전파할 뿐만 아니라, 주파수가 근접하고 있어 SAW 필터를 이용하는 등의 연구가 필요해진다.
불필요한 고조파 성분이 공간이나 전송선로를 통해 수신기의 믹서(15)에 끼어들면, 고조파 자신이 방해파로서 작용하는 것 외에, 그 주파수 fL0'와 외부로부터 끼어드는 불필요 전파 fo'와의 차가 중간 주파수 10.7㎒와 같아지는 주파수 fo'는 전부 유해한 전파로서 작용한다.
수신기가 방해파의 영향을 받으면, 키리스 엔트리가 정상적으로 작동하지 않을 수 있기 때문에 불필요한 고조파의 영향을 되도록이면 적게 할 필요가 있다.
종래의 기술에서는, 이들 고조파의 영향을 되도록이면 적게 하기 위하여 예를 들면 체배 회로에 실드를 실시하거나 공간적으로 체배 회로와 믹서와의 거리를 넓히는 등의 대책이 필요하였다.
또한, 고조파를 줄이기 위해서는 체배수를 되도록이면 늘리지 않도록 할 필요가 있어 체배수에 한계가 있고, 그 결과 발진 주파수를 그다지 낮게 할 수 없다는 문제가 있다. 원발진 주파수가 높으면 회로 설계가 곤란해지고 회로가 복잡해짐과 함께 수정 발진자의 비용도 비싸진다.
원발진 주파수를 낮게 하기 위해서는 PLL(Phase Locked Loop) 회로를 이용하는 것이 생각된다. 그러나, PLL 회로를 이용하면, 위상 비교 주파수를 얻기 위한 발진 회로와 전압 제어 발진 회로(VCO : Voltage Control Oscillator)가 필요해지고, 회로 규모가 증대함과 함께, PLL 회로와 전압 제어 발진 회로가 추가된 만큼 비용도 비싸게 된다.
이 때문에, PLL 회로와 전압 제어 발진 회로를 원 칩으로 하여 IC화하고, 회로 규모와 비용의 증대를 되도록이면 억제하고자 하는 시도도 있지만, 전압 제어 발진 회로를 내장하면 C/N비가 열화하기 때문에 감도 등의 성능이 열화한다. 이것을 막기 위해서는 역시 전압 제어 발진 회로를 외부에 부착해야만 하고 성능을 중시하는 경우에는 회로 규모의 축소는 기대할 수 없다.
또한, PLL 회로와 전압 제어 발진 회로를 조합하여 이용하기 위해서는 위상 비교 의사라고 불리는 고조파가 발생하여 그 제거 대책이 필요해진다.
이와 같이, 종래의 발진 회로에서는 수신기의 주파수 정밀도를 올리기 위해서 수정 발진자를 이용하여 낮은 주파수로 발진시켜서 체배 회로에서 수정 발진자의 발진 주파수를 5배로 체배하고 발생하는 불필요 고조파 성분을 되도록이면 적게 하기 위해서 실드 등을 실시하여 회로를 구성하고 있었다. 이 때문에, 회로를 소형화하는데 한계가 있고 또한 방해파의 대책도 필요해진다는 문제가 있었다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 그 목적은 간이한 회로 구성으로 불필요한 주파수 성분을 확실하게 제거할 수 있는 주파수 체배 회로 및 반도체 집적 회로를 제공하는데 있다.
도 1은 본 발명에 따른 주파수 체배 회로를 내장하는 수신기의 제1 실시 형태의 블록도.
도 2는 쌍필터 회로의 일반적인 특성을 나타내는 도면.
도 3은 본 발명에 따른 주파수 체배 회로를 내장하는 수신기의 제2 실시 형태의 블록도.
도 4는 반도체 소자를 이용한 90° 위상 시프트 회로의 일례를 나타내는 회로도.
도 5는 필터 회로의 일례를 나타내는 회로도.
도 6은 제3 실시 형태의 90° 위상 시프트 회로의 상세 구성을 나타내는 회로도.
도 7은 필터 회로의 구체적 구성을 나타내는 회로도.
도 8은 도 7의 필터 회로의 소신호 등가 회로도.
도 9는 (5) 식을 그래프로 나타낸 도면.
도 10은 도 7의 트랜지스터 Q3, Q4를 달링톤 접속한 필터 회로의 회로도.
도 11은 실제의 LSI 등에 이용되는 필터 회로의 회로도.
도 12는 리미터 증폭기를 갖는 90° 위상 시프트 회로의 회로도.
도 13은 필터 회로는 갖지만 위상 시프트 조정 회로는 갖지 않는 국부 발진 회로의 일례를 나타내는 회로도.
도 14는 위상 시프트 조정 회로는 갖지만 필터 회로를 갖지 않는 국부 발진 회로의 일례를 나타내는 회로도.
도 15는 종래의 미약 전파 송수신 시스템의 개략 구성을 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 원발진 회로
2 : 2체배 회로
11 : 안테나
12 : SAW 필터 회로
13 : RF 증폭기
14, 14a, 14b : 국부 발진 회로
15 : 믹서
16 : IF 필터 회로
17 : IF 증폭기
18 : 검파 회로
21 : 원발진 회로
22 : 5체배 회로
31 : 필터 회로
32 : 위상 시프트 조정 회로
51 : 송신기
52 : 수신기
53 : 송신 회로
54 : 안테나
상술한 과제를 해결하기 위해서, 본 발명은 수정 발진자를 내장하여 원발진 신호를 생성하는 원발진 수단과, 입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로와, 상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 생성하는 믹서를 각각 갖는 n(n은 2 이상의 정수)개의 체배 회로를 포함하고, 상기 n개의 체배 회로는 직렬 접속되어 초단의 체배 회로에는 상기 원발진 신호가 입력되고, 최종단의 체배 회로는 상기 원발진 신호의 주파수의 2n배의 주파수의 신호를 출력한다.
본 발명에서는, 2개의 체배 회로를 직렬 접속하여, 초단의 체배 회로에 수정 발진자로부터의 원발진 신호를 공급하기 때문에, 원발진 주파수가 낮아도 최종단의 체배 회로로부터 충분히 높은 주파수의 신호를 출력할 수 있다. 또한, 원발진 주파수를 낮게 할 수 있어 수정 발진자를 사용하는 원발진 수단의 설계가 용이해지고, 원발진 신호의 특성을 안정화시킬 수 있다. 또한, 체배 회로는, 90° 위상 시프트 회로와 믹서로 구성되어 불필요한 주파수 성분을 억제할 수 있고 방해에 강한 주파수 체배 회로를 실현할 수 있다.
또한 본 발명에서는 직렬 접속된 체배 회로의 단 사이에 필터 회로를 개삽하기 때문에 차단의 체배 회로에 공급되는 신호에 포함되는 불필요한 주파수 성분을 확실하게 제거할 수 있어 원하는 주파수 성분만을 추출할 수 있다.
또한, 본 발명에서는 90° 위상 시프트 회로의 위상 시프트량을 조정할 수있는 위상 시프트 조정 회로를 구비하기 때문에, 온도나 전압 변동 등에 의해 90° 위상 시프트 회로의 위상 시프트량이 변화해도 그 조정을 신속하고 또한 정확하게 행할 수 있다.
또한, 본 발명에서는 90° 위상 시프트 회로 내에 전류원을 흐르는 전류량에 따라서 임피던스를 가변 제어할 수 있는 임피던스 소자를 설치하기 때문에, 전류량을 제어함으로써 위상 시프트량을 가변 제어할 수 있다.
또한, 본 발명에서는 믹서의 출력 직류 전압이 제로가 되도록 하여 위상 시프트량을 90°로 하면서 동시에 필터 회로의 대역 특성을 조정할 수 있다.
또한, 본 발명에서는 필터 회로 내에 전류원을 흐르는 전류량에 따라서 임피던스가 가변 제어되는 임피던스 소자를 설치하기 때문에, 전류량을 제어함으로써 필터 회로의 특성을 가변 제어할 수 있다.
또한, 본 발명의 필터 회로는 제1 및 제2 가변 임피던스 소자와, 제1 캐패시터 소자와, 제2 가변 임피던스 소자에 흐르는 전류와 동위상의 전류를 출력 단자에 흐르는 전류 공급 회로를 갖기 때문에 주파수 선택성을 좋게 할 수 있다.
또한, 본 발명에서는 초단 및 둘째단의 체배 회로 간에 필터 회로를 개삽하기 때문에, 다른 단 간에 개삽하는 것보다도 불필요한 주파수 성분을 효율적으로 제거할 수 있다.
또한, 본 발명은 국부 발진 신호를 생성하는 국부 발진 회로와, 안테나로 수신된 고주파 신호를 상기 국부 발진 신호에 기초하여 중간 주파수 신호로 변환하는 중간 주파수 신호 변환 수단과, 상기 중간 주파수 신호에 기초하여 복조 처리를 행하는 복조 수단을 포함하고, 상기 국부 발진 회로는 수정 발진자를 사용하여 원발진 신호를 생성하는 원발진 수단과, 입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로와, 상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 출력하는 믹서를 각각 갖는 n개의 체배 회로를 포함하고, 상기 n개의 체배 회로는 직렬 접속되어 초단의 체배 회로에는 상기 원발진 신호가 입력된다.
<발명의 실시 형태>
이하, 본 발명에 따른 주파수 체배 회로 및 반도체 집적 회로에 대하여 도면을 참조하면서 구체적으로 설명한다.
(제1 실시 형태)
도 1은 본 발명에 따른 주파수 체배 회로를 사용하는 수신기의 제1 실시 형태의 블록도이다. 도 1의 수신기는 원발진 회로(1)과 안테나(11)를 제외하여 원 칩으로 통합되고 있다. 도 1에서는 도 15와 공통되는 구성 부분에는 동일 부호를 붙이고 있고 이하에는 상위점을 중심으로 설명한다.
도 1의 주파수 체배 회로는 국부 발진 신호를 생성하는 국부 발진 회로(14a)의 구성이 도 15의 주파수 체배 회로와 다른 것 외에 도 15와 마찬가지로 구성되어 있다.
도 1의 국부 발진 회로(14a)는 원발진 신호를 생성하는 원발진 회로(1)와, 직렬 접속된 복수의 주파수 체배 회로(2)를 갖는다. 주파수 체배 회로(2)는 실제로는 입력 신호의 주파수를 2배로 높인 신호를 출력하는 2체배 회로(2)로, 이 회로의 내부에는 90° 위상 시프트 회로(21)와 믹서(22)가 설치되어 있다.
초단의 2체배 회로(2)의 입력 단자에는 원발진 회로(1)에서 생성된 원발진 신호가 입력되고, 최종단의 2체배 회로(2)의 출력 단자로부터 국부 발진 신호가 출력된다. 이 국부 발진 신호의 주파수(국부 발진 주파수) fL0은, 예를 들면 325.7㎒ 이다.
원발진 회로(1)로서는, 예를 들면 수정 발진자를 이용한 발진 회로가 생각된다. 수정 발진자를 이용함으로써, 국부 발진 신호의 주파수 정밀도를 향상할 수 있다.
본 실시 형태에서는 2체배 회로(2)를 3단 접속하여, 초단의 2체배 회로(2)에 원발진 주파수가 40.7125㎒의 원발진 신호를 입력하고 있다. 국내의 미약 전파 수신 시스템에서는 315㎒의 수신 전파에 대하여 국부 발진 주파수를 325.7㎒로 설정하는 경우가 많다.
이 경우, n=2(4체배)일 때, 원발진 주파수는 81.425㎒가 되고, n=3(8체배)일 때, 원발진 주파수는 40.7125㎒가 되고, n=4(16체배일 때), 원발진 주파수는 20.35625㎒가 된다.
수정 발진자에 의한 원발진 주파수는, 주파수가 낮은 쪽이 특성이 안정되고 제조도 용이하다. 구체적으로는, 60㎒ 정도 이하의 주파수로 하는 것이 바람직하다.
반대로, 원발진 주파수를 지나치게 낮게 하면, 원발진 주파수가 중간 주파수(IF 주파수)에 근접하기 때문에, n=7 이상으로 하여 원발진 주파수를 10.7㎒보다도 충분히 낮게 하거나 혹은 n=4 미만으로 하여 10.7㎒보다도 높게 하는 것이 바람직하다.
그러나, n을 높게 하여 원발진 주파수를 낮게 하면 후술하는 바와 같이, 2체배 회로(2)에 의한 불필요 주파수 성분이 원발진 주파수의 간격으로 발생하기 때문에, 이 주파수 성분을 필터 회로로 제거하는 것이 곤란해진다.
불필요 주파수 성분을 제거하는 필터 회로로서, 가장 제거 성능이 높은 것 중 하나인 SAW 필터 회로를 이용하는 경우라도 제거 레벨의 특성은 이하가 필요해진다.
여기서, SAW 필터 회로의 일반적인 특성은 도 2에 도시한 바와 같기 때문에, 전체로서 85dB의 감쇠를 얻고자 하는 경우의 불필요 주파수 성분의 소요 감쇠 레벨은 이하와 같아진다.
필터 회로 중심 주파수 ±20㎒ … 65dB
필터 회로 중심 주파수 ±25㎒ … 40dB
필터 회로 중심 주파수 ±35㎒ … 30dB
필터 회로 중심 주파수 ±40㎒ 이상 … 20dB
불필요 주파수 성분은 국부 발진 주파수 fLO±(원발진 주파수×정수배)의 주파수로 존재하기 때문에, 원발진 주파수가 낮을수록 제거도 어려워진다. 따라서, 필터 회로에 의한 고조파 제거를 고려하면 원발진 주파수는 높을수록 바람직하다.
이 때문에, 315㎒대를 이용하는 국내 미약 전파 수신 시스템에서는 원발진 주파수가 40㎒ 이상이 되는 8체배 회로(n=3)가 가장 바람직한 것을 알 수 있다.그래서, 본 실시 형태에서는 도 1에 도시한 바와 같이, 2체배 회로(2)를 3단 직렬 접속하여 초단의 2체배 회로(2)에 40.7125㎒의 원발진 신호를 입력하고 있다.
2체배 회로(2) 내의 90° 위상 시프트 회로(21)는 입력 신호의 정현파형을 직교시켜서, 즉 입력 신호의 위상을 90° 시프트시킨 신호를 대응하는 믹서(22)에 입력한다.
현재, 믹서의 입력 파형으로서 가장 왜곡된 상태인 구형파를 고려하면, 파형의 일례로서, 위상이 -π로부터 0까지의 구간을 「-1」, 위상이 0으로부터 π까지의 구간을 「+1」이라고 기술할 수 있다. 이 파형이 위상 시프트 회로에 의해 X만큼 위상이 어긋난 상태는 위상이 -π+x로부터 x까지의 구간을 「-1」, 위상이 x로부터 π+x까지의 구간을 「+1」이라고 기술할 수 있다.
그런데, 믹서(22)에 입력되는 신호에는 회로 소자의 비선형성에 기인하는 고조파 성분이 포함되고 있고, 이 고조파 성분에 의해 신호 파형이 왜곡되는 것이 일반적이다.
현재, 가장 왜곡된 상태로서 구형파를 고려하면, 파형의 일례로서 위상이 (-π)로부터 0까지의 구간은 「-1」, 위상이 0으로부터 π까지의 구간은 「+1」이 되는 파형이 생각된다.
이 파형이 위상 시프트 회로에 의해 x만큼 위상이 어긋나면 위상이 (-π+x)로부터 x까지의 구간은 「-1」, 위상이 x로부터 (π+x)까지의 구간은 「+1」이 되는 파형이 얻어진다.
이들 두개의 파형을 믹서(22)에 의해 승산하면, (-π)로부터 (-π+x)까지의구간은「-1」, (-π+x)로부터 0까지의 구간은 「+1」, 0으로부터 (+x)까지의 구간은 「-1」, (+x)으로부터 π까지의 구간은 「+1」이 되고 주기가 반으로 단축된다.
이들 두개의 파형을 우함수의 급수로 기술하면, (2) 식과 같아진다.
… (2)
여기서, B, C는 상수, n은 자연수이다. 이 식에 따르면, 기본파에 대하여 2n배의 고조파가 얻어지게 되지만, 고조파 성분이 가장 적어지는 조건은 x=π/2일 때이고, 이 경우, (2) 식은 (3) 식과 같아진다.
… (3)
(3) 식에서 알 수 있듯이, 제2차, 6차, 10차, …… (4n-2)차가 잔존하고, 제4차, 8차, 12차, …… 4n차가 제거된다.
(3) 식에서는 2차의 고조파의 레벨이 가장 높고, 차수가 높아질수록 고조파 레벨이 낮아진다. 또한, 2배의 고조파에 인접하는 것은 6배의 고조파가 된다.
예를 들면, 원발진 주파수를 40.7125㎒로 하면, 제1단의 2체배 회로(2)로부터 출력되는 주파수는 81.425㎒, 244.275㎒, 407.125㎒, ……이지만, 인접하는 244.275㎒는 원하는 주파수인 81.425㎒에 대하여 주파수적으로 충분히 떨어져 있기 때문에, 비교적 용이하게 불필요 고조파 성분을 제거할 수 있다.
n=3으로 하면, 원발진 주파수는 40.7125㎒이고, 각 2체배 회로(2)의 출력 주파수는 각각 이하와 같아진다.
1단째 … 81.425㎒, 244.275㎒, 407.125㎒ ……
2단째 … 162.85㎒, 488.55㎒, 814.25㎒ …… (81.425㎒에 기인)
488.55㎒, 1465.65㎒, 2442.75㎒ …… (244.275㎒에 기인)
814.25㎒, 2442.75㎒, 4071.25㎒ …… (407.125㎒에 기인)
3단째 … 325.7㎒, 977.1㎒, 1628.5㎒ …… (162.85㎒에 기인)
977.1㎒, 2931.3㎒, 4885.5㎒ …… (488.55㎒에 기인)
1628.5㎒, 4885.5㎒, 8142.5㎒ …… (814.25㎒에 기인)
여기서, 1단째의 2체배 회로(2)의 출력에 포함되는 인접 불필요 고조파 성분인 244.275㎒에 기인하는 신호의 주파수는 2단째의 출력으로서는 488.55㎒, 3단째의 출력이 되면 977.1㎒가 되고, 모두 300㎒대에서부터 충분히 떨어져 있기 때문에, 고조파 성분에 의한 악영향(노이즈 등)은 일어나지 않는다.
한편, 위상 시프트 회로에 의한 주파수의 어긋남이 90°가 아닌 경우에는 불필요한 고조파의 수가 배증하는 것뿐만 아니라, 인접하는 주파수가 162.85㎒가 되기 때문에, 이것이 2단째의 출력에는 325.7㎒, 3단째의 출력에는 651.4㎒가 되어 나타난다. 이 때문에, 불필요한 고조파 성분을 제거하는 것이 어려워지는 것외에, 필요한 주파수 레벨도 (2) 식의 sin(π-x) 항에 의해 저하하고, 효율이 나쁜 국부 발진 회로(14a)가 된다. 따라서, 위상 시프트 회로에 의한 위상 시프트량은 90°가 가장 바람직하다.
이상의 점으로부터, 본 실시 형태에서는 주파수 체배 회로(2)를 믹서(22)와 90° 위상 시프트 회로(21)로 이루어지는 2체배 회로(2)로서 불필요한 고조파의 발생을 억제하고 또한 2체배 회로(2)를 다단에 접속하여 원발진 주파수의 체배수를 높게 하고 있다. 구체적으로는, 2체배 회로(2)가 n단 접속되어 있는 경우에는, 최종단의 2체배 회로(2)로부터 출력되는 국부 발진 신호의 주파수는 2n×f가 된다. 여기서, f는 원발진 주파수이다.
종래의 미약 전파 수신기에서는 국부 발진 회로(14a)의 체배수는 5정도가 한계이던데 대하여, 본 실시 형태에 의한 체배수는 n=3인 경우에는 23=8, n=4인 경우에는 24=16이 되기 위해서 체배수를 높게 할 수 있는 한, 원발진 주파수를 낮게 할 수 있다.
예를 들면, n=3일 때는 (315+10.7)/8=40.7125㎒, n=4일 때는 (315+10.7)/16=20.35625㎒가 되고, 5체배하는데 종래 이용되고 있는 원발진 주파수 65.14㎒에 비하여 원발진 주파수를 낮게 할 수 있다.
이에 따라, 수정 발진자의 발진 주파수를 낮게 할 수 있기 때문에, 수신기의 설계가 용이해지고 비용 절감도 도모할 수 있다. 또한, 2체배 회로(2)를 IC에 내장하면 2체배 회로(2)의 단 사이 등에서 발생하는 고조파 성분 신호가 IC의 외부로 누설되지 않는다.
이와 같이, 제1 실시 형태에서는 국부 발진 회로(14a) 내부에 직렬 접속된 3단의 2체배 회로(2)를 설치하고, 초단의 2체배 회로(2)에 수정 발진자의 원발진 신호를 공급하고, 8체배한 국부 발진 신호를 생성하기 때문에 원발진 주파수가 낮아도 충분히 높은 주파수의 국부 발진 신호를 생성할 수 있다.
본 실시 형태에 따르면, 수정 발진자의 발진 주파수를 낮게 할 수 있기 때문에, 수신기의 설계가 용이해짐과 함께 안테나(11)을 제외하는 수신기 전체를 하나의 반도체 칩에 용이하게 통합할 수 있어 불필요한 고조파 성분이 외부에 방사되지 않게 된다.
(제2 실시 형태)
제1 실시 형태에 있어서, 위상 시프트 회로에 의한 위상 시프트의 어긋남이 90°가 아닌 경우에는 믹서의 입력 파형은 직류 성분을 포함한다. 왜곡파로서 구형파를 고려하고, 입력 파형으로서 직류 성분을 포함한 구형파를 믹서에 의해 승산하면, (식 2)에 더하여 입력 신호의 구형파의 주파수 성분이 체배 회로의 출력에 나타난다. 우함수의 구형파로서 구간 -X로부터 +X까지가 1, 그 외의 구간을 -1이라고 하면,
… (식 3)
로 기술할 수 있다. 여기서 A는 상수, ω는 각 주파수에서 2πfL0, t는 시간, n은 자연수이고, 제1항은 직류 성분이다. 예를 들면, n=2, 원발진 주파수 f0으로 하면, 각 단의 체배 회로로부터 출력되는 주파수는, (식 1), (식 3)에 의해,
1단째 … f0, 2*f0, 3*f0, 4*f0, …
2단째 … f0, 2*f0, 3*f0, 4*f0, 5*f0, …(f0에 기인)
2*f0, 2*2*f0, 3*2*f0, 4*2*f0, …(2*f0에 기인)
3*f0, 2*3*f0, 3*3*f0, 4*3*f0, …(3*f0에 기인)
4*f0, 2*4*f0, 3*4*f0, 4*4*f0, …(4*f0에 기인)
이 되고, 1단째의 출력으로부터 나오는 인접하는 불필요한 고조파인 f0, 3*f0은 2단째의 출력으로서는 3*f0, 5*f0이 된다. 필요한 주파수 4*f0과의 차는 f0 밖에 없고 이것을 제거하기는 어렵다.
이 인접하는 불필요한 주파수는 위상 노이즈가 원인이다. ω를 각속도, t를 시간으로 하면, 위상 Φ는,
(식 4)
로 나타난다. 2단째의 체배 회로를 통과하기 전의 위상 노이즈를 dΦ1로 하면, (식 4)에 의해,
가 된다. 위상 노이즈의 원인 시간차 dt는 체배 회로를 통과하기 전후로 변화가 없기 때문에, 2단째의 체배 회로를 통과한 후의 위상 노이즈를 dΦ2로 하면, (식 4)에 의해, dΦ2=2*ω*dt=2*dΦ1이 된다. 이 식에 의해, 2단째의 체배 회로를 통과한 후의 위상 노이즈 dΦ2는 2단째의 체배 회로를 통과하기 전의 위상 노이즈 dΦ1의 2배가 되는 것을 알 수 있다.
이것은 2단째의 체배 회로를 통과한 후, 인접하는 불필요한 주파수의 신호 레벨이 2단째의 체배 회로를 통과하기 전의 신호 레벨의 2배가 되는 것을 의미한다. 즉,필요한 주파수의 신호 레벨을 0dB로 한 경우, 인접하는 불필요한 주파수의 신호 레벨이 체배 회로를 1단 통과할 때마다 6dB 커진다는 것이다.
이와 같이, 제1 실시 형태에서는 필요한 주파수 근방에 불필요한 주파수가 발생하게 되는 것 외에 인접하는 불필요한 주파수의 신호 레벨이 2체배 회로를 1단 통과할 때마다 6dB씩 커져간다. 그 때문에 인접하는 불필요한 주파수의 방해를 받기쉽고 수신 감도가 열화하는 등 통신 품질의 악화로 연결될 우려가 있다.
제2 실시 형태는 2체배 회로(2)의 단 사이에 필터 회로를 삽입하여 고조파 노이즈를 보다 저감하는 것이다.
도 3은 본 발명에 따른 주파수 체배 회로를 내장하는 수신기의 제2 실시 형태의 프로그램이다. 도 3의 수신기도 안테나(11) 이외의 구성을 하나의 반도체 칩으로 통합할 수 있다. 도 3에서는 도 1과 공통되는 구성 부분에는 동일 부호를 붙이고 있고, 이하에서는 상위점을 중심으로 설명한다.
도 3의 수신기는 국부 발진 회로(14b)의 구성이 다른 것 외에, 도 1과 마찬가지로 구성되어 있다. 도 3의 국부 발진 회로(14b)는 근원 주파수 체배 회로(1)에 접속된 n단의 2체배 회로(2)와, 초단의 2체배 회로(2)의 출력 단자에 접속된 필터 회로(31)와, 각 2체배 회로(2) 내의 90° 위상 시프트 회로(21)의 위상 시프트량을 조정하는 복수의 위상 시프트 조정 회로(32)를 갖는다.
믹서(22)의 입력 신호에 직류 오차 성분 ΔV가 존재하는 경우에는 출력 신호에도 입력 신호가 누설되게 된다. 예를 들면, 실효치가 100㎃의 신호에 대하여 직류 오차가 1㎷ 있으면, 출력에는 20log(1㎷/100㎃)=-40dB의 누설이 생긴다.
필터 회로(31)는 초단의 2체배 회로(2)의 출력 신호에 포함되는 불필요한 고조파 성분과 믹서(22)의 입력 신호의 누설을 제거한다. 위상 시프트 조정회로(32)는 각각 대응하는 2체배 회로(2) 내의 믹서(22) 출력의 직류 성분이 제로가 되도록 90° 위상 시프트 회로(21)의 위상 시프트량을 조정한다.
또한, 초단의 위상 시프트 조정기는 대응하는 90° 위상 시프트 회로(21)의 제어 신호에 비례한 신호를 필터 회로(31)에 공급하여 필터 회로(31)의 주파수 특성을 제어한다.
도 3에서는 각 2체배 회로(2) 내의 믹서(22)의 출력에 기초하여, 90° 위상 시프트 회로의 위상 시프트량 조정과 필터 회로(31)의 주파수 특성의 제어를 행하는 예를 나타내고 있지만, 믹서(22)의 출력 이외의 신호에 기초하여 위상 시프트 회로의 위상 시프트량이나 필터 회로(31)의 주파수 특성을 제어해도 된다.
또한, 도 3에서는 초단의 2체배 회로(2)의 출력 단자에만 필터 회로(31)를 접속하고 있지만, 2단째 이후의 2체배 회로(2)의 출력 단자에도 필터 회로(31)를 접속해도 된다. 이 경우, 초단에 가까운 측의 2체배 회로(2)의 출력 단자에 필터 회로(31)를 접속한 쪽이 보다 효율적으로 불필요한 고조파 성분을 제거할 수 있다.
제2 실시 형태에서는 2체배 회로(2) 내의 90° 위상 시프트 회로(21)의 위상 시프트량이 항상 90°인 것을 전제로 하고 있지만, 실제 회로에서는 소자의 변동이나 온도 조건 등에 의해 90° 위상 시프트 회로(21)의 위상 시프트량은 반드시 90°로는 되지 않는다.
위상 시프트 회로의 위상 시프트량을 x로 하면, (2) 식에 의한 믹서(22)의 출력의 직류 성분은 B(π/2-x)가 된다.
x=π/2일 때, 믹서(22)의 출력의 직류 성분은 제로가 되지만, π/2가 아닐때는 제로로는 되지 않고, 4n차의 불필요 고조파 성분이 나타남과 함께, 본래 필요한 2차의 고조파 레벨이 (2) 식의 sin(π-x)항에 의해 저하한다.
즉, x=π/2이면 sin(π-x)=1이 되기 때문에, (2) 식의 sin(π-x)항이 최대가 되지만, π/2로부터 어긋나면, 이 항은 저하한다. 따라서, 믹서(22)의 출력에 직류 성분이 존재한다는 것은 본래 필요한 2차의 고조파 레벨이 저하하고 또한 4n차의 불필요 고조파 성분이 나타나고 있는 상태를 나타내고 있다.
이 때문에, (2) 식에 있어서, sin(π-x)=1이 되도록 90° 위상 시프트 회로(21)의 위상 시프트량을 조정하면, 믹서(22)의 출력의 직류 성분을 제로로 할 수 있다.
위상 시프트량을 조절할 수 있는 90° 위상 시프트 회로(21)로서는, 예를 들면 도 4에 도시하는 반도체 소자를 이용한 CR 위상 시프트 회로가 생각된다. 도 4의 CR 위상 시프트 회로는, 기준 발진기(41)와, 전류원(42)을 흐르는 전류량에 의해 저항치가 가변 제어되는 가변 저항기 R1과, 전류원(43)을 흐르는 전류량에 의해 저항치가 가변 제어되는 가변 저항기 R2와, 컨덴서 C1, C2와, 증폭기44를 갖는다. 기준 발진기(41)는 전단의 2체배 회로(2)의 출력에 상당한다.
가변 저항기 R1, R2는 반도체의 PN 접합을 이용한 저항으로, 그 저항치 R은 PN 접합 부분에 흐르는 전류를 I로 하면, (4) 식의 관계가 성립한다 ．
…(4)
(4) 식에 있어서, 전류 I를 변화시킴으로써 R을 변화시킬 수 있고, 그 결과 위상 시프트량을 변화시킬 수 있다.
(4) 식의 VT는 VT=kT/q로 나타내고, 상온에서는 약 26㎷가 된다. 여기서, k는 볼트먼 상수, T는 절대 온도, q는 전자의 전하량이다. 전류량 I는 전류원에 의해 설정할 수 있어, 전류원의 전류량 I를 믹서(22)의 출력의 직류 성분에 의해서 제어하면, 믹서(22)의 출력의 직류 성분이 항상 제로가 되도록 위상 시프트량을 조절할 수 있다.
즉, 도 4의 CR 위상 시프트 회로에서는 전류원의 전류량 I를 조정함으로써 가변 저항의 저항치를 제어할 수 있어, 이 저항치를 제어함으로써 믹서(22)의 출력의 직류 성분을 증감시킬 수 있다.
위상 시프트량의 오차를 작게 하기 위해서는, 위상 시프트 조정 회로(32)의 직류 이득을 충분히 크게 해두고, 직류 성분의 증감에 맞춰서, 전류원의 전류량 I를 증감시키면 된다. 즉, 직류 오차를 ΔV, 제어 회로의 직류 이득을 A로 하면, ΔV는 I/A와 비례 관계에 있기 때문에 A가 클수록 오차가 작아진다.
이상의 제어에 의해, 믹서(22)의 출력의 직류 성분이 항상 0이 되도록 90° 위상 시프트 회로(21)를 제어할 수 있어, 90° 위상 시프트 회로(21)의 위상 시프트량을 항상 90°로 유지할 수 있다. 90° 위상 시프트 회로(21)에서의 위상 시프트 어긋남이 정확하게 90°로 유지되고 있는 경우, 2체배 회로(2)의 각 단의 출력 주파수는,
1단째 … 81.425㎒, 244.275㎒, 407.125㎒ ……
2단째 … 162.85㎒, 488.55㎒, 814.25㎒ …… (81.425㎒에 기인)
488.55㎒, 1465.65㎒, 2442.75㎒ ……(244.275㎒에 기인)
814.25㎒, 2442.75㎒, 4071.25㎒ ……(407.125㎒에 기인)
3단째 … 325.7㎒, 977.1㎒, 1628.5㎒ ……(162.85㎒에 기인)
977.1㎒, 2931.3㎒, 4885.5㎒ ……(488.55㎒에 기인)
1628.5㎒, 4885.5㎒, 8142.5㎒ ……(814.25㎒에 기인)
이 된다.
3단째의 2체배 회로(2)로부터 출력되는 불필요 고주파 성분은 977.1㎒ 이상이 되어 십분 떨어진 주파수가 되기 때문에, 특별히 필터 회로(31)를 이용하지 않아도 원하는 325.7㎒만을 용이하게 얻을 수 있도록 나타낸다.
그런데, 상술한 바와 같이, 위상 시프트량이 90°로 유지되어 있지 않는 경우에는 4n차의 고조파 성분이 나타난다. 실제로는, 2체배 회로(2)의 믹서(22)에는 여러가지의 주파수 성분이 작용하고, 그 경우의 2체배 회로(2) 각 단의 출력 주파수는,
1단째 … 81.425㎒, 162.85㎒, 244.275㎒, 325.7㎒, 407.125㎒, ……
2단째 … 162.85㎒, 325.7㎒, 488.55㎒, 651.4㎒, 814.25㎒ …… (81.425㎒에 기인)
325.7㎒, 651.4㎒, 977.1㎒, 1302.8㎒, 1628.5㎒ …… (162.85㎒에 기인)
488.55㎒, 977.1㎒, 1465.65㎒, 1954.2㎒ …… (244.275㎒에 기인)
651.4㎒, 1302.8㎒, 1954.2㎒, 2605.6㎒, 3257㎒ …… (325.7㎒에 기인)
814.25㎒, 1628.5㎒, 2442.75㎒, 3257㎒ …… (407.125㎒에 기인)
81.425㎒, 162.85㎒, 244.275㎒, 325.7㎒ ……(1단째의 고조파 간의 상호 작용)
3단째 … 325.7㎒, 651.4㎒, 977.1㎒, 1302.8㎒, 1628.5㎒ …… (162.85㎒에 기인)
488.55㎒, 977.1㎒, 1465.65㎒, 1954.2㎒ …… (244.275㎒에 기인)
651.4㎒, 1302.8㎒, 1954.2㎒, 2605.6㎒, 3257㎒ …… (325.7㎒에 기인)
814.25㎒, 1628.5㎒, 2442.75㎒, 3257㎒ …… (407.125㎒에 기인)
977.1㎒, 1954.2㎒, 2931.3㎒, 3908.4㎒, 4885.5㎒ …… (488.55㎒에 기인)
81.425 Mnz, 162.85㎒, 244.275㎒, 3257㎒ …… (2단째의 고조파 간의 상호 작용)
이 된다.
이와 같이, 81.425㎒의 배수의 주파수 성분이 최종단인 3단째의 출력에도 잔존하게 된다. 즉, 최종적으로 필요한 325.7㎒의 주파수에 인접하는 주파수는 244.275㎒와 407.125㎒이고, 그 차는 81.425㎒밖에 없기 때문에, 이것을 제거하는 것은 어렵다.
이 원인은 1단째의 출력에 81.425㎒의 배수의 주파수 성분을 잔존시켰기 때문에, 예를 들면 1단째의 출력에 81.425㎒만을 투과하는 필터 회로(31)를 삽입하고, 다른 주파수 성분을 제거하면,
1단째 … 81.425㎒
2단째 … 162.85㎒, 325.7㎒, 488.55㎒, 651.4㎒, 814.25㎒ ……(81.425㎒에 기인)
3단째 … 325.7㎒, 651.4㎒, 977.1㎒, 1302.8㎒, 1628.5㎒ ……(162.85㎒에 기인)
651.4㎒, 1302.8㎒, 1954.2㎒, 2605.6㎒, 3257㎒ ……(325.7㎒에 기인)
814.25㎒, 1628.5㎒, 2442.75㎒, 3257㎒ ……(407.125㎒에 기인)
977.1㎒, 1954.2㎒, 2931.3㎒, 3908.4㎒, 4885.5㎒ ……(488.55㎒에 기인)
162.85㎒, 325.7㎒, 488.55㎒, 651.4㎒ …… (2단째의 고조파 간의 상호 작용)
이 된다.
이와 같이, 초단의 2체배 회로(2)의 출력 단자에 필터 회로(31)를 접속하면 325㎒에 인접하는 주파수는 162.85㎒, 488.55㎒가 되고, 그 차는 162.85㎒이기 때문에, 제거가 비교적 용이해진다.
또한, 2단째의 2체배 회로(2)의 출력에도 162.85㎒만을 투과하는 필터 회로(31)를 삽입하면,
1단째 … 81.425㎒
2단째 … 162.85㎒
3단째 … 325.7㎒, 651.4㎒, 977.1㎒, 1302.8㎒, 1628.5㎒ ……
(162.85㎒에 기인)
이 되고, 3단째로부터 출력되는 불필요 고조파 성분이 대폭 제거됨과 함께, 325㎒에 인접하는 주파수가 651.4㎒가 되어 충분히 제거가 가능해진다.
상술한 필터 회로(31)에는 고조파를 제거하기 위해서 저역 통과 혹은 대역 통과의 구성으로, 더구나 원발진 주파수의 변동에 추종할 수 있도록 주파수 특성을 임의로 제어할 수 있는 것이 필요해진다.
원발진 주파수의 변동이란, 예를 들면 이용하는 시스템의 차이에 의해 다른 주파수로 이용하고자 하는 경우나 소자의 변동, 온도 특성 등에 의한 원발진 주파수가 미묘하게 변동하는 경우를 말한다.
이러한 필터 회로(31)를 실현하기 위해서, 예를 들면 도 5에 도시하는 필터 회로(31)가 생각된다. 도 5의 필터 회로(31)는 전류원(45)을 흐르는 전류량에 의해 저항치가 가변 제어되는 가변 저항기 R3과, 전류원(46)을 흐르는 전류량에 의해저항치가 가변 제어되는 가변 저항기 R4와, 증폭기(47, 48)와, 컨덴서 C3, C4를 갖는 2차 저역 통과 필터 회로이다.
도 5에 있어서, 초단의 2체배 회로(2)의 믹서(22)의 출력의 직류 성분은 전류원에 공급된다. 전류원의 전류량이 믹서(22)의 출력의 직류 성분의 증감에 의해서 변동하도록 하면, 저항(30)의 값을 변동시킬 수 있다. 이것은 도 4에 도시한 CR 위상 시프트 회로의 저항 R1, R2와 동일 사고방식이다.
제2 실시 형태에서는 도 4에 도시하는 CR 위상 시프트 회로에 의한 위상 시프트량이 실제로 90°가 되도록 믹서(22)의 출력의 직류 성분을 제어하고 있지만, 이것은 즉 원발진 주파수를 어떻게 변화시켜도 CR 위상 시프트 회로의 저항치가 위상 시프트량이 90°가 되는 값으로 안정되는 것을 의미하고 있다.
여기서, 도 4의 CR 위상 시프트 회로에 이용한 저항 R1, R2와 동일 구성의 저항 R3, R4에서 필터 회로(31)를 구성하고, CR 위상 시프트 회로의 제어 신호에 의해 제어하면, 그 저항치는 반드시 원발진 주파수를 90° 위상 시프트시킬 수 있는 저항치로 안정되기 때문에, 이 값을 역산하여 필터 회로(31)의 주파수 특성을 정하도록 컨덴서의 용량을 설정하면, 원발진 주파수의 변동에 추종하는 필터 회로(31)를 구성할 수 있다.
이와 같이, 제2 실시 형태에서는 위상 시프트 조정 회로(32)를 설치하여 믹서(22)의 출력을 감시하고, 직류 성분이 항상 제로가 되도록 90° 위상 시프트 회로의 위상 시프트량을 제어하여 위상 시프트량의 어긋남을 보정할 수 있도록 하였기 때문에, 소자의 변동이나 온도 변화에 의해서 위상 시프트량이 90°로부터 어긋나도 곧 그 위상 시프트량의 조정을 행할 수 있고 믹서(22)의 출력의 직류 성분을 항상 제로로 할 수 있다.
또한, 2체배 회로(2)의 단 사이에 필터 회로(31)를 삽입하기 위해서, 불필요 고조파의 발생을 확실하게 억제할 수 있고, 본 실시 형태의 수신기를 내장하는 IC의 외부에 고조파 노이즈가 방사되지 않게 된다. 따라서, 종래와 같이 체배 회로에 실드를 실시할 필요가 없어지고 또한 공간적으로 체배 회로와 믹서(22)의 거리를 확보할 필요도 없어지기 때문에, 회로 설계가 용이해짐과 함께 소형화를 도모할 수 있다.
(제3 실시 형태)
제3 실시 형태의 주파수 체배 회로는 90° 위상 시프트 회로(21)와 필터 회로(31)의 구성을 제2 실시 형태와는 다른 것으로 한 것이다.
도 6은 제3 실시 형태의 90° 위상 시프트 회로(21a)의 상세 구성을 나타내는 회로도이다. 도 6의 90° 위상 시프트 회로(21a)는 반도체 소자(트랜지스터)를 이용한 CR 위상 시프트 회로이고, 45° 위상이 시프트하는 45° 위상 시프트부(제1 및 제2 위상 시프트부 ; 60)를 2단 직렬 접속한 구성으로 되어 있다.
도 6의 45° 위상 시프트부(60)는 기준 발진기(41)의 출력이 베이스 단자에 공급되는 트랜지스터 Q1, Q2와, 트랜지스터 Q1, Q2의 에미터 단자 간에 접속되는 컨덴서 C5와, 트랜지스터 Q1, Q2의 에미터 단자에 각각 접속되는 전류원(61, 62)을 갖는다. 전류원(61, 62)으로부터 공급되는 전류는 도 3의 위상 시프트 조정 회로(32)에 의해 제어된다.
트랜지스터 Q1, Q2의 베이스-에미터 간의 PN 접합을 에미터측에서부터 본 저항 R은 PN 접합 부분에 흐르는 전류를 I로 하면, R= VT/I이고, I를 변화시킴으로써 저항 R을 변화시킬 수 있다. 즉, 트랜지스터 Q1, Q2를 흐르는 전류를 제어함으로써 주파수 특성을 변화시킬 수 있다. 또, VT=kT/q로 나타내고, 상온에서는 약 26㎷가 된다. 여기서, k는 볼트먼 상수, T는 절대 온도, q는 전자의 전하량이다.
트랜지스터 Q1, Q2를 흐르는 전류 I는 전류원(61, 62)으로부터 공급되는 전류에 의해 결정되고, 전류원(61, 62)의 전류량을 도 3의 믹서(22)의 출력 직류 성분에 의해서 제어하면, 믹서(22)의 출력 직류 성분이 항상 0이 되도록 위상 시프트량을 조절할 수 있다.
도 6의 회로에서는 트랜지스터 Q1, Q2의 에미터 저항은 전류원(61, 62)의 전류량에 의해서 조정되어 있고, 전류원(61, 62)의 전류량은 믹서(22)의 출력 직류 성분의 증감에 맞춰서 변화하도록 되어 있다. 구체적으로는, 믹서(22)의 출력 직류 성분이 감소하도록 전류원(61, 62)의 전류량을 변화시킨다. 이에 따라, 믹서(22)의 출력 직류 성분이 항상 0이 되도록 90° 위상 시프트 회로(21a)를 제어할 수 있고, 위상 시프트량을 90°로 유지하는 것이 가능해진다.
그런데, 실제 회로에서는 소자의 변동이나 온도 조건에 의해서 반드시 위상 시프트량이 90°로 유지될 뿐만 아니라, 2체배 회로(2)의 믹서에 대하여 여러가지의 주파수 성분이 작용한다. 이 때문에, 도 3의 필터 회로(31)는 고조파를 제거하기 위해서 저역 통과 혹은 대역 통과의 구성으로 하고, 더구나 원발진 주파수의 변동에 추종할 수 있도록 주파수 특성을 임의로 제어하는 것이 필요로 된다.
원발진 주파수의 변동이란, 예를 들면 이용하는 시스템의 차이에 의해 다른 주파수로 이용하고자 하는 경우나 소자의 변동, 온도 특성 등에 의한 원발진 주파수가 미묘하게 변동하는 경우를 말한다.
이러한 요구를 만족하는 필터 회로(31)로서 도 7과 같은 회로가 생각된다. 도 7의 필터 회로(31)는 베이스-에미터 간 저항을 가변 가능한 트랜지스터(제1 및 제2 가변 임피던스 소자) Q3, Q4와, 출력 단자 OUT1, OUT2 간에 접속된 컨덴서(제1 캐패시터 소자) C6, C7과, 트랜지스터 Q4의 베이스-에미터 간 전류에 따라서 출력 단자 OUT1의 전압을 제어하는 트랜지스터(제1 트랜지스터) Q5와, 트랜지스터 Q3의 베이스-에미터 간 전류에 따라서 출력 단자 OUT2의 전압을 제어하는 트랜지스터(제2 트랜지스터) Q6과, 트랜지스터 Q5의 에미터와 접지 단자 간에 접속된 전류원(63)과, 트랜지스터 Q6의 에미터와 접지 단자 사이에 접속된 전류원(64)과, 트랜지스터 Q5, Q6의 에미터에 접속된 컨덴서(제2 캐패시터 소자) C8, C9를 갖는다.
출력 단자 OUT1, OUT2 간과 트랜지스터 Q5, Q6의 에미터 간에는 각각 2개씩 컨덴서(C6, C7), (C8, C9)가 직렬 접속되고 있지만, 이것은 후술하는 도 7의 소신호 등가 회로도와 일치시키기 위한 용량으로 컨덴서는 하나라도 상관없다.
전류원(63, 64)을 흐르는 전류는, 도 3의 2체배 회로(2) 내의 믹서(22)의 출력 직류 성분에 의해 제어된다. 전류원(63, 64)을 흐르는 전류가 변화하면, 트랜지스터 Q3, Q4의 에미터 저항을 변동시킬 수 있다. 이것은 전술한 CR 위상 시프트 회로의 저항과 동일 사고 방식이다.
우선, CR 위상 시프트 회로에 의한 위상 시프트량이 90°가 되도록 믹서(22)의 출력 직류 성분을 제어하는 취지를 진술하였지만, 이것은 즉, 여러가지 조건으로 어떻게 원발진 주파수가 변동해도, 반드시 CR 위상 시프트 회로의 저항치는 그 주파수를 90° 위상 시프트시킬 수 있는 저항치로 안정되는 것을 의미하고 있다.
여기서, CR 위상 시프트 회로 내의 트랜지스터의 에미터 저항과 동일 구성의 에미터 저항으로 필터 회로(31)를 구성하고, CR 위상 시프트 회로의 제어 신호에 의해 제어하면, 그 저항치는 반드시 원발진 주파수를 90° 위상 시프트시킬 수 있는 에미터 저항으로 안정되기 때문에, 이 값을 역산하여 필터 회로(31)의 주파수 특성을 정하는 용량의 값을 설정하면, 원발진 주파수의 변동에 추종하는 필터 회로(31)를 구성할 수 있다.
도 8은 도 7의 필터 회로(31)의 소신호 등가 회로도이다. 즉, 도 7의 필터 회로(31)에 있어서, 컨덴서 C6=C7, C5=C9, 전원(63, 64)으로서 좌우대칭인 회로로 한 것이다.
도 8에서는, 트랜지스터 Q3, Q4와 트랜지스터 Q5, Q6의 에미터 저항을 가변 저항(제1 및 제2 가변 임피던스 소자) re로 나타내고, 트랜지스터 Q5, Q6을 버퍼(81)로 나타내고 있다. 또한, 트랜지스터 Q5, Q6의 베이스-콜렉터는 X자로 교차되고 있기 때문에, 정전류원(전류 공급 회로 ; 82)에는 버퍼(31)의 출력 전류 Io와 동일 전류가 흐른다. 또한, 도 7의 컨덴서 C6, C7은 컨덴서(제1 캐패시터 소자 ; C11)로 나타내고 컨덴서 C8, C9는 컨덴서 C12로 나타내고 있다.
도 8의 소신호 등가 회로의 전달 함수 T(s)는 (5) 식과 같이 기술된다.
… (5)
여기서, re=VT/I이다.
도 9는 (5) 식을 그래프로 나타낸 것으로, 횡축은 주파수(중심 주파수로 규격화), 종축은 진폭(대수 표시)이다. 도 8의 소신호 등가 회로의 Q는, 용량 C11, 용량 C12의 비율 C11/C12로 결정되고, C11/C12의 값이 작으면 Q는 커진다.
도 9는 C11/C12=0.44, C11/C12=0.25의 특성이다. Q를 적당한 값으로 설정함으로써, 인접하는 불필요한 주파수의 감쇠량을 조정할 수 있다.
도 10은 도 7의 트랜지스터 Q3, Q4를 달링톤 접속한 필터 회로(31)이다. 트랜지스터 Q3, Q4의 에미터로부터 입력측을 본 저항은 2×re이고, 선형에 동작하는 범위는 차동으로 ±2VT(약 ±52㎷)가 된다.
도 11은 실제의 LSI 등에 이용되는 필터 회로(31)이다. 도 11의 필터 회로(31)에서 발생되는 직류 전압 오차는 통상 1㎷ 정도 있고, 필요한 신호 레벨은 이 직류 오차 전압에 대하여 충분히 크지 않으면 안된다. 도 11의 필터 회로(31)는 도 7의 입력 단자와 트랜지스터 Q3, Q4 간에 리미터 증폭기(제1 리미터 증폭기 ; 71)를 접속한 점에 특징이 있다.
도 11의 필터 회로(31)에서는 선형에 동작하는 범위는 ±2VT(약 ±52㎷)이고, 직류 오차 전압 1㎷에 대하여 충분히 크지 않다. 따라서, 직류 오차 전압에 대하여 십분 큰 동작 범위를 얻기 위해서는, 비선형인 범위에서 필터 회로(31)를 동작시킬 필요가 있다. 직류 오차 전압을 1% 이하로 하기 때문에, 입력 신호 레벨은 통상 100㎷로 한다. 그러나, 비선형인 범위에서 필터 회로(31)를 동작시키는 경우, 입력 신호 레벨에 의해서 필터 회로(31)의 주파수 특성이 변화하게 되기 때문에, 도 11의 리미터 증폭기(71)가 필요해진다.
도 11의 필터 회로(31)의 주파수 특성은 90° 위상 시프트 회로(21a)의 위상 시프트량에 추종하여 제어될 필요가 있지만, 90° 위상 시프트 회로(21a)에 삽입한 리미터 증폭기(26)에 의한 고정 위상 시프트량이 있는 경우, 그 고정 위상 시프트량에 상당하는 분, 필터 회로(31)의 주파수 특성이 어긋나게 된다. 이것은 원발진 주파수가 변동한 경우, 필터 회로(31)의 주파수 특성이 90° 위상 시프트 회로(21a)의 위상 시프트량에 충실하게 추종할 수 없게 되는 것을 의미하고, 그 결과 필요한 신호를 감쇠시키게 된다.
그래서, 도 11의 필터 회로(31)는 리미터 증폭기(26)에 의해 생기는 고정 위상 시프트량을 캔슬하기 때문에, 트랜지스터 Q3의 에미터와 트랜지스터 Q5의 콜렉터 간에 고정 저항(제1 임피던스 소자) R5를, 트랜지스터 Q4의 에미터와 트랜지스터 Q6의 콜렉터 간에 고정 저항(제2 임피던스 소자) R6을 트랜지스터 Q5의 에미터와 전류원(63) 간에 고정 저항(제3 임피던스 소자) R7을, 트랜지스터 Q6의 에미터와 저항 R8 간에 고정 저항(제4 임피던스 소자) R8을 각각 삽입하고 있다. 이에 따라, 리미터 증폭기(26)에 의해 생기는 고정 위상 시프트량이 캔슬되어, 90° 위상 시프트 회로(21a)의 위상 시프트량에 충실히 추종하는 필터 회로(31)를 실현할 수 있다.
이들 고정 저항 R7, R8의 저항치는 이하와 같이 하여 구해진다. 어떤 주파수로 90° 위상 시프트 회로(21a ; 45° 위상 시프트 회로가 2개)의 고정분의 위상 시프트량이 α, 가변분의 위상 시프트량이 β(다만, α+β=45°)였다면, 고정 저항 R 5 ∼ R8의 저항치 R은 (6) 식으로 구해진다.
… (6)
여기서, re와 β는 가변으로 각각 정전류 I에 반비례하여 제어된다. (6) 식을 변형하면, (7) 식을 얻을 수 있다.
… (7)
고정 저항 R5, R6은 (7) 식에 있어서, re를 2re로 바꾼 식이 된다.
필터 회로(31) 내에 도 11과 같은 리미터 증폭기(71)를 설치한 경우에는 선형에 동작하는 범위는 ±VT(약 ± 52㎷)이고, 직류 오차 전압 1㎷에 대하여 충분히 크지 않다. 따라서, 직류 오차 전압에 대하여 십분 큰 동작 범위를 얻기 위해서는 비선형인 범위에서 필터 회로(31)를 동작시킬 필요가 있다. 직류 오차 전압을 1% 이하로 하기 때문에, 입력 신호 레벨은 통상 100㎷로 한다. 그러나, 비선형인 범위에서 필터 회로(31)를 동작시키는 경우, 입력 신호 레벨에 의해서 필터 회로(31)의 위상 시프트량이 변화하게 되어 도 11의 리미터 증폭기(71)가 필요해진다.
도 12는 리미터 증폭기(71)를 갖는 90° 위상 시프트 회로(21a)의 회로도이다. 이에 따라, 직류 전압 오차에 대하여 십분 큰 입력 신호 레벨을 얻을 수 있다.
이와 같이, 본 실시 형태에서는 90° 위상 시프트 회로(21a)의 리미터 증폭기(71)에 의해서 생기는 고정 위상 시프트량을 필터 회로(31)에 삽입한 저항 R6 ∼ R8에 의해 캔슬하기 위해서, 90° 위상 시프트 회로(21a)의 위상 시프트량에 충실하게 추종하여 주파수 특성을 제어 가능한 필터 회로(31)를 실현할 수 있다. 이에 따라, 인접하는 불필요한 고주파가 발생한 경우라도, 필터 회로(31)에 의해서 불필요한 주파수를 감쇠시킬 수 있다.
도 3에서는 필터 회로(31)와 위상 시프트 조정 회로(32) 양쪽을 갖는 국부 발진 회로(14b)에 대하여 설명하였지만, 도 13에 도시한 바와 같이 필터 회로(31)는 갖지만 위상 시프트 조정 회로(32)는 갖지 않는 국부 발진 회로(14b)나, 도 14에 도시한 바와 같이 위상 시프트 조정 회로(32)는 갖지만 필터 회로(31)를 갖지 않는 국부 발진 회로(14b)도 고려된다.
도 13의 구성의 경우, 90° 위상 시프트 회로(21a)의 위상 시프트량의 조정은 할 수 없지만, 필터 회로(31)에 의해 불필요한 고조파 성분은 제거할 수 있다. 또한, 도 14의 구성의 경우, 필터 회로(31)에 의한 고조파 성분의 제거는 할 수 없지만, 90° 위상 시프트 회로(21a)의 위상 시프트량의 조정은 행할 수 있다. 도 13 및 도 14 중 어느쪽의 경우도 도 3보다도 회로 구성을 간략화할 수 있다.
이상 상세히 설명한 바와 같이, 본 발명에 따르면, N개의 체배 회로를 직렬 접속하여, 초단의 체배 회로에 수정 발진자로부터의 원발진 신호를 공급하기 때문에, 원발진 주파수가 낮아도 최종단의 체배 회로에서는 충분히 높은 주파수의 신호를 출력할 수 있다. 따라서, 원발진 수단의 설계가 용이해지고 원발진 신호의 특성도 안정화한다.
또한, 체배 회로는 90° 위상 시프트 회로와 믹서로 구성되기 때문에, 불필요한 주파수 성분을 효율적으로 억제할 수 있어 방해에 강한 주파수 체배 회로를 실현할 수 있다. 또한, 체배 회로의 접속단수를 조정함으로써 충분히 높은 주파수의 신호를 얻을 수 있다.
또한, 체배 회로에 필터 회로를 설치함으로써, 불필요한 고주파 성분을 확실하게 제거할 수 있다. 또한, 필터 회로 내에 가변 임피던스 소자를 설치함으로써, 위상 시프트 회로의 위상 시프트량에 추종하여 필터 회로의 주파수 특성을 제어할 수 있다.
또한, 필터 회로와 위상 시프트 회로의 쌍방에 리미터 증폭기를 설치함으로써, 필터 회로의 주파수 특성과 위상 시프트 회로의 차단 주파수가 입력 신호 레벨에 의존하지 않게 할 수 있다.
또한, 필터 회로의 가변 저항과 직렬로 임피던스 소자를 삽입함으로써, 위상 시프트 회로의 리미터 증폭기에 의해 생기는 고정 위상 시프트량을 캔슬할 수 있고, 원발진 주파수의 변화에 충실히 추종하도록 필터 회로의 주파수 특성을 제어할 수 있다.
또한, 본 발명의 주파수 체배 회로를 이용하여 수퍼 헤테로다인 방식의 수신기를 구성하면, 수정 발진자와 안테나를 제외하는 부분을 원 칩으로 통합하는 것이 용이해지고 소형화와 비용 절감을 도모할 수 있다.

Claims (14)

  1. 주파수 체배 회로에 있어서,
    수정 발진자를 사용하여 원발진 신호를 생성하는 원발진 회로와,
    입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로 및 상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 생성하는 믹서를 각각 구비한 n(n은 2 이상의 정수)개의 체배 회로를 포함하고,
    상기 n개의 체배 회로는 직렬 접속되어, 초단의 체배 회로에는 상기 원발진 신호가 입력되어, 최종단의 체배 회로는 상기 원발진 신호의 주파수의 2n배의 주파수의 신호를 출력하는 것을 특징으로 하는 주파수 체배 회로.
  2. 제1항에 있어서, 상기 n개의 체배 회로 중 적어도 일부의 단 사이에 배치되어 불필요한 주파수 성분을 제거하는 필터 회로를 구비하는 것을 특징으로 하는 주파수 체배 회로.
  3. 제1항에 있어서, 상기 n개의 체배 회로 중 적어도 일부의 체배 회로에 대응하여 설치되는 위상 시프트 조정 회로를 포함하고,
    상기 위상 시프트 조정 회로는 대응하는 상기 믹서의 출력 직류 전압이 대략제로가 되도록 대응하는 상기 90° 위상 시프트 회로의 위상 시프트량을 조정하는 것을 특징으로 하는 주파수 체배 회로.
  4. 제3항에 있어서, 상기 90° 위상 시프트 회로는,
    상기 위상 시프트 조정 회로의 출력에 의해 전류량을 조정할 수 있는 제1 전류원과,
    상기 전류원을 흐르는 전류량에 따라서 임피던스가 가변 제어되는 제1 임피던스 소자와,
    제1 캐패시터 소자를 포함하는 것을 특징으로 하는 주파수 체배 회로.
  5. 제3항 또는 제4항에 있어서, 상기 n개의 체배 회로 중 적어도 일부의 단 사이에 배치되어 불필요한 주파수 성분을 제거하는 필터 회로를 구비하고,
    상기 위상 시프트 조정 회로는, 대응하는 상기 믹서의 출력 직류 전압이 제로가 되도록, 대응하는 상기필터 회로의 대역 특성을 조정하는 것을 특징으로 하는 주파수 체배 회로.
  6. 제5항에 있어서, 상기 필터 회로는,
    상기 위상 시프트 조정 회로의 출력에 의해 전류량을 조정할 수 있는 제2 전류원과,
    상기 전류원을 흐르는 전류량에 따라서 임피던스가 가변 제어되는 제2 임피던스 소자를 포함하는 것을 특징으로 하는 주파수 체배 회로.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 필터 회로는,
    입력 단자 및 출력 단자 간에 접속되고 전류에 의해 임피던스가 가변될 수 있는 제1 가변 임피던스 소자와,
    상기 출력 단자에 접속된 제1 캐패시터 소자와,
    전류에 따라서 상기 출력 단자의 전압을 제어하는 제2 가변 임피던스 소자와,
    상기 제2 가변 임피던스 소자에 흐르는 전류와 동위상의 전류를 상기 출력 단자에 공급하는 전류 공급 회로를 포함하는 것을 특징으로 하는 주파수 체배 회로.
  8. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 필터 회로는,
    제1 입력 단자 및 제1 출력 단자 간에 접속되고 상기 제1 입력 단자에 흐르는 전류에 의해 임피던스가 가변 제어되는 제1 가변 임피던스 소자와,
    제2 입력 단자 및 제2 출력 단자 간에 접속되고, 상기 제2 입력 단자에 흐르는 전류에 의해 임피던스가 가변 제어되는 제2 가변 임피던스 소자와,
    상기 제1 및 제2 출력 단자 간에 접속된 제1 캐패시터 소자와,
    상기 제1 출력 단자의 전압을 제어하는 제1 트랜지스터와,
    상기 제2 출력 단자의 전압을 제어하는 제2 트랜지스터와,
    상기 제1 및 제2 트랜지스터의 각 출력측 단자 간에 접속된 제2 캐패시터 소자를 포함하고,
    상기 제1 트랜지스터는 상기 제2 트랜지스터에 흐르는 전류와 동위상의 전류를 상기 제1 출력 단자에 공급하고,
    상기 제2 트랜지스터는, 상기 제1 트랜지스터에 흐르는 전류와 동위상의 전류를 상기 제2 출력 단자에 공급하는 것을 특징으로 하는 주파수 체배 회로.
  9. 제8항에 있어서, 상기 제1 에서 제4 가변 임피던스 소자 중 적어도 하나는, 바이폴라 트랜지스터로 구성되고, 그 트랜지스터의 에미터 단자에 흐르는 전류를 제어함으로써 임피던스를 가변 제어하는 것을 특징으로 하는 주파수 체배 회로.
  10. 제9항에 있어서, 상기 제1 에서 제4 가변 임피던스 소자 중 적어도 하나는 달링톤 접속된 복수의 바이폴라 트랜지스터로 구성되는 것을 특징으로 하는 주파수 체배 회로.
  11. 제7항에 있어서,
    상기 필터 회로는 상기 제1 및 제2 입력 단자와 상기 제1 및 제2 가변 임피던스 소자 간에 접속되고, 입력 신호의 전압 진폭을 소정의 전압 범위로 제한하여 출력하는 제1 리미터 증폭기를 포함하고,
    상기 90° 위상 시프트 회로는,
    상호 직렬 접속되고 입력 신호의 위상을 대략 45도 시프트시켜서 출력하는 제1 및 제2 위상 시프트부와,
    상기 제1 위상 시프트부의 전단에 접속되고 입력 신호의 전압 진폭을 소정의 전압 범위에 제한하여 출력하는 제2 리미터 증폭기와,
    상기 제2 리미터 증폭기와 상기 제2 위상 시프트부 간에 접속되며, 상기 제1 위상 시프트부의 출력 신호의 전압 진폭을 소정의 전압 범위에 제한하여 출력하는 제3 리미터 증폭기를 포함하는 것을 특징으로 하는 주파수 체배 회로.
  12. 제8항에 있어서, 상기 필터 회로는,
    상기 제1 가변 임피던스 소자와 상기 제1 출력 단자 간에 접속된 제1 임피던스 소자와,
    상기 제2 가변 임피던스 소자와 상기 제2 출력 단자 간에 접속된 제2 임피던스 소자와,
    상기 제1 트랜지스터와 상기 제2 캐패시터 소자 간에 접속된 제3 임피던스 소자와,
    상기 제2 트랜지스터와 상기 제2 캐패시터 소자 간에 접속된 제4 임피던스 소자를 포함하는 것을 특징으로 하는 주파수 체배 회로.
  13. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 필터 회로는 초단 및 둘째 단의 상기 체배 회로 간에 적어도 배치되는 것을 특징으로 하는 주파수 체배 회로.
  14. 반도체 집적 회로에 있어서,
    국부 발진 신호를 생성하는 국부 발진 회로와,
    안테나로 수신된 고주파 신호를 상기 국부 발진 신호에 기초하여 중간 주파수 신호로 변환하는 중간 주파수 신호 변환 회로와,
    상기 중간 주파수 신호에 기초하여 복조 처리를 행하는 복조 회로를 포함하고,
    상기 국부 발진 회로는,
    수정 발진자를 사용하여 원발진 신호를 생성하는 원발진 회로와,
    입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로와,
    상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 출력하는 믹서를 각각 구비한 n개의 체배 회로를 포함하고,
    상기 n개의 체배 회로는 직렬 접속되어 초단의 체배 회로에는 상기 원발진 신호가 입력되는 것을 특징으로 하는 반도체 집적 회로.
KR10-2001-0022641A 2000-04-27 2001-04-26 주파수 체배 회로 및 반도체 집적 회로 KR100398014B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000127087 2000-04-27
JP2000-127087 2000-04-27
JP2000-364648 2000-11-30
JP2000364648A JP3977591B2 (ja) 2000-04-27 2000-11-30 周波数逓倍回路および半導体集積回路

Publications (2)

Publication Number Publication Date
KR20010098905A true KR20010098905A (ko) 2001-11-08
KR100398014B1 KR100398014B1 (ko) 2003-09-19

Family

ID=26590931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0022641A KR100398014B1 (ko) 2000-04-27 2001-04-26 주파수 체배 회로 및 반도체 집적 회로

Country Status (6)

Country Link
US (1) US6456143B2 (ko)
EP (1) EP1156581B1 (ko)
JP (1) JP3977591B2 (ko)
KR (1) KR100398014B1 (ko)
CN (1) CN1168198C (ko)
DE (1) DE60106326T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932533B1 (ko) * 2007-12-11 2009-12-17 엘아이지넥스원 주식회사 지령 수신기용 쿠밴드 송수신 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2378593B (en) * 2001-08-03 2003-09-17 Zarlink Semiconductor Ltd A frequency doubler circuit arrangement
DE10158357A1 (de) * 2001-11-28 2003-06-12 Philips Intellectual Property Kompensationsschaltung für Frequenzfilter
US7098753B1 (en) 2003-06-13 2006-08-29 Silicon Clocks, Inc. Oscillator with variable reference
US7324561B1 (en) 2003-06-13 2008-01-29 Silicon Clocks Inc. Systems and methods for generating an output oscillation signal with low jitter
JP2005012648A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 無線通信装置及びその送受信回路
TW200518484A (en) * 2003-11-26 2005-06-01 Niigata Seimitsu Co Ltd AM/FM radio receiver and local oscillation circuit using the same
US20060132248A1 (en) * 2004-12-16 2006-06-22 Nel Frequency Controls, Inc. Bulk acoustic wave crystal controlled clock with surface acoustic wave filter multiplier
CN100456630C (zh) * 2005-03-22 2009-01-28 杭州华三通信技术有限公司 低频时钟信号产生方法及低频时钟信号产生装置
JP4631673B2 (ja) * 2005-07-27 2011-02-16 カシオ計算機株式会社 電波受信装置、電波受信回路及び電波時計
KR100745039B1 (ko) 2006-05-18 2007-08-01 세원텔레텍 주식회사 2,3,4차 주파수 체배기 및 그 설계방법
EP2120340A4 (en) * 2007-03-06 2012-10-24 Fujitsu Ltd PHASE SLIDE
US8275817B2 (en) * 2007-04-19 2012-09-25 General Instrument Corporation Broadband low noise complex frequency multipliers
US7495484B1 (en) * 2007-07-30 2009-02-24 General Instrument Corporation Programmable frequency multiplier
US8369820B2 (en) * 2007-09-05 2013-02-05 General Instrument Corporation Frequency multiplier device
JP5067294B2 (ja) * 2008-07-17 2012-11-07 パナソニック株式会社 電波受信装置
CN102545826B (zh) * 2010-12-10 2016-03-30 上海卫星工程研究所 卫星用二次变频接收机的本振频率源
WO2013096266A1 (en) * 2011-12-20 2013-06-27 University Of Florida Research Foundation, Inc. Systems and methods of local oscillator distribution and phase shifting
JP5553463B1 (ja) * 2014-03-13 2014-07-16 株式会社ソニック パルス圧縮超音波探知装置
CN104767488B (zh) * 2015-04-29 2017-12-19 中国科学院微电子研究所 一种基于晶体振荡器电路的倍频装置
JP6671151B2 (ja) * 2015-11-09 2020-03-25 セイコーエプソン株式会社 物理量検出回路、電子機器および移動体
CN107634722A (zh) * 2017-09-27 2018-01-26 杭州暖芯迦电子科技有限公司 一种用于毫米波lo发生器的频率倍频器及其方法
CN109655841B (zh) * 2018-12-13 2020-08-14 北京遥测技术研究所 太赫兹多模实时成像系统
KR102543233B1 (ko) 2020-05-19 2023-06-14 한국전자통신연구원 주파수 체배 장치 및 주파수 체배 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956797A (en) * 1988-07-14 1990-09-11 Siemens Transmission Systems, Inc. Frequency multiplier
US5077546A (en) * 1990-11-07 1991-12-31 General Electric Company Low phase noise frequency multiplier
KR950006763B1 (ko) 1993-02-15 1995-06-22 삼성전자주식회사 주파수 체배회로
US5436938A (en) * 1993-08-19 1995-07-25 Northern Telecom Limited Phase error detector for a phase locked loop
JPH07235837A (ja) 1994-02-24 1995-09-05 Toshiba Corp ２逓倍回路
GB2317769B (en) * 1996-09-27 2000-10-11 Marconi Gec Ltd Radar systems
JPH10126156A (ja) 1996-10-22 1998-05-15 Japan Radio Co Ltd 逓倍器
KR100230807B1 (ko) * 1996-12-23 1999-11-15 김영환 펄스폭 제어가 가능한 주파수 체배기
US5963071A (en) * 1998-01-22 1999-10-05 Nanoamp Solutions, Inc. Frequency doubler with adjustable duty cycle
JP3592950B2 (ja) * 1999-03-11 2004-11-24 株式会社東芝 周波数逓倍回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932533B1 (ko) * 2007-12-11 2009-12-17 엘아이지넥스원 주식회사 지령 수신기용 쿠밴드 송수신 장치

Also Published As

Publication number Publication date
US6456143B2 (en) 2002-09-24
JP3977591B2 (ja) 2007-09-19
JP2002016440A (ja) 2002-01-18
KR100398014B1 (ko) 2003-09-19
DE60106326D1 (de) 2004-11-18
CN1326264A (zh) 2001-12-12
CN1168198C (zh) 2004-09-22
EP1156581A3 (en) 2002-09-04
US20010043109A1 (en) 2001-11-22
EP1156581A2 (en) 2001-11-21
EP1156581B1 (en) 2004-10-13
DE60106326T2 (de) 2006-02-23

Similar Documents

Publication Publication Date Title
KR20010098905A (ko) 주파수 체배 회로 및 반도체 집적 회로
EP1393403B1 (en) Tunable phase shifter and applications for same
US9838047B2 (en) Radio-frequency transmitter and amplifier
US7109793B2 (en) High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using same
US20080089440A1 (en) Cancelling distortion
US4947141A (en) Oscillator network for radio receiver
US4710970A (en) Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal
JP2007536840A (ja) 干渉に堅固な水晶発振器用バッファ
KR100325573B1 (ko) 광학데이타신호를변조하기위해레이저에의해사용되는전기변조신호를발생하는방법및이에적합한이퀄라이저
US20210083632A1 (en) Microwave amplification circuit
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
US6646497B2 (en) Filter apparatus
US20070190959A1 (en) Apparatus and method for frequency conversion with minimized intermodulation distortion
EP1698048B1 (en) Mixer with feedback
US20070123176A1 (en) Direct conversion rf front-end transceiver and its components
US8502596B1 (en) Filter circuitry
US5784692A (en) Method and apparatus for generating non-linear variable impedance
US11211969B2 (en) Enhanced linearity mixer
US20100178891A1 (en) Method and circuit for calibrating analog circuit components
US20070132512A1 (en) Variable gain amplifier
WO2004040755A1 (ja) フィルタ回路及び無線装置
EP1047191B1 (en) Method and arrangement for tuning a resonator
EP0954093A1 (en) Suppression of local oscillator second order harmonics
JPS5922416A (ja) 高周波増幅回路
JPH11298268A (ja) 利得可変型増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee