KR20010097283A - 코드분할다중접속시스템의 음성부호기 송수신프레임발생로직 - Google Patents

코드분할다중접속시스템의 음성부호기 송수신프레임발생로직 Download PDF

Info

Publication number
KR20010097283A
KR20010097283A KR1020000021233A KR20000021233A KR20010097283A KR 20010097283 A KR20010097283 A KR 20010097283A KR 1020000021233 A KR1020000021233 A KR 1020000021233A KR 20000021233 A KR20000021233 A KR 20000021233A KR 20010097283 A KR20010097283 A KR 20010097283A
Authority
KR
South Korea
Prior art keywords
interrupt
register
voice encoder
depiram
logic
Prior art date
Application number
KR1020000021233A
Other languages
English (en)
Other versions
KR100333051B1 (ko
Inventor
박노희
김준만
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000021233A priority Critical patent/KR100333051B1/ko
Publication of KR20010097283A publication Critical patent/KR20010097283A/ko
Application granted granted Critical
Publication of KR100333051B1 publication Critical patent/KR100333051B1/ko

Links

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/16Vocoder architecture
    • G10L19/18Vocoders using multiple modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 코드분할 다중 접속시스템에서 음성부호기의 송수신 채널용량 향상 및 소형화를 기할 수 있도록 한 코드 분할 다중접속 시스템의 음성부호기 송수신 프레임 틱 발생로직에 관한 것으로,
본 발명은 음성부호기 송수신 프레임 틱 발생 로직에 있어서, 할당된 8 비트 X 160 시간등분의 타임 슬라이스 레지스터, 할당된 음성부호기 채널에 대응되는 인터럽트를 발생하는 인터럽트 레지스터, 20 개의 블록을 구분하기 위하여 3 바이트을 위한 메모리 블록의 인터럽트 위치지정 레지스터로 구성된 디피램부와; 상기 디피램부와 어드레스 및 데이터를 송수신하는 각 레지스터의 내용을 읽고 쓰기 동작하는 디피램 인터페이스부, 프로세세에 인터럽트를 발생하는 인터럽트 발생부, 업카운터, 비교부로 구성된 프로그래어블 로직으로 구성한 것을 특징으로 한다.

Description

코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직{VOCODER TX/RX FRAME TICK GENERATION LOGIC IN CDMA}
본 발명은 코드 분할 다중 접속 시스템의 음성부호기 송수신프레임 틱 발생로직에 관한 것으로, 보다 상세하게는 코드분할 다중 접속시스템에서 음성부호기의 송수신 채널용량 향상 및 소형화를 기할 수 있도록 한 코드 분할 다중접속 시스템의 음성부호기 송수신 프레임 틱 발생로직에 관한 것이다.
현재 코드 분할 다중 접속 시스템을 이용한 디지털 셀룰러 시스템, 개인휴대통신, 광대역 무선망 등의 음성부호기에서 사용하고 있는 송수신 프레임 틱(tick)은 프로그래어블 로직으로 구성되어 있으며, 상기 프로그래어블 로직은 20 msec를 음성부호기 기준신호(reference strobe)로 사용하고, 이 기준신호는 160 시간 등분(time slices)되며, 이 160 시간 등분된 기준신호는 송수신을 위하여 할당되어 운용되고 있다.
상기 음성부호기 보드는 8-12 개의 음성부호기 채널과 같은 개수의 송수신 프레임 틱을 가지고 있으며, 상기 각 음성부호기 채널 당 송수신을 위하여 각각 1 개씩 필요로 하는 시간등분을 할당하게 된다.
그리고 상기 시간등분을 위한 시간등분 위치를 나타내는 8 비트의 버퍼를 가지고 있으며, 8-12개의 채널들은 각각의 송수신 프레임 틱을 위한 다운카운터를 가지고 있고, 프로세서에 인터럽트를 하기 위하여 인터럽트 레지스터 로직을 포함하고 있다.
이와 같이 구성되는 프로그램어블 로직은 20 msec 기준 틱(reference tick) 시점에서 모든 유효한 음성부호기 채널의 시간 등분 값이 각각의 8 비트 버퍼로부터 해당 다운카운터로 로딩 및 클럭킹되면서 다운카운팅 된다.
상기 다운카운터는 카운터 값이 '1'이 되면 프로세서로의 인터럽트를 생성하기 위한 레지스터에 '1'로 설정이 되고, 프로세서로의 인터럽트가 생성된다.
그 후 프로세서가 인터럽트를 인지하여 레지스터를 읽을 때 인터럽트 레지스터의 값이 클리어 되고, 이때 상기 프로세서는 음성부호기 채널과 음성정보 및 제어데이타를 송수신하게 된다.
이와 같이 종래의 음성부호기 송수신 프레임 틱 발생 로직의 각 음성부호기 채널들은 전용으로 할당된 송수신 다운카운터(2개/채널)를 가지며, 시간등분 값을 저장하기 위한 내부 버퍼를 각각 가지므로 채널용량이 증가되면 이에 비례하여 로직 또한 증가하게 되므로, 상기 채널 용량을 증가 할 경우 구현상에 어려움이 발생되게 된다.
이와 같이 종래의 코드 분할 다중 접속 시스템을 이용한 디지털 셀룰러 시스템, 개인휴대통신, 광대역 무선망 등의 음성부호기 보드에서 음성부호기 채널수가 8-12개 정도의 저밀도 용량을 가지고 있어서, 상기 음성부호기에 사용하고 있는 송수신 프레임 틱(tick)을 단순히 프로그래어블 로직으로 구성하여 사용하였다.
그러나 영상이동통신(IMT-2000)과 같은 고 용량의 시스템으로 천이할 때 상기 음성부호기 보드는 보드당 채널용량의 증가와 시스템의 소형화로 음성부호기 채널의 수가 수십 채널로 증가하게 되며 이에 따라 음성부호기 송수신 프레임 틱의 수를 증가하게 되어 상기 저밀도 용량의 음성부호기는 고 비용을 부담하여 송수신 프레임 틱을 제공하기 위한 프로그램어블 로직을 다시 구성하여야 하고, 상기 음성부호기 보드의 장착 면적이 많은 부분을 차지하게 되어 상기 보드당 음성부호기의 채널의 수도 조절하지 않으면 안되는 여러 가지 제반 문제점을 가지게 되었다.
따라서 본 발명의 목적은 음성부호기에서 사용되는 프로그램어블 로직에 음성부호기 채널당 2 개의 다운카운터로 구성된 것을 구성하고자 하는 채널들에 하나의 업카운터와 디피램과 함께 구성하여 최대 160 프레임 틱까지 처리할 수 있도록 함으로써, 최대 80 개의 음성부호기 채널을 수용할 수 있도록 한 고밀도의 로직을 제공하고자 하는데 있다.
도 1 은 본 발명 음성부호기 송수신 프레임 틱 발생로직의 제어불럭도
도면의 주요부분에 대한 부호의 설명
10; 디피램부 11; 시간 슬라이스 레지스터
12; 인터럽트 레지스터 13; 인터럽트 위치 지정 레지스터
20; 프로그램어블 로직 21; 디피램 인터페이스 부
22; 인터럽트 발생부 23; 업 카운터
24; 비교부
상기의 목적을 실현하기 위하여 본 발명은 음성부호기 송수신 프레임 틱 발생 로직에 있어서, 할당된 8 비트 X 160 시간등분의 타임 슬라이스 레지스터, 할당된 음성부호기 채널에 대응되는 인터럽트를 발생하는 인터럽트 레지스터, 20 개의 블록을 구분하기 위하여 3 바이트을 위한 메모리 블록의 인터럽트 위치지정 레지스터로 구성된 디피램부와; 상기 디피램부와 어드레스 및 데이터를 송수신하는 각 레지스터의 내용을 읽고 쓰기 동작하는 디피램 인터페이스부, 프로세세에 인터럽트를 발생하는 인터럽트 발생부, 업카운터, 비교부로 구성된 프로그래어블 로직으로 구성한 것을 특징으로 한다.
그러므로 본 발명에 의하면, 코드 분할 다중 접속 시스템의 음성부호기 보드에서 하나의 업카운터와 디피램부로 함께 구성하여, 하나의 음성부호기 채널에 하나의 프레임 틱 최대 160개의 프레임 틱도 가변적으로 할당할 수 있어서 20 msec 의 고정된 시간 틱(time tick)외에 20 msec 윈도우 내에서 125 usec 단위로 시간 틱 인터벌을 조절할 수 있어 유동적 활용이 가능하며 프레임 틱 로직을 구성하기위한 로직장치의 수를 줄일수 있어 하나의 음성부호기 보드 내에서 80개 음성부호기 채널까지의 고밀도 채널을 구성할 수 있게 된다.
이하 본 발명의 바람직한 실시예를 첨부되는 도면에 의거 상세히 설명하면 다음과 같다.
도 1 은 본 발명 음성부호기 송수신 프레임 틱 발생로직의 제어불럭도 로서,시간 슬라이스 레지스터(11), 할당된 음성부호기 채널에 대응하는 인터럽트를 발생하는 인터럽트 레지스터(12), 인터럽트 위치 지정 레지스터(13)로 구성된 디피램부(10)과; 상기 디피램부(10)와 어드레스와 데이터를 송수신하는 디피램 인터럽트부(21), 인터럽트발생부(22), 업카운터(23), 비교부(24)로 구성되는 프로그램어블 로직(20)으로 구성되고, 상기 프로그램어블 로직(20)에는 50HZ(비교 클럭)4MHZ,8MHZ의 클럭신호가 인가되게 구성된다.
상기 디피램부(10)의 시간 슬라이스 레지스터(11)는 8 비트의 할당된 채널수와 160 시간등분을 갖는 레지스터 이다.
상기 인터럽트 레지스터(12)는 할당된 8 비트로 160개까지의 인터럽트 플레그를 갖는 레지스터이다.
상기 인터럽트 위치 지정레지스터(13)는 할당된 8 비트의 20개의 블록으로 구분하기 위하여 3 바이트를 갖는 레지스터이다.
상기 프로그램어블 로직(20)의 디피램 인터페이스부(21)는 디피램부(10)로부터 어드레스와 데이터에 의하여 디피램부(10)의 각 레지스터의 내용을 읽거나, 쓰기 동작을 수행하도록 구성된다.
상기 인터럽트 발생부(22)는 디피램 인터페이스부(21)로부터 시간 슬라이스 레지스터의 해당 시간 슬라이스에 해당되는 값을 읽어 '0' 의 값이 아니면 유효한 시간등분이므로 그 값에 해당하는 인터럽트 레지스터(12)에 해당하는 비트'1'을 쓰기하며, 어떤 인터럽트 레지스터(12)의 열인지를 구하기 위한 인터럽트 위치 지정 레지스터의 해당비트에 '1'을 쓰기한 후 프로세서로 인터럽트를 발생하도록 구성된다.
상기 업카운터(23)는 50HZ(20 msec)의 간격으로 1-159 까지 카운터하고 매 카운트시 마다 상기 인터럽트 발생부(22)에 스트로브 신호를 발생하도록 구성된다.
상기 비교부(24)는 업카운터(23)에서 카운트 될 때 마다 발생된 스트로브신호에 기준하여 디피램 인터페이스부(21)를 통한 디피램의 해당 시간 등분위치의 값을 읽어 이 값이 '0' 이 아니면 해당 시간 등분이 유효한 것으로 유효한 음성부호기 채널 번호를 인터럽트 발생부(22)에 스트로브 신호로 발생시키도록 구성된다.
상기와 같이 구성되는 본 발명은 디피램부(10)와 프로그램어블 로직(20)을 초기화 시킨 상태에서, 하나의 음성부호기 채널이 할당되고, 시간 등분이 결정되었다면, 상기 디피램부(10)의 시간 슬라이스 레지스터(11)에서는 결정된 시간등분에 해당하는 위치에 음성채널수를 프로세서에 쓰기 한다.
이어서 상기 프로세서의 쓰기 진행중인 50HZ(20 msec)간격이 끝나면, 새로이 업 카운터(23)가 카운트하고 매 카운트시 마다 비교부(24)와 인터럽트 발생부(25)로 스트로브를 발생시켜 준다.
그리고 비교부(24)에서는 업 카운터(23)로부터 수신된 스토로브를 참조하여디피램 인터페이스부(21)를 통하여 상기 업 카운터(23)의 카운터 값에 해당하는 디피램의 시간 슬라이스 레지스터(21)의 열로부터 값을 읽어드린다.
상기 비교부(24)에서 읽어드린 시간 슬라이스 레지스터(21)의 값은 해당 시간등분에 할당된 음성부호기 채널수이고, 이 값이 '0'(할당된 채널수가 없다)이면 유효하지 않은 시간등분이므로 인터럽트를 발생하지 않고, 할당된 음성부호기 채널이 있다면 인터럽트발생부(22)로 스트로브를 발생시킨다.
상기 인터럽트 발생부(22)에서는 비교부(24)로부터 스트로브를 받은 후 해당되는 음성부호기 채널수에 해당되는 디피램부(10)의 인터럽트 레지스터(12)의 비트를 '1'로 쓰기 한다.
20개의 인터럽트 레지스터(12)의 열을 표시하기 위해 인터럽트 위치 지정 레지스터(13)의 해당 비트를 '1'로 쓰기 한다. 그후 프로세서에게로 인터럽트를 발생한다.
상기 인터럽트 레지스터(12)에서 인터럽트를 인지한 프로세서는 인터럽트 위치 지정 레지스터(13)를 읽기하여 인터럽트의 어떤 열에서 인터럽트가 발생했는지를 인지하고, 상기 인터럽트 레지스터(12)의 해당 열을 읽어드려 발생한 시간 틱에 프로세서는 인터럽트 레지스터(12)를 읽어드린 후'0'으로 클리어 한다.
프로세서는 이를 이용하여 음성부호기 채널과 음성정보 및 제어 데이타를 주고 받게 되는 것이다.
이상에서 설명한 바와 같이 본 발명은 코드 분할 다중 접속 시스템을 이용한 디지털 셀룰러 시스템, 개인휴대통신, 광대역 무선망 등의 음성부호기 보드에서 음성부호기에서 사용되는 프로그램어블 로직에 하나의 업카운터와 디피램과 함께 구성하여 최대 160 프레임 틱 까지 처리할 수 있도록 함으로써, 20 msec의 고정된 시간 틱 외에 20 msec 윈도우 내에서 125 usec 단위로 시간 틱 인터벌을 조절할 수 있어 유동적 활용이 가능하며 프레임 틱 로직을 구성하기 위한 로직장치의 수를 줄일수 있어 하나의 음성부호기 보드 내에서 80개 음성부호기 채널까지의 고밀도 채널 로직을 제공해 줄 수 있게 되는 것이다.

Claims (6)

  1. 음성부호기 송수신 프레임 틱 발생 로직에 있어서, 할당된 8 비트 X 160 시간등분의 타임 슬라이스 레지스터, 할당된 음성부호기 채널에 대응되는 인터럽트를 발생하는 인터럽트 레지스터, 20 개의 블록을 구분하기 위하여 3 바이트을 위한 메모리 블록의 인터럽트 위치지정 레지스터로 구성된 디피램부와; 상기 디피램부와 어드레스 및 데이터를 송수신하는 각 레지스터의 내용을 읽고 쓰기 동작하는 디피램 인터페이스부, 프로세세에 인터럽트를 발생하는 인터럽트 발생부, 업카운터, 비교부로 구성된 프로그래어블 로직으로 구성한 것을 특징으로 하는 코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직.
  2. 제 1 항에 있어서, 상기 디피램부의 시간 슬라이스 레지스터는 8 비트의 할당된 채널수와 160 시간등분을 갖는 레지스터와; 상기 인터럽트 레지스터는 할당된 8 비트로 160개까지의 인터럽트 플레그를 갖는 레지스터와; 상기 인터럽트 위치 지정레지스터는 할당된 8 비트의 20개의 블록으로 구분하기 위하여 3 바이트를 갖는 레지스터로 구성하여서 된 것을 특징으로 하는 코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직.
  3. 제 1 항에 있어서, 상기 프로그램어블 로직의 디피램 인터페이스부는 디피램부로부터 어드레스와 데이터에 의하여 디피램부의 각 레지스터의 내용을 읽거나, 쓰기 동작을 수행하도록 구성하여서 된 것을 특징으로 하는 코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직.
  4. 제 1 항에 있어서, 상기 인터럽트 발생부는 디피램 인터페이스부로부터 시간 슬라이스 레지스터의 해당 시간 슬라이스에 해당되는 값을 읽어 '0' 의 값이 아니면 유효한 시간등분이므로 그 값에 해당하는 인터럽트 레지스터에 해당하는 비트'1'을 쓰기하며, 어떤 인터럽트 레지스터의 열인지를 구하기 위한 인터럽트 위치 지정 레지스터의 해당비트에 '1'을 쓰기한 후 프로세서로 인터럽트를 발생하도록 구성하여서 된 것을 특징으로 하는 코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직.
  5. 제 1 항에 있어서, 상기 업카운터는 50HZ(20 msec)의 간격으로 1-159 까지 카운터하고 매 카운트시 마다 상기 인터럽트 발생부에 스트로브 신호를 발생하도록 구성하여서 된 것을 특징으로 하는 코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직.
  6. 제 1 항에 있어서, 상기 비교부는 업카운터에서 카운트 될 때 마다 발생된 스트로브신호에 기준하여 디피램 인터페이스부를 통한 디피램의 해당 시간 등분위치의 값을 읽어 이 값이 '0' 이 아니면 해당 시간 등분이 유효한 것으로 유효한 음성부호기 채널 번호를 인터럽트 발생부에 스트로브 신호로 발생시키도록 구성하여서 된 것을 특징으로 하는 코드분할다중접속시스템의 음성부호기 송수신프레임 발생로직.
KR1020000021233A 2000-04-21 2000-04-21 코드분할다중접속시스템의 음성부호기 송수신프레임발생로직 KR100333051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000021233A KR100333051B1 (ko) 2000-04-21 2000-04-21 코드분할다중접속시스템의 음성부호기 송수신프레임발생로직

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000021233A KR100333051B1 (ko) 2000-04-21 2000-04-21 코드분할다중접속시스템의 음성부호기 송수신프레임발생로직

Publications (2)

Publication Number Publication Date
KR20010097283A true KR20010097283A (ko) 2001-11-08
KR100333051B1 KR100333051B1 (ko) 2002-04-22

Family

ID=19666107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000021233A KR100333051B1 (ko) 2000-04-21 2000-04-21 코드분할다중접속시스템의 음성부호기 송수신프레임발생로직

Country Status (1)

Country Link
KR (1) KR100333051B1 (ko)

Also Published As

Publication number Publication date
KR100333051B1 (ko) 2002-04-22

Similar Documents

Publication Publication Date Title
US5517500A (en) Packet handling method
US5477541A (en) Addressing technique for storing and referencing packet data
US20040076156A1 (en) Digital baseband system
US6553424B1 (en) Circular buffer for a TDMA data transmission station and corresponding data transmission station
US7073012B2 (en) System and method for interleaving data in a communications device
KR100333051B1 (ko) 코드분할다중접속시스템의 음성부호기 송수신프레임발생로직
US7039069B2 (en) Interleaving method
US5430713A (en) Frequency hopping in digital cellular networks
US7672316B2 (en) Method for processing overhead of optical network and device thereof
KR100526541B1 (ko) 이동통신 시스템의 기지국 모뎀에서 심볼 버퍼 메모리장치 및 방법
KR100424850B1 (ko) 데이터 전송 속도 변환 장치
US5363378A (en) Channel data transmission system
AU624745B2 (en) Packet/fast packet switch for voice and data
US5892760A (en) Device for binary data transfer between a time-division multiplex and a memory
US6597690B1 (en) Method and apparatus employing associative memories to implement limited switching
US5953539A (en) Service switching point having a direct memory access controller
KR100207662B1 (ko) 고수준 데이터 통신제어 통신 장치
US20060002398A1 (en) Switching arrangement including time-slot buses and serveral buffers
KR100468576B1 (ko) 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법
JP3137770B2 (ja) ダイナミックチャネル割付システム
KR950003393B1 (ko) 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치
KR0150527B1 (ko) 이더넷 정보 메모리를 갖는 이더넷 정합 회로
JPH08191262A (ja) 衛星通信用tdma装置
KR100680525B1 (ko) 광 전송시스템에서의 hdlc포트 전송장치 및 방법
KR100430652B1 (ko) 전송 속도 변환 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070330

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee