JPH08191262A - 衛星通信用ｔｄｍａ装置 - Google Patents
衛星通信用ｔｄｍａ装置Info
- Publication number
- JPH08191262A JPH08191262A JP7002899A JP289995A JPH08191262A JP H08191262 A JPH08191262 A JP H08191262A JP 7002899 A JP7002899 A JP 7002899A JP 289995 A JP289995 A JP 289995A JP H08191262 A JPH08191262 A JP H08191262A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- assignment
- unit
- timing
- tdma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は衛星通信用ＴＤＭＡ装置に関し、ア
サインテーブルを共通化することによりメモリ数を削減
でき、遊休ハードウェアを削減して装置全体のハードウ
ェア規模を縮小することができることを目的とする。 【構成】 デマンド・アサインＴＤＭＡ方式の衛星通信
を行う衛星通信用ＴＤＭＡ装置において、共通アサイン
テーブルＭ０は、装置内各部のハードウェアＭ０で使用
するアサイン情報を格納する。共通読み出し手段Ｍ２
は、共通アサインテーブルをアクセスして装置内各部で
使用するアサイン情報を一括して読み出す。一時記憶手
段Ｍ３は、装置内各部のハードウェアＭ０に対応して設
けられ、共通アサインテーブルから読み出されたアサイ
ン情報から夫々のハードウェアに対応する部分を一時記
憶し、夫々のハードウェア毎に所定のタイミングで対応
するハードウェアに供給する。
サインテーブルを共通化することによりメモリ数を削減
でき、遊休ハードウェアを削減して装置全体のハードウ
ェア規模を縮小することができることを目的とする。 【構成】 デマンド・アサインＴＤＭＡ方式の衛星通信
を行う衛星通信用ＴＤＭＡ装置において、共通アサイン
テーブルＭ０は、装置内各部のハードウェアＭ０で使用
するアサイン情報を格納する。共通読み出し手段Ｍ２
は、共通アサインテーブルをアクセスして装置内各部で
使用するアサイン情報を一括して読み出す。一時記憶手
段Ｍ３は、装置内各部のハードウェアＭ０に対応して設
けられ、共通アサインテーブルから読み出されたアサイ
ン情報から夫々のハードウェアに対応する部分を一時記
憶し、夫々のハードウェア毎に所定のタイミングで対応
するハードウェアに供給する。
Description
【０００１】
【産業上の利用分野】本発明は衛星通信用ＴＤＭＡ装置
に関し、特にデマンド・アサイン方式のＴＤＭＡ（時分
割多元接続）で衛星通信を行なう衛星通信用ＴＤＭＡ装
置に関する。
に関し、特にデマンド・アサイン方式のＴＤＭＡ（時分
割多元接続）で衛星通信を行なう衛星通信用ＴＤＭＡ装
置に関する。
【０００２】
【従来の技術】ＴＤＭＡ通信方式を用いた衛星通信ネッ
トワークは図５に示す如く、基準局同期バーストを送出
できる基準局（Ｒ局）１０と、従局同期バースト及びデ
ータバーストを送出できる複数の従局（Ｎ局）１１1 〜
１１n と、通信衛星１２とで構成される。
トワークは図５に示す如く、基準局同期バーストを送出
できる基準局（Ｒ局）１０と、従局同期バースト及びデ
ータバーストを送出できる複数の従局（Ｎ局）１１1 〜
１１n と、通信衛星１２とで構成される。
【０００３】ＴＤＭＡ方式は、これらの局が送出タイミ
ングを制御して衛星１２上で各局のバーストが衝突しな
いようにしてバーストを送受して通信するシステムであ
る。ＴＤＭＡ方式では、信号の送受信の基本となる同期
の基準をＴＤＭＡフレームと呼び、衛星１２上でのこの
フレームのしきりのタイミングを全局が認識すること
で、先の送出タイミング制御が実行されることとなる。
一般に、このフレームタイミングを供給するのが基準局
同期バースト（Ｒバースト）で、基準局１０はＲバース
トを正確な周期で送出し、基準局を含む全局１０，１１
1 〜１１n がそのＲバーストを受信し衛星上のタイミン
グを認識する。図６（Ａ）は衛星のトランスポンダに入
力されるＲバースト、図６（Ｂ）は衛星上でのフレーム
タイミングを示す。
ングを制御して衛星１２上で各局のバーストが衝突しな
いようにしてバーストを送受して通信するシステムであ
る。ＴＤＭＡ方式では、信号の送受信の基本となる同期
の基準をＴＤＭＡフレームと呼び、衛星１２上でのこの
フレームのしきりのタイミングを全局が認識すること
で、先の送出タイミング制御が実行されることとなる。
一般に、このフレームタイミングを供給するのが基準局
同期バースト（Ｒバースト）で、基準局１０はＲバース
トを正確な周期で送出し、基準局を含む全局１０，１１
1 〜１１n がそのＲバーストを受信し衛星上のタイミン
グを認識する。図６（Ａ）は衛星のトランスポンダに入
力されるＲバースト、図６（Ｂ）は衛星上でのフレーム
タイミングを示す。
【０００４】各従局では、Ｒバーストを受信しつづける
限り、ネットワークの他の局と同じ認識で運用すること
ができるのである。一方、図６（Ａ）に示すＲバースト
の送出されていない時間を便宜上いくつかに刻み、図６
（Ｃ）に示す如く従局同期バーストＮ1 〜Ｎi 、データ
バーストＤ1 〜Ｄj に割り当てる。この刻みをタイムス
ロットと呼ぶ。各局の送信バーストが、この決められた
タイムスロットに衛星上でぴったりと入るようにＴＤＭ
Ａ方式の送信同期制御は行われる。
限り、ネットワークの他の局と同じ認識で運用すること
ができるのである。一方、図６（Ａ）に示すＲバースト
の送出されていない時間を便宜上いくつかに刻み、図６
（Ｃ）に示す如く従局同期バーストＮ1 〜Ｎi 、データ
バーストＤ1 〜Ｄj に割り当てる。この刻みをタイムス
ロットと呼ぶ。各局の送信バーストが、この決められた
タイムスロットに衛星上でぴったりと入るようにＴＤＭ
Ａ方式の送信同期制御は行われる。
【０００５】さらに、デマンド・アサインＴＤＭＡ方式
では、回線制御を司る装置（通常基準局１０かそれに接
続する装置）からの要求（デマンド）に従い、各従局
は、指定された送信タイムスロットにデータバーストを
打ち上げ、対向する局へ信号（回線情報）を届け、指定
された受信タイムスロットで対向する局のデータバース
トを待ち受け、信号を受信する。この手順が基本とな
り、デマンドに呼応する回線が作成されて衛星を媒体と
する通信ネットワークが形成される。
では、回線制御を司る装置（通常基準局１０かそれに接
続する装置）からの要求（デマンド）に従い、各従局
は、指定された送信タイムスロットにデータバーストを
打ち上げ、対向する局へ信号（回線情報）を届け、指定
された受信タイムスロットで対向する局のデータバース
トを待ち受け、信号を受信する。この手順が基本とな
り、デマンドに呼応する回線が作成されて衛星を媒体と
する通信ネットワークが形成される。
【０００６】上記の様なデマンド・アサインＴＤＭＡ方
式に供される衛星通信用ＴＤＭＡ装置においては、回線
制御を司る装置からの情報を解析する必要からソフトウ
ェアを用いて処理を行う回線制御ブロックを有してお
り、この回線制御ブロックでは、デマンドに対するアサ
イン情報をハードウェアの処理に反映させるためのアサ
インテーブルを具備している。ソフトウェアは、このア
サインテーブルをハードウェアが認識しているタイムス
ロット順にどの送信タイムスロットを送信可とするか、
また、どの受信タイムスロットを受信可とするかを回線
設定情報に従って作成する。一方、ハードウェア処理は
一時の瞬断も許されず、ソフトウェア処理に比して十分
高速な処理が要求されるため、ソフトウェアが処理して
いる間にも、常時、アサイン情報の読み出しができる
様、通常、アサインテーブルは２面構成としており、面
切り替えタイミングは、送信／受信のそれぞれのＴＤＭ
Ａフレームのタイムスロットの無い位置に設置されてい
る。
式に供される衛星通信用ＴＤＭＡ装置においては、回線
制御を司る装置からの情報を解析する必要からソフトウ
ェアを用いて処理を行う回線制御ブロックを有してお
り、この回線制御ブロックでは、デマンドに対するアサ
イン情報をハードウェアの処理に反映させるためのアサ
インテーブルを具備している。ソフトウェアは、このア
サインテーブルをハードウェアが認識しているタイムス
ロット順にどの送信タイムスロットを送信可とするか、
また、どの受信タイムスロットを受信可とするかを回線
設定情報に従って作成する。一方、ハードウェア処理は
一時の瞬断も許されず、ソフトウェア処理に比して十分
高速な処理が要求されるため、ソフトウェアが処理して
いる間にも、常時、アサイン情報の読み出しができる
様、通常、アサインテーブルは２面構成としており、面
切り替えタイミングは、送信／受信のそれぞれのＴＤＭ
Ａフレームのタイムスロットの無い位置に設置されてい
る。
【０００７】
【発明が解決しようとする課題】通常、衛星通信方式で
は、３６０００ｋｍ上空にある静止衛星を介して通信し
ているため、２５０ｍ秒程度のラウンド・トリップ・デ
ィレー（ＲＤＴ）が存在しており、このディレー値は局
の設置されている位置条件で変化する。従って、ある局
で認識する送信ＴＤＭＡフレームと受信ＴＤＭＡフレー
ムの時間位置は不定である。また、アサイン情報は一般
的に送信／受信は独立であり、２面アサインテーブルは
送信／受信用を個々に用意せざるを得ない。また、局内
で、アサイン情報を適用するタイミングが装置により異
なる場合、例えば、送信アンプのＯＮ／ＯＦＦ動作と送
信ベースバンド処理は、時間的に、送信ベースバンド処
理が早く、送信アンプのＯＮ／ＯＦＦ動作が遅くなる場
合では、送信ベースバンド用アサインテーブルと送信ア
ンプ用アサインテーブルを個別に用意する必要がある。
は、３６０００ｋｍ上空にある静止衛星を介して通信し
ているため、２５０ｍ秒程度のラウンド・トリップ・デ
ィレー（ＲＤＴ）が存在しており、このディレー値は局
の設置されている位置条件で変化する。従って、ある局
で認識する送信ＴＤＭＡフレームと受信ＴＤＭＡフレー
ムの時間位置は不定である。また、アサイン情報は一般
的に送信／受信は独立であり、２面アサインテーブルは
送信／受信用を個々に用意せざるを得ない。また、局内
で、アサイン情報を適用するタイミングが装置により異
なる場合、例えば、送信アンプのＯＮ／ＯＦＦ動作と送
信ベースバンド処理は、時間的に、送信ベースバンド処
理が早く、送信アンプのＯＮ／ＯＦＦ動作が遅くなる場
合では、送信ベースバンド用アサインテーブルと送信ア
ンプ用アサインテーブルを個別に用意する必要がある。
【０００８】図７は従来のアサインテーブルの構成図を
示す。同図中、ＣＰＵ及びＣＰＵインタフェース２０が
回線制御ブロックであり、ハードウェア処理部２１1 〜
２１ m 夫々に対応した各２面のアサインテーブル２
２1a，２２1b〜２２ma，２２mb夫々にアサイン情報を書
き込む。これらのアサインテーブル２２1a，２２1b〜２
２ ma，２２mb夫々はテーブルアクセス部２３1 〜２３m
によってアクセスされ、各テーブルから読み出されたア
サイン情報がハードウェア処理部２１1 〜２１m に供給
される。
示す。同図中、ＣＰＵ及びＣＰＵインタフェース２０が
回線制御ブロックであり、ハードウェア処理部２１1 〜
２１ m 夫々に対応した各２面のアサインテーブル２
２1a，２２1b〜２２ma，２２mb夫々にアサイン情報を書
き込む。これらのアサインテーブル２２1a，２２1b〜２
２ ma，２２mb夫々はテーブルアクセス部２３1 〜２３m
によってアクセスされ、各テーブルから読み出されたア
サイン情報がハードウェア処理部２１1 〜２１m に供給
される。
【０００９】一方、アサインテーブル２２1a，２２1b〜
２２ma，２２mbとして使用しているメモリの集積度は年
々向上しており、１デバイスで記憶できる容量は非常に
大きなものとなっている（１メガビット程度）。ところ
が、一つのアサインテーブルとして使用するのは精々１
０００アドレス程度である。このアドレスの数は、タイ
ムスロットの数に対応しており、実用的には、１０００
タイムスロットを回線として使用できれば、十分に大き
なシステムと判断できる。つまり、アサインテーブルと
して使用しているメモリの大部分は使用せずに、遊休ハ
ードウェアと化している。また、上述した通り、アサイ
ンテーブルは２面構成を常としており、且つ、相当数の
アサインテーブルが存在しているため、局当たりで見る
と相当のハードウェアが遊んでおり、今後、更なる半導
体技術の向上が見込まれるにも拘らず、大規模のハード
ウェアを常時具備しなければならないという問題があっ
た。
２２ma，２２mbとして使用しているメモリの集積度は年
々向上しており、１デバイスで記憶できる容量は非常に
大きなものとなっている（１メガビット程度）。ところ
が、一つのアサインテーブルとして使用するのは精々１
０００アドレス程度である。このアドレスの数は、タイ
ムスロットの数に対応しており、実用的には、１０００
タイムスロットを回線として使用できれば、十分に大き
なシステムと判断できる。つまり、アサインテーブルと
して使用しているメモリの大部分は使用せずに、遊休ハ
ードウェアと化している。また、上述した通り、アサイ
ンテーブルは２面構成を常としており、且つ、相当数の
アサインテーブルが存在しているため、局当たりで見る
と相当のハードウェアが遊んでおり、今後、更なる半導
体技術の向上が見込まれるにも拘らず、大規模のハード
ウェアを常時具備しなければならないという問題があっ
た。
【００１０】本発明は上記の点に鑑みなされたもので、
アサインテーブルを共通化することによりメモリ数を削
減でき、遊休ハードウェアを削減して装置全体のハード
ウェア規模を縮小することができる衛星通信用ＴＤＭＡ
装置を提供することを目的とする。
アサインテーブルを共通化することによりメモリ数を削
減でき、遊休ハードウェアを削減して装置全体のハード
ウェア規模を縮小することができる衛星通信用ＴＤＭＡ
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１に記載の発明
は、図１に示す如く、デマンド・アサインＴＤＭＡ方式
の衛星通信を行う衛星通信用ＴＤＭＡ装置において、装
置内各部のハードウェアＭ０で使用するアサイン情報を
格納する共通アサインテーブルＭ１と、上記共通アサイ
ンテーブルをアクセスして装置内各部で使用するアサイ
ン情報を一括して読み出す共通読み出し手段Ｍ２と、装
置内各部のハードウェアＭ０に対応して設けられ、上記
共通アサインテーブルＭ１から読み出されたアサイン情
報から夫々のハードウェアに対応する部分を一時記憶
し、夫々のハードウェア毎に所定のタイミングで対応す
るハードウェアに供給する一時記憶手段Ｍ３とを有す
る。
は、図１に示す如く、デマンド・アサインＴＤＭＡ方式
の衛星通信を行う衛星通信用ＴＤＭＡ装置において、装
置内各部のハードウェアＭ０で使用するアサイン情報を
格納する共通アサインテーブルＭ１と、上記共通アサイ
ンテーブルをアクセスして装置内各部で使用するアサイ
ン情報を一括して読み出す共通読み出し手段Ｍ２と、装
置内各部のハードウェアＭ０に対応して設けられ、上記
共通アサインテーブルＭ１から読み出されたアサイン情
報から夫々のハードウェアに対応する部分を一時記憶
し、夫々のハードウェア毎に所定のタイミングで対応す
るハードウェアに供給する一時記憶手段Ｍ３とを有す
る。
【００１２】請求項２に記載の発明は、前記一時記憶手
段Ｍ３を、ラッチ回路で構成する。請求項３に記載の発
明は、前記一時記憶手段Ｍ３を、ラッチ回路及びシフト
レジスタで構成する。請求項４に記載の発明は、前記一
時記憶手段Ｍ３を、ラッチ回路及びファーストイン・フ
ァーストアウト・メモリで構成する。
段Ｍ３を、ラッチ回路で構成する。請求項３に記載の発
明は、前記一時記憶手段Ｍ３を、ラッチ回路及びシフト
レジスタで構成する。請求項４に記載の発明は、前記一
時記憶手段Ｍ３を、ラッチ回路及びファーストイン・フ
ァーストアウト・メモリで構成する。
【００１３】請求項５に記載の発明では、前記共通読み
出し手段Ｍ２は、装置内の受信部各部のハードウェアで
使用するアサイン情報と、送信部各部のハードウェアで
使用するアサイン情報とを時分割で読み出す。
出し手段Ｍ２は、装置内の受信部各部のハードウェアで
使用するアサイン情報と、送信部各部のハードウェアで
使用するアサイン情報とを時分割で読み出す。
【００１４】
【作用】請求項１に記載の発明においては、共通アサイ
ンテーブルを用い、この共通アサインテーブルから読み
出したアサイン情報を一時記憶手段Ｍ３で記憶しハード
ウェア毎に所定のタイミングで供給するため、従来各ハ
ードウェア毎に設けていたアサインテーブルを共通化し
てまとめることができ、アサインテーブルとして用いる
メモリ数を削減できる。
ンテーブルを用い、この共通アサインテーブルから読み
出したアサイン情報を一時記憶手段Ｍ３で記憶しハード
ウェア毎に所定のタイミングで供給するため、従来各ハ
ードウェア毎に設けていたアサインテーブルを共通化し
てまとめることができ、アサインテーブルとして用いる
メモリ数を削減できる。
【００１５】請求項２に記載の発明においては、一時記
憶手段Ｍ３をラッチ回路で構成しているため、ラッチタ
イミングをハードウェアの所定タイミングに合わせるこ
とで、このハードウェアに対応するアサイン情報を供給
でき、簡単な構成となる。請求項３に記載の発明におい
ては、一時記憶手段Ｍ３をラッチ回路とシフトレジスタ
で構成しているため、ハードウェアに所定のタイミング
でアサイン情報を供給できると共に、ラッチタイミング
を他の一時記憶手段Ｍ３と共通化できる。
憶手段Ｍ３をラッチ回路で構成しているため、ラッチタ
イミングをハードウェアの所定タイミングに合わせるこ
とで、このハードウェアに対応するアサイン情報を供給
でき、簡単な構成となる。請求項３に記載の発明におい
ては、一時記憶手段Ｍ３をラッチ回路とシフトレジスタ
で構成しているため、ハードウェアに所定のタイミング
でアサイン情報を供給できると共に、ラッチタイミング
を他の一時記憶手段Ｍ３と共通化できる。
【００１６】請求項４に記載の発明においては、一時記
憶手段Ｍ３をラッチ回路とファーストイン・ファースト
アウト・メモリで構成しているため、ハードウェアに所
定のタイミングでアサイン情報を供給できると共にラッ
チタイミングを他の一時記憶部と共通化でき、かつラッ
チタイミングとハードウェアに供給する所定タイミング
とを自由に設定できる。
憶手段Ｍ３をラッチ回路とファーストイン・ファースト
アウト・メモリで構成しているため、ハードウェアに所
定のタイミングでアサイン情報を供給できると共にラッ
チタイミングを他の一時記憶部と共通化でき、かつラッ
チタイミングとハードウェアに供給する所定タイミング
とを自由に設定できる。
【００１７】請求項５に記載の発明においては、受信部
各部と送信部各部のアサイン情報を時分割で読み出すた
め、アサイン情報のビット数が多く装置全体のアサイン
情報を１個のアサインテーブルにまとめることができ、
メモリ数の削減ができる。
各部と送信部各部のアサイン情報を時分割で読み出すた
め、アサイン情報のビット数が多く装置全体のアサイン
情報を１個のアサインテーブルにまとめることができ、
メモリ数の削減ができる。
【００１８】
【実施例】まず、従局ＴＤＭＡ装置の構成について図２
と共に説明する。図２において、地上網から入来する主
信号データは地上網インタフェース部３０から主信号デ
ータ速度変換バッファ部３１に供給され、バッファリン
グされる。バッファ部３１は送信タイミング制御部３３
の制御によって主信号データのＰＣＭチャネル番号をＰ
ＣＭチャネル番号／衛星バースト番号変換メモリ部３３
から供給される衛星バースト番号に変換し、かつ、速度
変換を行って出力する。この主信号データはデータ多重
化部３４で多重化され、データスクランブル部３５でス
クランブルされ、誤り訂正符号化部３６で生成した誤り
訂正符号を付加された後、変調部３７で変調される。変
調部３７の出力信号はアップコンバータ（Ｕ／Ｃ）３８
で周波数高域変換され、ハイパワーアンプ（ＨＰＡ）３
９で増幅されてアンテナ４１から衛星に向けて送信され
る。
と共に説明する。図２において、地上網から入来する主
信号データは地上網インタフェース部３０から主信号デ
ータ速度変換バッファ部３１に供給され、バッファリン
グされる。バッファ部３１は送信タイミング制御部３３
の制御によって主信号データのＰＣＭチャネル番号をＰ
ＣＭチャネル番号／衛星バースト番号変換メモリ部３３
から供給される衛星バースト番号に変換し、かつ、速度
変換を行って出力する。この主信号データはデータ多重
化部３４で多重化され、データスクランブル部３５でス
クランブルされ、誤り訂正符号化部３６で生成した誤り
訂正符号を付加された後、変調部３７で変調される。変
調部３７の出力信号はアップコンバータ（Ｕ／Ｃ）３８
で周波数高域変換され、ハイパワーアンプ（ＨＰＡ）３
９で増幅されてアンテナ４１から衛星に向けて送信され
る。
【００１９】送信タイミング制御部３３は送信同期制御
部４２に制御されて送信アサインテーブル４３をアクセ
スし、そのアサイン情報に基づきデータ多重化部３４、
データスクランブル部３５、誤り訂正符号化部３６、変
調部３７等の動作タイミングの制御を行う。またアップ
コンバータ３８、ハイパワーアンプ３９は屋外装置用ア
サインテーブル４４からのアサイン情報によって動作タ
イミングを制御される。
部４２に制御されて送信アサインテーブル４３をアクセ
スし、そのアサイン情報に基づきデータ多重化部３４、
データスクランブル部３５、誤り訂正符号化部３６、変
調部３７等の動作タイミングの制御を行う。またアップ
コンバータ３８、ハイパワーアンプ３９は屋外装置用ア
サインテーブル４４からのアサイン情報によって動作タ
イミングを制御される。
【００２０】また、アンテナ４１で受信された衛星から
の信号は低雑音アンプ４６で増幅されダウンコンバータ
４７で周波数低域変換された後、復調部４８で復調さ
れ、ここで復調された信号は誤り訂正復号化部４９及び
ユニークワード検出部５１に供給される。ユニークワー
ド検出部５１はフレーム同期信号を検出して、その検出
信号を受信同期制御部５２に供給し、受信同期制御部５
２はフレーム同期信号に基づき受信タイミング制御部５
３及び復調制御部５４を制御する。誤り訂正復号化部４
９は誤り訂正符号を復号化して復調データの誤り訂正を
行い、その出力データはデータデスクランブル部５５で
スクランブルが解かれ、データ分離部５６で多重化され
たデータの分離が行われる。また、クロック制御部５０
は復調部の再生クロックからシステムクロックを生成し
装置各部に供給する。
の信号は低雑音アンプ４６で増幅されダウンコンバータ
４７で周波数低域変換された後、復調部４８で復調さ
れ、ここで復調された信号は誤り訂正復号化部４９及び
ユニークワード検出部５１に供給される。ユニークワー
ド検出部５１はフレーム同期信号を検出して、その検出
信号を受信同期制御部５２に供給し、受信同期制御部５
２はフレーム同期信号に基づき受信タイミング制御部５
３及び復調制御部５４を制御する。誤り訂正復号化部４
９は誤り訂正符号を復号化して復調データの誤り訂正を
行い、その出力データはデータデスクランブル部５５で
スクランブルが解かれ、データ分離部５６で多重化され
たデータの分離が行われる。また、クロック制御部５０
は復調部の再生クロックからシステムクロックを生成し
装置各部に供給する。
【００２１】受信タイミング制御部５３は受信同期制御
部５２に制御されて受信アサインテーブル５７をアクセ
スし、そのアサイン情報によって誤り訂正復号化部４
９、データデスクランブル部５５、データ分離部５６等
の動作タイミングの制御を行う。また、復調制御部５４
は受信同期制御部５２に制御されて復調部アサインテー
ブル５８のアサイン情報により復調部４８の動作タイミ
ングを制御し、ダウンコンバータ４７はＤ／Ｃアサイン
テーブル５９からのアサイン情報によって動作タイミン
グを制御される。
部５２に制御されて受信アサインテーブル５７をアクセ
スし、そのアサイン情報によって誤り訂正復号化部４
９、データデスクランブル部５５、データ分離部５６等
の動作タイミングの制御を行う。また、復調制御部５４
は受信同期制御部５２に制御されて復調部アサインテー
ブル５８のアサイン情報により復調部４８の動作タイミ
ングを制御し、ダウンコンバータ４７はＤ／Ｃアサイン
テーブル５９からのアサイン情報によって動作タイミン
グを制御される。
【００２２】データ分離部５６から出力される主信号デ
ータは主信号データ速度変換バッファ部３１にバッファ
リングされる。バッファ部３１は受信タイミング制御部
５３の制御によって主信号データの衛星バースト番号を
ＰＣＮチャネル番号／衛星バースト番号、変換メモリ部
３２から供給されるＰＣＮチャネル番号に変換し、かつ
速度変換を行って、地上網インタフェース部３０より地
上網に送出する。
ータは主信号データ速度変換バッファ部３１にバッファ
リングされる。バッファ部３１は受信タイミング制御部
５３の制御によって主信号データの衛星バースト番号を
ＰＣＮチャネル番号／衛星バースト番号、変換メモリ部
３２から供給されるＰＣＮチャネル番号に変換し、かつ
速度変換を行って、地上網インタフェース部３０より地
上網に送出する。
【００２３】また、データ分離部から出力される各種制
御情報は受信タイミング制御部５３の制御により、回線
設定情報データバッファ部６１、バースト同期情報デー
タバッファ部６２、監視情報データバッファ部６３、呼
制御情報データバッファ部６４夫々に格納され、回線設
定制御部６６、バースト同期制御部６７、装置監視制御
部６８、外部インタフェース部６９夫々において使用さ
れる。なお、回線設定制御部６６、バースト同期制御部
６７、装置監視制御部６８はファームウェア制御であ
り、バースト同期制御部６７はバースト同期情報データ
バッファ部６２に格納されているアサイン情報を送信ア
サインテーブル４３、屋外装置アサインテーブル４４、
受信アサインテーブル５７、復調部アサインテーブル５
８、Ｄ／Ｃアサインテーブル５９夫々に書き込む。
御情報は受信タイミング制御部５３の制御により、回線
設定情報データバッファ部６１、バースト同期情報デー
タバッファ部６２、監視情報データバッファ部６３、呼
制御情報データバッファ部６４夫々に格納され、回線設
定制御部６６、バースト同期制御部６７、装置監視制御
部６８、外部インタフェース部６９夫々において使用さ
れる。なお、回線設定制御部６６、バースト同期制御部
６７、装置監視制御部６８はファームウェア制御であ
り、バースト同期制御部６７はバースト同期情報データ
バッファ部６２に格納されているアサイン情報を送信ア
サインテーブル４３、屋外装置アサインテーブル４４、
受信アサインテーブル５７、復調部アサインテーブル５
８、Ｄ／Ｃアサインテーブル５９夫々に書き込む。
【００２４】図３は本発明の一実施例のブロック図を示
す。同図中、ＣＰＵ及びＣＰＵインタフェース８０はバ
ースト同期制御部６７に対応し共通アサインテーブル８
１（Ｍ１）にアサイン情報を書き込む。共通アサインテ
ーブル８１は送信アサインテーブル４３、屋外装置アサ
インテーブル４４、受信アサインテーブル５７、復調部
アサインテーブル５８、Ｄ／Ｃアサインテーブル５９を
共通化したもので、書き込み用と読み出し用の２面メモ
リ構成である。
す。同図中、ＣＰＵ及びＣＰＵインタフェース８０はバ
ースト同期制御部６７に対応し共通アサインテーブル８
１（Ｍ１）にアサイン情報を書き込む。共通アサインテ
ーブル８１は送信アサインテーブル４３、屋外装置アサ
インテーブル４４、受信アサインテーブル５７、復調部
アサインテーブル５８、Ｄ／Ｃアサインテーブル５９を
共通化したもので、書き込み用と読み出し用の２面メモ
リ構成である。
【００２５】受信フレームカウンタ８２は図４（Ａ）に
示す受信ＴＤＭＡフレームのＲバーストに同期した図４
（Ｂ）に示す受信フレームタイミング信号をタイミング
生成回路８３に供給する。タイミング生成回路８３は上
記受信フレームタイミング信号に同期した図４（Ｃ）に
示すデータバースト番号カウンタのイネーブル信号を生
成してバースト番号カウンタ８４に供給し、このカウン
タのカウント値を図４（Ｄ）に示す如くインクリメント
する。また、タイミング生成回路８３は図４（Ｅ），
（Ｆ）に示す如くＬレベルで受信用、Ｈレベルで送信用
を示す識別信号＊ＲＸ／ＴＸＩＤを生成し、この識別信
号を上位アドレス、前記バースト番号カウンタ８４のカ
ウント値を下位アドレスとして共通アサインテーブルを
アクセスし、かつ面制御信号を生成して共通アサインテ
ーブル８１のアクセス面の切り替えを行う。このアクセ
ス面の切り替えは受信フレームタイミングに同期して受
信制御の動作に影響を与えないタイミングで行う。
示す受信ＴＤＭＡフレームのＲバーストに同期した図４
（Ｂ）に示す受信フレームタイミング信号をタイミング
生成回路８３に供給する。タイミング生成回路８３は上
記受信フレームタイミング信号に同期した図４（Ｃ）に
示すデータバースト番号カウンタのイネーブル信号を生
成してバースト番号カウンタ８４に供給し、このカウン
タのカウント値を図４（Ｄ）に示す如くインクリメント
する。また、タイミング生成回路８３は図４（Ｅ），
（Ｆ）に示す如くＬレベルで受信用、Ｈレベルで送信用
を示す識別信号＊ＲＸ／ＴＸＩＤを生成し、この識別信
号を上位アドレス、前記バースト番号カウンタ８４のカ
ウント値を下位アドレスとして共通アサインテーブルを
アクセスし、かつ面制御信号を生成して共通アサインテ
ーブル８１のアクセス面の切り替えを行う。このアクセ
ス面の切り替えは受信フレームタイミングに同期して受
信制御の動作に影響を与えないタイミングで行う。
【００２６】共通アサインテーブル８１は上記識別信号
＊ＲＸ／ＴＸＩＤ及びカウント値を読み出しアドレスと
してアクセスされ、１タイムスロットの前半つまり識別
信号＊ＲＸ／ＴＸＩＤのＬレベル時に受信アサイン情報
が読み出され、識別信号がＨレベルの１タイムスロット
の後半に送信アサイン情報が読み出される。図４（Ｆ）
は同図（Ｅ）の識別信号を拡大したものであるがタイミ
ング生成回路８３はこの識別信号に対して図４（Ｇ），
（Ｈ），（Ｉ）夫々のタイミングで受信用ラッチ信号、
送信用ラッチ信号、送信用書き込みパルス夫々を生成
し、受信用ラッチ信号をラッチ回路８５，８６に供給
し、送信用ラッチ信号をラッチ回路９０に供給し、送信
用書き込みパルスをＦＩＦＯ（ファーストイン・ファー
ストアウト・メモリ）９１に供給する。上記受信フレー
ムカウンタ８２、タイミング生成回路８３、バースト番
号カウンタ８４が共通読み出し手段Ｍ２に対応する。
＊ＲＸ／ＴＸＩＤ及びカウント値を読み出しアドレスと
してアクセスされ、１タイムスロットの前半つまり識別
信号＊ＲＸ／ＴＸＩＤのＬレベル時に受信アサイン情報
が読み出され、識別信号がＨレベルの１タイムスロット
の後半に送信アサイン情報が読み出される。図４（Ｆ）
は同図（Ｅ）の識別信号を拡大したものであるがタイミ
ング生成回路８３はこの識別信号に対して図４（Ｇ），
（Ｈ），（Ｉ）夫々のタイミングで受信用ラッチ信号、
送信用ラッチ信号、送信用書き込みパルス夫々を生成
し、受信用ラッチ信号をラッチ回路８５，８６に供給
し、送信用ラッチ信号をラッチ回路９０に供給し、送信
用書き込みパルスをＦＩＦＯ（ファーストイン・ファー
ストアウト・メモリ）９１に供給する。上記受信フレー
ムカウンタ８２、タイミング生成回路８３、バースト番
号カウンタ８４が共通読み出し手段Ｍ２に対応する。
【００２７】一時記憶手段Ｍ３としてのラッチ回路８５
は受信用ラッチ信号のタイミングで受信用アサイン情報
の一部ビットをラッチして端子１００から例えばダウン
コンバータ４７に供給する。また、ラッチ回路８６は受
信用ラッチ信号のタイミングで受信用アサイン情報の他
の一部ビットをラッチし、このラッチ回路８６出力はシ
フトレジスタ８７でタイミング生成回路８３からのクロ
ックによって所定時間遅延された後、端子１０１から例
えば復調部４８に供給される。更に、上記ラッチ回路８
６とシフトレジスタ８７が一時記憶手段Ｍ３に対応し、
これと同様の回路が更に設けられており、受信用アサイ
ン情報の他の一部ビットがラッチされ、所定時間遅延さ
れて例えば誤り訂正復号化部４９、データデスクランブ
ル部５５、データ分離部５６等に供給される。
は受信用ラッチ信号のタイミングで受信用アサイン情報
の一部ビットをラッチして端子１００から例えばダウン
コンバータ４７に供給する。また、ラッチ回路８６は受
信用ラッチ信号のタイミングで受信用アサイン情報の他
の一部ビットをラッチし、このラッチ回路８６出力はシ
フトレジスタ８７でタイミング生成回路８３からのクロ
ックによって所定時間遅延された後、端子１０１から例
えば復調部４８に供給される。更に、上記ラッチ回路８
６とシフトレジスタ８７が一時記憶手段Ｍ３に対応し、
これと同様の回路が更に設けられており、受信用アサイ
ン情報の他の一部ビットがラッチされ、所定時間遅延さ
れて例えば誤り訂正復号化部４９、データデスクランブ
ル部５５、データ分離部５６等に供給される。
【００２８】また、ラッチ回路９０は送信用ラッチ信号
のタイミングで送信用アサイン情報の一部ビットをラッ
チしてＦＩＦＯ９１に供給し、書き込みパルスのタイミ
ングでＦＩＦＯに格納される。送信フレームカウンタ９
２は図４（Ｊ）に示す送信ＴＤＭＡフレームをカウント
しており、そのカウント値がタイミング生成回路９３に
供給されている。タイミング生成回路９３は上記カウン
ト値の切り替り時に図４（Ｋ）に示す読み出しパルスを
生成してＦＩＦＯ９１に供給し、これによってＦＩＦＯ
９１より図４（Ｌ）に示すタイミングでアサイン情報が
読み出され、端子１０５から例えばデータ多重化部３
４、データスクランブル部３５、誤り訂正符号化部３
６、変調部３７等に供給される。更に、上記ラッチ回路
９０とＦＩＦＯ９１が一時記憶手段Ｍ３に対応し、これ
と同様の回路が更に設けられており、送信用アサイン情
報の他の一部ビットがラッチされタイミング生成回路９
３の読み出しパルス（図４（Ｋ）のタイミングより僅か
に遅れたタイミング、所定タイミングで読み出されて例
えばアップコンバータ３８、ハイパワーアンプ３９等に
供給される。
のタイミングで送信用アサイン情報の一部ビットをラッ
チしてＦＩＦＯ９１に供給し、書き込みパルスのタイミ
ングでＦＩＦＯに格納される。送信フレームカウンタ９
２は図４（Ｊ）に示す送信ＴＤＭＡフレームをカウント
しており、そのカウント値がタイミング生成回路９３に
供給されている。タイミング生成回路９３は上記カウン
ト値の切り替り時に図４（Ｋ）に示す読み出しパルスを
生成してＦＩＦＯ９１に供給し、これによってＦＩＦＯ
９１より図４（Ｌ）に示すタイミングでアサイン情報が
読み出され、端子１０５から例えばデータ多重化部３
４、データスクランブル部３５、誤り訂正符号化部３
６、変調部３７等に供給される。更に、上記ラッチ回路
９０とＦＩＦＯ９１が一時記憶手段Ｍ３に対応し、これ
と同様の回路が更に設けられており、送信用アサイン情
報の他の一部ビットがラッチされタイミング生成回路９
３の読み出しパルス（図４（Ｋ）のタイミングより僅か
に遅れたタイミング、所定タイミングで読み出されて例
えばアップコンバータ３８、ハイパワーアンプ３９等に
供給される。
【００２９】ＣＰＵ８０のソフトウェアがアサインテー
ブル８１として使用するのは、一つのメモリ（２面テー
ブルであるので、正確には２個のメモリの何れか一方）
であり、アドレッシングにより用途別情報を書き分ける
こととなる。従来より、個々のアサインテーブルはアド
レスを異にしており、共通アサインテーブルとなって
も、ソフトウェアからみて何ら変更になる点はない。一
方、アサイン情報の読み出しについては、各ハードウェ
アの具体的な処理とは独立した共通読み出し手段Ｍ２と
しての受信フレームカウンタ８２、タイミング生成回路
８３、バースト番号カウンタ８４を設け、受信部、送信
部夫々の情報を時分割で読み出し、一時記憶手段Ｍ３の
各ラッチ回路８５，８６，９０に書き込む。一時記憶手
段Ｍ３からの読み出しは、各ハードウェア処理のタイミ
ングで独立して実施できるので、従来のアサインテーブ
ルの読み出し処理相当の機能で対応可能であり、情報の
重複や欠落は発生しない。
ブル８１として使用するのは、一つのメモリ（２面テー
ブルであるので、正確には２個のメモリの何れか一方）
であり、アドレッシングにより用途別情報を書き分ける
こととなる。従来より、個々のアサインテーブルはアド
レスを異にしており、共通アサインテーブルとなって
も、ソフトウェアからみて何ら変更になる点はない。一
方、アサイン情報の読み出しについては、各ハードウェ
アの具体的な処理とは独立した共通読み出し手段Ｍ２と
しての受信フレームカウンタ８２、タイミング生成回路
８３、バースト番号カウンタ８４を設け、受信部、送信
部夫々の情報を時分割で読み出し、一時記憶手段Ｍ３の
各ラッチ回路８５，８６，９０に書き込む。一時記憶手
段Ｍ３からの読み出しは、各ハードウェア処理のタイミ
ングで独立して実施できるので、従来のアサインテーブ
ルの読み出し処理相当の機能で対応可能であり、情報の
重複や欠落は発生しない。
【００３０】一時記憶手段Ｍ３は、ラッチ回路、又はこ
れとシフトレジスタ、又は書き込みと書き出しを独立し
て行うことが可能なＦＩＦＯメモリやエラスティックメ
モリで実現でき、従来の２面制御回路と２面メモリに比
してハードウェア増加を招くものではない。なお、直
接、ソフトウェアが一時記憶手段にアクセスすること
は、ハードウェア処理の隙間の時間を狙って、書き込む
ことを意味し、高速処理が必要となる。一方、ハードウ
ェアによれば、隙間の時間を狙った高速処理が可能で、
ＴＤＭＡフレームの中で、タイムスロット単位の可／不
可情報を書き込み／読み出し可能なタイミングを見出す
ことは、困難なことでは無い。
れとシフトレジスタ、又は書き込みと書き出しを独立し
て行うことが可能なＦＩＦＯメモリやエラスティックメ
モリで実現でき、従来の２面制御回路と２面メモリに比
してハードウェア増加を招くものではない。なお、直
接、ソフトウェアが一時記憶手段にアクセスすること
は、ハードウェア処理の隙間の時間を狙って、書き込む
ことを意味し、高速処理が必要となる。一方、ハードウ
ェアによれば、隙間の時間を狙った高速処理が可能で、
ＴＤＭＡフレームの中で、タイムスロット単位の可／不
可情報を書き込み／読み出し可能なタイミングを見出す
ことは、困難なことでは無い。
【００３１】共通アサインテーブルＭ１と共通読み出し
手段Ｍ２を導入し、個々の具体的なハードウェア処理部
に対しては、一時記憶手段Ｍ３を介することにより、ア
サイン情報を必要とするハードウェアブロックが増加し
ても、一時記憶手段Ｍ３を追加するだけで対応可能であ
る。但し、アサインテーブルＭ１として使用するメモリ
の容量にも限界があるので、２面テーブルを２個のデバ
イスで実現できる保証はないが、将来のメモリ集積度の
向上により、ハードウェア縮小を見込むことが可能であ
る。
手段Ｍ２を導入し、個々の具体的なハードウェア処理部
に対しては、一時記憶手段Ｍ３を介することにより、ア
サイン情報を必要とするハードウェアブロックが増加し
ても、一時記憶手段Ｍ３を追加するだけで対応可能であ
る。但し、アサインテーブルＭ１として使用するメモリ
の容量にも限界があるので、２面テーブルを２個のデバ
イスで実現できる保証はないが、将来のメモリ集積度の
向上により、ハードウェア縮小を見込むことが可能であ
る。
【００３２】なお、一時記憶手段Ｍ３をラッチ回路８５
だけ構成すると、ラッチタイミングをハードウェアの所
定タイミングに合わせることで、このハードウェアに対
応するアサイン情報を供給でき、簡単な構成となる。一
時記憶手段Ｍ３をラッチ回路８６とシフトレジスタ８７
で構成すると、ハードウェアに所定のタイミングでアサ
イン情報を供給できると共に、ラッチタイミングを他の
一時記憶手段と共通化できる。
だけ構成すると、ラッチタイミングをハードウェアの所
定タイミングに合わせることで、このハードウェアに対
応するアサイン情報を供給でき、簡単な構成となる。一
時記憶手段Ｍ３をラッチ回路８６とシフトレジスタ８７
で構成すると、ハードウェアに所定のタイミングでアサ
イン情報を供給できると共に、ラッチタイミングを他の
一時記憶手段と共通化できる。
【００３３】一時記憶手段Ｍ３をラッチ回路９０とＦＩ
ＦＯ９１で構成すると、ハードウェアに所定のタイミン
グでアサイン情報を供給できると共にラッチタイミング
を他の一時記憶部と共通化でき、かつラッチタイミング
とハードウェアに供給する所定タイミングとを自由に設
定できる。
ＦＯ９１で構成すると、ハードウェアに所定のタイミン
グでアサイン情報を供給できると共にラッチタイミング
を他の一時記憶部と共通化でき、かつラッチタイミング
とハードウェアに供給する所定タイミングとを自由に設
定できる。
【００３４】
【発明の効果】上述の如く、請求項１に記載の発明によ
れば、共通アサインテーブルを用い、この共通アサイン
テーブルから読み出したアサイン情報を一時記憶手段で
記憶しハードウェア毎に所定のタイミングで供給するた
め、従来各ハードウェア毎に設けていたアサインテーブ
ルを共通化してまとめることができ、アサインテーブル
として用いるメモリ数を削減できる。
れば、共通アサインテーブルを用い、この共通アサイン
テーブルから読み出したアサイン情報を一時記憶手段で
記憶しハードウェア毎に所定のタイミングで供給するた
め、従来各ハードウェア毎に設けていたアサインテーブ
ルを共通化してまとめることができ、アサインテーブル
として用いるメモリ数を削減できる。
【００３５】また、請求項２に記載の発明によれば、一
時記憶手段をラッチ回路で構成しているため、ラッチタ
イミングをハードウェアの所定タイミングに合わせるこ
とで、このハードウェアに対応するアサイン情報を供給
でき、簡単な構成となる。また、請求項３に記載の発明
によれば、一時記憶手段をラッチ回路とシフトレジスタ
で構成しているため、ハードウェアに所定のタイミング
でアサイン情報を供給できると共に、ラッチタイミング
を他の一時記憶手段と共通化できる。
時記憶手段をラッチ回路で構成しているため、ラッチタ
イミングをハードウェアの所定タイミングに合わせるこ
とで、このハードウェアに対応するアサイン情報を供給
でき、簡単な構成となる。また、請求項３に記載の発明
によれば、一時記憶手段をラッチ回路とシフトレジスタ
で構成しているため、ハードウェアに所定のタイミング
でアサイン情報を供給できると共に、ラッチタイミング
を他の一時記憶手段と共通化できる。
【００３６】また、請求項４に記載の発明によれば、一
時記憶手段をラッチ回路とファーストイン・ファースト
アウト・メモリで構成しているため、ハードウェアに所
定のタイミングでアサイン情報を供給できると共にラッ
チタイミングを他の一時記憶部と共通化でき、かつラッ
チタイミングとハードウェアに供給する所定タイミング
とを自由に設定でき、実用上きわめて有用である。
時記憶手段をラッチ回路とファーストイン・ファースト
アウト・メモリで構成しているため、ハードウェアに所
定のタイミングでアサイン情報を供給できると共にラッ
チタイミングを他の一時記憶部と共通化でき、かつラッ
チタイミングとハードウェアに供給する所定タイミング
とを自由に設定でき、実用上きわめて有用である。
【図１】本発明の原理図である。
【図２】従局ＴＤＭＡ装置のブロック図である。
【図３】本発明の要部のブロック図である
【図４】図３の各部の信号タイミングチャートである。
【図５】衛星通信ネットワークの構成図である。
【図６】衛星上でのフレームタイミングを説明するため
の図である。
の図である。
【図７】従来装置のブロック図である。
１０ Ｒ局 １１1 〜１１n Ｎ局 １２ 通信衛星 ８０ ＣＰＵ及びＣＰＵインタフェース ８１ 共通アサインテーブル ８２ 受信フレームカウンタ ８３，９３ タイミング生成回路 ８４ バースト番号カウンタ ８５，８６，９０ ラッチ回路 ８７ シフトレジスタ ９１ ＦＩＦＯ ９２ 送信フレームカウンタ
Claims (5)
- 【請求項１】 デマンド・アサインＴＤＭＡ方式の衛星
通信を行う衛星通信用ＴＤＭＡ装置において、 装置内各部のハードウェアで使用するアサイン情報を格
納する共通アサインテーブルと、 上記共通アサインテーブルをアクセスして装置内各部で
使用するアサイン情報を一括して読み出す共通読み出し
手段と、 装置内各部のハードウェアに対応して設けられ、上記共
通アサインテーブルから読み出されたアサイン情報から
夫々のハードウェアに対応する部分を一時記憶し、夫々
のハードウェア毎に所定のタイミングで対応するハード
ウェアに供給する一時記憶手段とを有することを特徴と
する衛星通信用ＴＤＭＡ装置。 - 【請求項２】 前記一時記憶手段は、ラッチ回路で構成
されることを特徴とする請求項１記載の衛星通信用ＴＤ
ＭＡ装置。 - 【請求項３】 前記一時記憶手段は、ラッチ回路及びシ
フトレジスタで構成されることを特徴とする請求項１記
載の衛星通信用ＴＤＭＡ装置。 - 【請求項４】 前記一時記憶手段は、ラッチ回路及びフ
ァーストイン・ファーストアウト・メモリで構成される
ことを特徴とする請求項１記載の衛星通信用ＴＤＭＡ装
置。 - 【請求項５】 前記共通読み出し手段は、装置内の受信
部各部のハードウェアで使用するアサイン情報と、送信
部各部のハードウェアで使用するアサイン情報とを時分
割で読み出すことを特徴とする請求項１乃至４のいずれ
かに記載の衛星通信用ＴＤＭＡ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002899A JPH08191262A (ja) | 1995-01-11 | 1995-01-11 | 衛星通信用ｔｄｍａ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002899A JPH08191262A (ja) | 1995-01-11 | 1995-01-11 | 衛星通信用ｔｄｍａ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08191262A true JPH08191262A (ja) | 1996-07-23 |
Family
ID=11542207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7002899A Withdrawn JPH08191262A (ja) | 1995-01-11 | 1995-01-11 | 衛星通信用ｔｄｍａ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08191262A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038621A (ja) * | 2011-08-09 | 2013-02-21 | Nec Engineering Ltd | Ｔｄｍａ通信システムおよびターミナルアダプター |
-
1995
- 1995-01-11 JP JP7002899A patent/JPH08191262A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038621A (ja) * | 2011-08-09 | 2013-02-21 | Nec Engineering Ltd | Ｔｄｍａ通信システムおよびターミナルアダプター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000797B1 (ko) | 주변장치 및 마스터 장치간을 통신시키기 위한 데이타 전송 방법 및 장치 | |
| US5517500A (en) | Packet handling method | |
| US5475681A (en) | Wireless in-building telecommunications system for voice and data communications | |
| US4328543A (en) | Control architecture for a communications controller | |
| US5974058A (en) | System and method for multiplexing serial links | |
| US6128317A (en) | Transmitter and receiver supporting differing speed codecs over single links | |
| US4332026A (en) | Multiple data rate digital switch for a TDMA communications controller | |
| US4298979A (en) | Decoding TIM bus structure | |
| US6553424B1 (en) | Circular buffer for a TDMA data transmission station and corresponding data transmission station | |
| US7231467B2 (en) | Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput | |
| AU656767B2 (en) | Synchronization control circuit for TDMA cellular communication system | |
| US4312063A (en) | TDM Data reorganization apparatus | |
| GB2128450A (en) | Time-division switching unit | |
| CN115413038B (zh) | 一种遥测信道调度方法及系统 | |
| JPH08191262A (ja) | 衛星通信用ｔｄｍａ装置 | |
| KR100424850B1 (ko) | 데이터 전송 속도 변환 장치 | |
| US5430713A (en) | Frequency hopping in digital cellular networks | |
| US4319352A (en) | TIM Bus structure | |
| US20060002398A1 (en) | Switching arrangement including time-slot buses and serveral buffers | |
| US5357516A (en) | Apparatus for use in time division multiplexed communication systems | |
| KR100217939B1 (ko) | 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드 | |
| US20150063217A1 (en) | Mapping between variable width samples and a frame | |
| KR20050069803A (ko) | 다중 표준을 수용하는 기지국 시스템에서의 데이터인터페이스 동기방법 | |
| KR0145928B1 (ko) | 전전자교환기에 있어서 출력데이타 충돌 방지가 가능한 메트릭스 스위치 장치 | |
| JP2726311B2 (ja) | 無線回線切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |