KR100680525B1

KR100680525B1 - 광 전송시스템에서의 ｈｄｌｃ포트 전송장치 및 방법

Info

Publication number: KR100680525B1
Application number: KR1020050073117A
Authority: KR
Inventors: 이운영
Original assignee: (주) 기산텔레콤
Priority date: 2005-08-10
Filing date: 2005-08-10
Publication date: 2007-02-09

Abstract

본 발명은 중앙처리유닛이 적어도 하나의 고속의 HDLC 포트를 구비하고 전송장치에서 하위 장치와의 통신을 위해 복수의 저속 HDLC 포트를 구비한 광 전송시스템의 HDLC포트 전송장치에 있어서, 상기 저속 하위 포트에서는 하위 장치로부터 수신된 직렬데이터를 병렬데이터로 변환하여 각 포트별로 패킷단위로 저장하고, 상기 저장되는 병렬데이터가 패킷을 구성할 때마다 그 저장된 병렬 데이터를 직렬데이터로 변환하여 하나의 고속 HDLC 포트를 통해 상기 중앙처리유닛으로 전달하고; 상기 중앙처리유닛의 고속 HDLC 포트로부터의 직렬데이터를 병렬데이터로 변환하여 상기 중앙처리유닛에서 지정한 저속 HDLC 포트에 대응하는 저장영역에 패킷단위로 버퍼에 저장하고, 상기 저장되는 병렬데이터가 패킷을 구성할 때마다 그 저장된 병렬 데이터를 직렬데이터로 변환하여 상기 지정된 저속 HDLC 포트를 통해 하위 장치로 전송하는 광 전송시스템에서의 HDLC포트 전송방법과, 이 방법이 구현되는 장치를 제공한다.

HDLC(High level Data Link Control) 포트, 광 전송, 직렬/병렬데이터변환, 병렬/직렬데이터변환

Description

광 전송시스템에서의 ＨＤＬＣ포트 전송장치 및 방법 {Apparatus and method of transmitting data by using ＨＤＬＣ in a optical transmission system}

도 1은 본 발명에 따른 광 전송시스템에서의 ＨＤＬＣ포트 전송장치의 블록 구성도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상위 포트 송수신부 12 : 상위 포트 버퍼

14 : 상위 포트 제어부 16 : 상태 제어부

18 : 스케쥴러 제어부 20 : 메모리 제어부

22 : 메모리 24 : 하위 포트 제어부

26_1~26_n : 하위 포트 버퍼 28_1~28_n : 하위 포트 송수신부

본 발명은 광 전송시스템에서 속도가 느린 여러 HDLC(High level Data Link Control) 포트를 속도가 빠른 하나의 HDLC포트로 통합하여 통신하는 알고리즘에 관한 것으로, 특히 광 전송시스템의 COT(Central Office Terminal)와 RT(Remote Terminal)간의 DCC(Data Communication Channel)를 통해서 통신을 할 경우 COT의 제어부(CPU)는 여러 개의 RT와 통신을 하여야 하는데 이런 경우에 적용하기에 적합한 광 전송시스템에서의 HDLC포트 전송장치 및 방법에 관한 것이다.

종래 HDLC 병렬데이터를 직렬로 변환하여 전송하는 기술로서는 대한민국 공개특허 제2004-059548호(데이지 체인 기능을 위한 에이치디엘시 스위치)가 공지되어 있다. 대한민국 공개특허 제2004-059548호에서는 입력데이터를 입력 데이터 버퍼에 저장하는 RxHDLC부와, 입력 데이터 버퍼의 데이터 어드레스를 보고 출력 데이터 버퍼에 저장하는 기능을 수행하는 스위치부와, 출력데이터 버퍼에 있는 데이터를 읽어 출력하는 TxHDLC부와, 데이터의 다중화 기능을 수행하는 멀티플렉서부, 동기된 클럭의 발생 및 공급을 담당하는 클럭 발생부를 포함하여 구성되어 있다.

이와 같이 구성된 종래의 에이치디엘시 스위치는 RxHDLC부에서 입력되는 HDLC 직렬데이터에 대해 병렬로 변환한 후, Rx 데이터 버퍼에 일단 저장하면, 스위치부에서 상기 Rx 입력 데이터 버퍼에 데이터가 있으면 이를 읽어와서 데이터와 어드레스를 멀티플렉서부로 전송하여 어드레스에 해당하는 Tx 출력 데이터 버퍼에 데이터를 저장하고, 또한 TxHDLC부에서 상기 Tx 출력 데이터 버퍼에 데이터가 있으면 이를 읽어와서 병렬 데이터를 직렬 데이터로 변환한 후 출력하고 버퍼에 데이터가 없으면 플래그 데이터를 발생하여 HDLC 데이터를 전송하도록 하는 HDLC 스위치를 수행하는 기술이다.

이러한 종래의 기술은 데이지 체인 방식으로 하기 위해 HDLC를 분석하는 부분과 스위칭을 하는 부분의 로직과 입력 데이터 버퍼와 출력 데이터 버퍼를 가지므로 버퍼가 이중으로 필요하게 된다. 그러므로 포트 수가 늘어나게 되면 로직과 버 퍼는 기하급수적으로 늘어나게 된다. 또한 COT와 여러 개의 RT로 구성되어 있는 전송장치는 RT에서 RT로 가는 데이터는 거의 없기 때문에 스위칭 방식을 사용할 필요가 없다고 할 수 있다.

따라서, 본 발명은 상기한 종래 기술의 사정을 감안하여 이루어진 것으로, 속도가 느린 여러 개의 포트의 직렬데이터를 병렬로 변경하여 메모리에 패킷단위로 저장한 후에 속도가 빠른 하나의 직렬 포트에서 패킷이 완성된 포트의 병렬데이터를 직렬 데이터로 바꾸어 전송함에 있어서 많은 로직과 버퍼를 감소시킬 수 있는 광 전송시스템에서의 HDLC포트 전송장치 및 방법을 제공하고자 함에 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명에 따른 광 전송시스템에서의 HDLC포트 전송방법은, 중앙처리유닛이 적어도 하나의 고속의 HDLC 포트를 구비하고 전송장치에서 하위 장치와의 통신을 위해 복수의 저속 HDLC 포트를 구비한 광 전송시스템의 HDLC포트 전송장치에 있어서, 상기 저속 하위 포트에서는 하위 장치로부터 수신된 직렬데이터를 병렬데이터로 변환하여 각 포트별로 패킷단위로 저장하고, 상기 저장되는 병렬데이터가 패킷을 구성할 때마다 그 저장된 병렬 데이터를 직렬데이터로 변환하여 하나의 고속 HDLC 포트를 통해 상기 중앙처리유닛으로 전달하고; 상기 중앙처리유닛의 고속 HDLC 포트로부터의 직렬데이터를 병렬데이터로 변환하여 상기 중앙처리유닛에서 지정한 저속 HDLC 포트에 대응하는 저장영역에 패킷단위로 버퍼 에 저장하고, 상기 저장되는 병렬데이터가 패킷을 구성할 때마다 그 저장된 병렬 데이터를 직렬데이터로 변환하여 상기 지정된 저속 HDLC 포트를 통해 하위 장치로 전송하는 것을 특징으로 한다.

상기한 목적을 달성하기 위해 본 발명에 따른 광 전송시스템에서의 HDLC 포트 전송장치는, 중앙처리유닛이 적어도 하나의 고속의 HDLC 포트를 구비하고 전송장치에서 하위 장치와의 통신을 위해 복수의 저속 HDLC 포트를 구비한 광 전송시스템의 HDLC포트 전송장치에 있어서, 하위 장치에서 들어오는 직렬 데이터를 병렬 데이터로 변환하고, 하위 장치로 전송할 병렬 데이터를 직렬데이터로 변환하여 하위 장치로 전송하는 복수의 하위 포트 송수신부와; 상기 하위 포트 송수신부에서 변환된 병렬데이터를 잠시 저장해두고 상기 하위 포트 송수신부로 전달될 직렬 데이터를 잠시 저장해두는 것으로서, 상기 하위 포트 송수신부와 대응하는 개수로 설치된 하위 포트 버퍼와; 하기의 스케줄 제어부에서 선택된 하위 포트 버퍼에서 패킷 단위로 데이터를 가져와 메모리에 저장하고, 상기 메모리에서 하기의 스케줄 제어부에서 선택된 하위 포트 버퍼로 패킷단위로 데이터를 보내는 하위 포트 제어부와; 상기 하위 포트 제어부와 하기의 상위 포트 제어부의 메모리 할당시간을 제어하고 상기 하위 포트 제어부가 어떤 포트로 데이터를 주고 받을 것인지를 결정하는 스케줄 제어부와; 하기의 상위 포트 버퍼에서 패킷단위로 데이터를 가져와 상기 메모리에 저장하거나 상기 메모리에서 하기의 상위 포트 버퍼로 패킷단위로 데이터를 보내는 역할을 하는 상위 포트 제어부와; 상기 중앙처리 유닛에서 들어온 데이터를 상기 상위 포트 제어부로 보내기 위해 잠시 저장해두고 상기 상위 포트 제어부에서 상기 중앙처리 유닛으로 보낼 데이터를 잠시 저장해두는 역할을 하는 상위 포트 버퍼와; 상기 중앙처리 유닛에서 들어오는 직렬 데이터를 병렬 데이터로 변환하여 상기 상위 포트 버퍼로 보내고, 상기 중앙처리 유닛으로 전송할 병렬 데이터를 상기 상위 포트 버퍼에서 읽어와 직렬 데이터로 변환하여 상기 중앙처리 유닛으로 보내는 상위 포트 송수신부와; 상기 상위 포트 제어기가 상기 메모리에서 패킷단위로 저장된 데이터를 읽어와서 상기 상위 포트 버퍼에 저장한 후에 현재 패킷이 어떤 하위 HDLC 포트의 것인지에 대한 정보를 일시 저장하고, 상기 중앙처리유닛에서 보내고자 하는 하위 HDLC 포트의 정보를 보내옴에 따라 그 하위 HDLC 포트의 정보를 일시 저장하는 상태 제어부를 포함하여 구성된 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명에 따른 광 전송시스템에서의 HDLC포트 전송장치 및 방법에 대하여 상세히 설명한다.

도 1은 본 발명에 따른 광 전송시스템에서의 HDLC포트 전송장치의 블록 구성도이다.

동 도면에 도시한 바와 같이, 본 발명의 광 전송시스템에서의 HDLC포트 전송장치는, 상위 포트 송수신부(Up link Transceiver)(10), 상위 포트 버퍼(Up link FIFO)(12), 상위 포트 제어부(Up link controller)(14), 상태제어부(Status Controller)(16), 스케줄 제어부(Scheduler)(18), 메모리 버스 제어부(Memory BUS Controller)(20), 메모리(22), 하위 포트 제어부(Down link Controller)(24), 하위포트버퍼(Down link FIFO)(26_1~26_n), 하위 포트 송수신부(Down link transceiver)(28_1~28_n)를 포함하여 구성된다.

상기 하위 포트 송수신부(28_1~28_n)는 외부에서 들어오는 직렬 데이터(Serial Data)를 병렬 데이터(Parallel Data)로 변환하여 입출력 버퍼인 상기 하위 포트 버퍼(26_1~26_n)로 보내거나, 외부로 전송할 병렬 데이터를 상기 하위 포트 버퍼(26_1~26_n)에서 읽어와 직렬 데이터로 변환하여 외부로 전송한다.

상기 하위 포트 버퍼(26_1~26_n)는 상기 하위 포트 송수신부(28_1~28_n)를 통해 외부에서 들어온 데이터를 상기 하위 포트 제어부(24)로 보내기 위해 잠시 저장해두는 역할을 하거나 상기 하위 포트 제어기(24)에서 외부로 보낼 데이터를 잠시 저장해두는 역할을 하는 것으로서, 예를 들면 FIFO(First In First Out) 버퍼로 구성된다.

상기 하위 포트 제어부(24)는 상기 스케줄 제어부(18)에서 선택된 하위 포트 버퍼(26_1~26_n)에서 패킷 단위로 데이터를 가져와 메모리(22)에 저장하거나 메모리(22)에서 상기 스케줄 제어부(18)에서 선택된 하위 포트 버퍼(26_1~26_n)로 패킷단위로 데이터를 보내는 역할을 한다.

상기 스케줄 제어부(18)는 상기 하위 포트 제어부(24)와 상위 포트 제어부(14)의 메모리 할당시간을 제어하고 상기 하위 포트 제어부(24)가 어떤 포트로 데이터를 주고 받을 것인지를 결정한다.

상기 메모리 버스 제어부(20)는 상기 스케줄 제어부(18)에서 할당된 시간에 맞추어 하위 포트 제어부(24)와 상위 포트 제어부(14)가 메모리를 읽고 쓰고 할 수 있게 한다.

상기 상위 포트 제어부(14)는 상위 포트 버퍼(12)에서 패킷단위로 데이터를 가져와 메모리(22)에 저장하거나 메모리(22)에서 상위 포트 버퍼로 패킷단위로 데이터를 보내는 역할을 한다.

상기 상위 포트 버퍼(12)는 중앙처리 유닛(CPU)에서 들어온 데이터를 상위 포트 제어부(14)로 보내기 위해 잠시 저장해두는 역할을 하거나 상위 포트 제어부(14)에서 중앙처리 유닛(CPU)으로 보낼 데이터를 잠시 저장해두는 역할을 하는 것으로, 예를 들면 FIFO(First In First Out) 버퍼로 구성된다.

상기 상위 포트 송수신부는 중앙처리 유닛(CPU)에서 들어오는 직렬 데이터(Serial Data)를 병렬 데이터(Parallel Data)로 변환하여 상기 상위 포트 버퍼(12)로 보내거나, 중앙처리 유닛(CPU)으로 전송할 병렬 데이터를 상기 상위 포트 버퍼(12)에서 읽어와 직렬 데이터로 변환하여 전송한다.

상기 상태 제어부(16)는 상위 포트 제어기(14)가 메모리(22)에서 패킷단위로 저장된 데이터를 읽어와서 상위 포트 버퍼(12)에 저장한 후에 현재 패킷이 어떤 하위 포트의 것인지 보내옴에 따라 그 패킷의 상태정보(어떤 하위 포트의 것인지)를 일시 저장한다. 또한, 상기 상태 제어부(16)는 중앙처리 유닛(CPU)에서 보내고자 하는 하위 포트의 번호를 보내옴에 따라 그 하위 포트의 번호를 일시 저장하고, 그 저장된 하위 포트의 번호는 상위 포트 제어부(14)에 의하여 참조된다.

상기와 같이 구성된 본 발명의 HDLC포트 전송장치가 적용되는 광 전송시스템에서는 대부분의 중앙처리 유닛(CPU)이 1개에서 4개 정도의 고속 HDLC 포트를 가지고 있는데, 전송장치에서 하위장치로 통신해야 할 HDLC 포트의 수는 12~16정도 되고 속도는 저속으로 고정되어 있다. 이럴 경우 대부분의 전송장치는 HDLC 통신 칩 을 여러 개 추가해서 사용한다.

그러나 본 발명은 하나의 FPGA(Field-Programmable Gate Array)를 사용하여 여러 개의 저속 HDLC 포트를 하나의 고속 HDLC 포트로 변환해 주는 역할을 할 수 있게 안출하였다.

먼저, 본 발명에 따른 HDLC포트 전송장치에서 하위 포트에서 상위 포트로 데이터를 전송하는 경우를 설명하면 다음과 같다.

상기 하위 포트 송수신부(28_1~28_n)는 외부로부터 입력되는 직렬데이터를 병렬데이터로 바꾸어 하위 포트 버퍼(26_1~26_n)에 저장하고 하위 포트 제어기(24)는 하위 포트 버퍼(26_1~26_n)에 있는 데이터를 패킷단위로 메모리(22)에 저장한다. 상위 포트 제어기(14)가 메모리(22)에서 패킷단위로 저장된 데이터를 읽어와서 상위 포트 버퍼(12)에 저장하고 현재 패킷이 어떤 하위 포트의 것인지 상태제어부(16)로 보낸다. 상위 포트 송수신부(10)는 병렬데이터를 직렬로 바꾸고 패킷의 전송이 끝나면 중앙처리 유닛(CPU)으로 인터럽트(Interrupt)신호를 발생시킨다. 이에 따라, 중앙처리 유닛(CPU)은 인터럽트신호가 발생하면 수신된 패킷이 어느 포트의 것인지 상태 제어부(16)에서 읽어와서 확인한다.

여기서, 상기 하위 포트 송수신부(28_1~28_n)는 직렬데이터를 병렬데이터로 변환할 때, 스터프 비트(Stuff Bit)가 있을 경우 직렬 데이터의 스터프 비트를 제거한 후 병렬데이터로 변환하여도 되고, 직렬 데이터의 스터프 비트를 제거하지 않고 직렬데이터를 병렬데이터로 변환하여도 된다.

한편, 본 발명에 따른 HDLC포트 전송장치에서 상위 포트에서 하위 포트로 데 이터를 전송하는 경우를 설명하면 다음과 같다.

중앙처리 유닛(CPU)은 보내고자 하는 하위 포트의 번호를 상태제어부(16)에 써넣고 상위 포트로 직렬 데이터를 전송하면 상위 포트 송수신부(10)는 직렬데이터를 병렬로 바꾸어 상위 포트 버퍼(12)로 데이터를 전송한다. 상위 포트 제어부(14)는 상태제어부(16)에 있는 하위 포트 번호를 읽어오고 그 하위 포트 번호에 해당하는 메모리(22)의 메모리 블럭에 상위 포트 버퍼(12)에 있는 데이터를 패킷단위로 읽어와서 저장한다. 하위 포트 제어기(24)는 상기 메모리(22)의 소정 메모리 블럭에 있는 패킷단위의 데이터를 읽어와 해당하는 포트의 하위 포트 버퍼(26_1~26_n중 어느 하나)에 저장하고 하위 포트 송수신부(28_1~28_n)중 해당 하위 포트 송수신부는 해당 하위 포트 버퍼에 있는 병렬데이터를 직렬데이터로 변환하여 외부로 전송한다.

여기서, 상기 상위 포트 송수신부(10)는 직렬데이터를 병렬데이터로 변환할 때, 스터프 비트(Stuff Bit)가 있을 경우 직렬 데이터의 스터프 비트를 제거한 후 병렬데이터로 변환하여도 되고, 직렬 데이터의 스터프 비트를 제거하지 않고 직렬데이터를 병렬데이터로 변환하여도 된다.

상기한 바와 같이 저속의 하위 포트 수가 여러 개이고 고속의 상위 포트 하나로 보내지기 때문에 스케줄 제어부(18)는 하위 포트들에 할당된 시간을 합한 시간과 같도록 상위 포트 제어부(14)에 시간을 할당하도록 한다.

한편, 본 발명은 상기한 특정 실시예에 한정되는 것이 아니라 본 발명의 요지를 이탈하지 않는 범위 내에서 여러 가지로 변형 및 수정하여 실시할 수 있는 것 이며, 이러한 변형 및 수정이 첨부되는 특허청구범위에 포함되는 것이라면 본 발명에 속하는 것이라는 것은 자명한 것이다.

이상 설명한 바와 같이 본 발명에 의하면, 광 전송시스템의 COT와 RT간의 DCC를 통해서 통신을 할 경우 COT의 중앙처리유닛(CPU)은 여러 개의 RT와 통신을 하여야 하는데 하나의 고속 HDLC통신 포트만 있으면 여러 개의 HDLC 통신을 수신하는 통신 칩을 사용하지 않고 간단하게 (Field-Programmable Gate Array)를 사용하여 구현할 수 있다. 또, 본 발명은 이러한 HDLC를 분석하는 부분과 스위칭 부분을 중앙처리유닛(CPU)이 담당하게 함으로써 많은 로직과 버퍼를 줄일 수 있다. 또한, 여러 개의 통신 칩을 사용하지 않으므로 저가로 전송장비를 구성할 수 있고 인쇄회로기판(PCB)의 크기도 줄일 수 있다.

Claims

중앙처리유닛이 적어도 하나의 고속의 HDLC 포트를 구비하고 전송장치에서 하위 장치와의 통신을 위해 복수의 저속 HDLC 포트를 구비한 광 전송시스템의 HDLC포트 전송장치에 있어서,

상기 저속 하위 포트에서는 하위 장치로부터 수신된 직렬데이터를 병렬데이터로 변환하여 각 포트별로 패킷단위로 저장하고, 상기 저장되는 병렬데이터가 패킷을 구성할 때마다 그 저장된 병렬 데이터를 직렬데이터로 변환하여 하나의 고속 HDLC 포트를 통해 상기 중앙처리유닛으로 전달하고;

상기 중앙처리유닛의 고속 HDLC 포트로부터의 직렬데이터를 병렬데이터로 변환하여 상기 중앙처리유닛에서 지정한 저속 HDLC 포트에 대응하는 저장영역에 패킷단위로 버퍼에 저장하고, 상기 저장되는 병렬데이터가 패킷을 구성할 때마다 그 저장된 병렬 데이터를 직렬데이터로 변환하여 상기 지정된 저속 HDLC 포트를 통해 하위 장치로 전송하는 광 전송시스템에서의 HDLC 포트 전송방법.
제1항에 있어서,

상기 직렬데이터를 병렬데이터로 변환할 때, 스터프 비트(Stuff Bit)가 있을 경우 직렬 데이터의 스터프 비트를 제거한 후 병렬데이터로 변환하는 것을 특징으로 하는 광 전송시스템에서의 HDLC 포트 전송방법.
제1항에 있어서,

상기 직렬데이터를 병렬데이터로 변환할 때, 스터프 비트(Stuff Bit)가 있을 경우 직렬 데이터의 스터프 비트를 제거하지 않고 병렬데이터로 변환하는 것을 특징으로 하는 광 전송시스템에서의 HDLC 포트 전송방법.
중앙처리유닛이 적어도 하나의 고속의 HDLC 포트를 구비하고 전송장치에서 하위 장치와의 통신을 위해 복수의 저속 HDLC 포트를 구비한 광 전송시스템의 HDLC포트 전송장치에 있어서,

하위 장치에서 들어오는 직렬 데이터를 병렬 데이터로 변환하고, 하위 장치로 전송할 병렬 데이터를 직렬 데이터로 변환하여 하위 장치로 전송하는 복수의 하위 포트 송수신부와;

상기 하위 포트 송수신부에서 변환된 병렬데이터를 잠시 저장해두고 상기 하위 포트 송수신부로 전달될 직렬 데이터를 잠시 저장해두는 것으로서, 상기 하위 포트 송수신부와 대응하는 개수로 설치된 하위 포트 버퍼와;

하기의 스케줄 제어부에서 선택된 하위 포트 버퍼에서 패킷 단위로 데이터를 가져와 메모리에 저장하고, 상기 메모리에서 하기의 스케줄 제어부에서 선택된 하위 포트 버퍼로 패킷단위로 데이터를 보내는 하위 포트 제어부와;

상기 하위 포트 제어부와 하기의 상위 포트 제어부의 메모리 할당시간을 제어하고 상기 하위 포트 제어부가 어떤 포트로 데이터를 주고 받을 것인지를 결정하는 스케줄 제어부와;

하기의 상위 포트 버퍼에서 패킷단위로 데이터를 가져와 상기 메모리에 저장하거나 상기 메모리에서 하기의 상위 포트 버퍼로 패킷단위로 데이터를 보내는 역할을 하는 상위 포트 제어부와;

상기 중앙처리 유닛에서 들어온 데이터를 상기 상위 포트 제어부로 보내기 위해 잠시 저장해두고 상기 상위 포트 제어부에서 상기 중앙처리 유닛으로 보낼 데이터를 잠시 저장해두는 역할을 하는 상위 포트 버퍼와;

상기 중앙처리 유닛에서 들어오는 직렬 데이터를 병렬 데이터로 변환하여 상기 상위 포트 버퍼로 보내고, 상기 중앙처리 유닛으로 전송할 병렬 데이터를 상기 상위 포트 버퍼에서 읽어와 직렬 데이터로 변환하여 상기 중앙처리 유닛으로 보내는 상위 포트 송수신부와;

상기 상위 포트 제어기가 상기 메모리에서 패킷단위로 저장된 데이터를 읽어와서 상기 상위 포트 버퍼에 저장한 후에 현재 패킷이 어떤 하위 HDLC 포트의 것인지에 대한 정보를 일시 저장하고, 상기 중앙처리유닛에서 보내고자 하는 하위 HDLC 포트의 정보를 보내옴에 따라 그 하위 HDLC 포트의 정보를 일시 저장하는 상태 제어부를 포함하여 구성된 것을 특징으로 하는 광 전송시스템에서의 HDLC 포트 전송장치.
제4항에 있어서,

상기 상위 포트 송수신부는 상기 중앙제어유닛으로 패킷의 전송이 끝나면 상기 중앙처리유닛으로 인터럽트신호를 발생시키고,

상기 중앙처리유닛은 인터럽트신호가 입력되면 수신된 패킷이 어느 하위 HDLC 포트의 것인지 상기 상태 제어부에서 읽어와서 확인하는 것을 특징으로 하는 광 전송시스템에서의 HDLC 포트 전송장치.
제4항에 있어서,

상기 상위 포트 제어부는 상기 상위 포트 버퍼에서 패킷단위로 데이터를 가져와 상기 메모리에 저장하기 전에, 상기 중앙처리유닛으로부터 전달된 패킷이 어느 하위 HDLC 포트를 통해서 전송될 것인지를 상기 상태 제어부에서 읽어와서 확인한 후에, 상기 확인된 하위 HDLC 포트에 대응하는 상기 메모리의 저장영역에 패킷단위로 데이터를 저장하는 것을 특징으로 하는 광 전송시스템에서의 HDLC 포트 전송장치.
제4항 내지 제6항 중 어느 한 항에 있어서, 상기 상위 및 하위 포트 버퍼는 FIFO(First In First Out) 버퍼로 구성된 것을 특징으로 하는 광 전송시스템에서의 HDLC 포트 전송장치.