KR20010087307A - 무선 ｔｄｍａ 시스템에서 데이터를 수신하고 톤을시그널링할 때 아날로그 모드 동작을 수행하기 위한 방법및 장치 - Google Patents

무선 ｔｄｍａ 시스템에서 데이터를 수신하고 톤을시그널링할 때 아날로그 모드 동작을 수행하기 위한 방법및 장치 Download PDF

Info

Publication number
KR20010087307A
KR20010087307A KR1020010010998A KR20010010998A KR20010087307A KR 20010087307 A KR20010087307 A KR 20010087307A KR 1020010010998 A KR1020010010998 A KR 1020010010998A KR 20010010998 A KR20010010998 A KR 20010010998A KR 20010087307 A KR20010087307 A KR 20010087307A
Authority
KR
South Korea
Prior art keywords
bits
sequence
bit
logic
binary
Prior art date
Application number
KR1020010010998A
Other languages
English (en)
Inventor
레오나르드에릭데이비드
서브라마니안스레시
톰슨데이비드제이
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010087307A publication Critical patent/KR20010087307A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transceivers (AREA)

Abstract

아날로그 모드 동작들이 동위상(I) 및 쿼드러처(Q) 값들을 사용하여 수행되도록 할 수 있는 무선 시스템의 트랜스시버에 사용하기 위한 방법 및 장치가 제공된다. 아날로그 모드로 동작할 때, 장치는 오디오 또는 데이터 신호들과 관련된 디지털 I, Q 쌍들을 수신하고 오디오 또는 데이터 신호들에 관한 정보 내용을 발생시키기 위해 FM 복조를 수행하는 처리기를 구비한다. 아날로그 모드로 데이터가 수신될 때, 데이터는 특정 포맷을 갖는다. 데이터를 디코딩하기 위해서, 처리기는 무선 링크 워드들(RLWs)의 5개의 반복들에 대한 데이터의 각 비트들을 검색하고 각 비트와 관련된 신뢰 인자를 발생시키고 저장한다. 신뢰 인자는 신호 세기뿐만 아니라 파형이 1 또는 0과 얼마나 근접한지에 기초한다. 파형이 비교적 적은 잡음을 갖고 RF 신호 세기가 비교적 높으면, 처리기는 파형이 1을 나타내는지 또는 0을 나타내는지의 결정에 더 큰 가중치를 할당한다. 이 처리가 현재 RLW의 각 반복에 대해 수행되었을 때, 처리기는 각 비트와 관련된 신뢰 인자들의 합을 취하고 비트가 1인지 또는 0인지의 여부를 결정하기 위해 상기 합과 임계 레벨을 비교한다. 시그널링 톤 검출 루틴은 데이터가 수신되고 있을 때와 시그널링 톤이 수신되고 있을 때를 구분하기 위해 이용된다.

Description

무선 ＴＤＭＡ 시스템에서 데이터를 수신하고 톤을 시그널링할 때 아날로그 모드 동작을 수행하기 위한 방법 및 장치{Method and apparatus for performing analog mode operations when receiving data and signaling tones in a wireless ＴＤＭＡ system}
발명의 기술 분야
본 발명은 무선 시스템에 관한 것으로, 보다 상세하게는, 무선 TDMA 시스템에서 아날로그 모드 동작들을 수행하기 위한 방법 및 장치에 관한 것으로, 동위상(I)(in-phase) 및 쿼드러처(Q)(quadrature) 값들이 아날로그 모드의 동작에서 오디오 정보, 데이터 및 시그널링 톤들을 나타내기 위해 사용된다.
발명의 배경
도 1은 무선 시스템(1)을 나타낸다. 무선 시스템(1)은 안테나(4)에 전기적으로 연결되는 트랜스시버(3)를 구비하는 다수의 셀들(2)을 포함한다. 각 트랜스시버(3)와 그 각각의 안테나(4)는 함께 기지국을 포함한다. 공지된 시분할 다중액세스(TDMA, time division multiple access)를 이용하는 무선 시스템들에 있어서, 디지털 음성 및 데이터는 I, Q 쌍들을 사용하여 전송된다. I, Q 쌍들은 쿼드러처 위상 시프트 키잉(QPSK, quadrature phase shift keying)으로서 공지된 변조/복조 기술을 사용하여 변조/복조된다. I, Q 쌍들이 음성 및 데이터를 나타내는 비트 전이들을 생성하는데 사용되기 때문에, 이것은 일반적으로 TDMA 모드의 동작으로서 간주된다. 따라서, 이 형태의 동작은 이하에서 TDMA 모드의 동작으로서 언급될 것이다.
오늘날 사용되는 많은 TDMA 시스템들은 일반적으로 아날로그 모드의 동작으로서 언급되는 것으로 동작할 수도 있다. 아날로그 모드에서, 오디오 및 데이터 신호들은 신호들의 대표적인 디지털 샘플들을 아날로그 신호들로 변환하고 공기를 통해 전송하기 위한 아날로그 신호들을 FM 변조함으로써 전송된다. 따라서, 아날로그 모드는 TDMA 모드에 이용된 QPSK 변조 기술에 반대되는 것으로서 FM 변조를 이용한다. TDMA 시스템에서 아날로그 모드 및 TDMA 모드를 구현하기 위한 표준들은 공기 인터페이스 표준(Air Interface Standard), IS-138에 설명되어 있다.
TDMA 모드 동작들에 대한 트랜스시버 전단(front end)의 하드웨어 구성요소들의 한 세트 및 아날로그 모드 동작들에 대한 하드웨어 구성요소들의 다른 세트를 이용하기 위한 TDMA 시스템들이 공지되어 있다. 데이터 및 음성은 일반적으로 TDMA 모드에서는 I, Q 쌍들에 의해 표현되고, 아날로그 모드에서는 아날로그 파형의 디지털 샘플들에 의해 표현된다. 또한, 독립된 하드웨어가 QPSK 변조 및 FM 변조를 수행하기 위해 이용되어 졌다. 물론, 하드웨어 구성요소들의 독립된 세트들을 이용하는 것은 상기 구성요소들과 관련된 비용뿐만 아니라 트랜스시버의 복잡도도 증가시킨다. TDMA 모드 및 아날로그 모드 동작들에 대해 단일 세트의 하드웨어 구성요소들을 이용하는 트랜스시버를 제공하는 것이 바람직할 것이다. 두 모드들에 대한 하드웨어 구성요소들의 단일 세트를 이용하는 것은 트랜스시버의 비용 및 복잡도를 감소시킬 수 있다.
도 2는 아날로그 모드로 동작하기 위한 무선 TDMA 시스템의 공지된 트랜스시버의 구성요소들을 나타낸다. TDMA 모드 동작들에 대한 트랜스시버에서 이용되는 하드웨어 구성요소들은 도시를 용이하게 하기 위해 도 2에 나타내지는 않았다. 아날로그 모드를 위해 이용되는 하드웨어 구성요소들은 인코더(12), 디코더(13), 디지털-아날로그 변환기(DAC, digital-to-analog converter)(14), 아날로그-디지털 변환기(ADC, analog-to-digital converter)(15), ADC(18), DAC(19), FM 복조 하드웨어(20) 및 FM 변조 하드웨어(21)를 포함한다.
아날로그 모드로 오디오 신호들을 전송하기 위해서, 디지털 신호 처리기(DSP, digital signal processor)(22)는 아날로그 음성 신호의 디지털 표현을 DAC(19)에 출력하며, 상기 DAC(19)는 디지털 표현을 아날로그 파형으로 변환하고 아날로그 파형을 FM 변조 하드웨어(21)에 출력한다. FM 변조 하드웨어(21) 주파수는 공기를 통해 전송하는 아날로그 파형을 변조한다. FM 변조된 오디오 신호가 트랜스시버(10)에 의해 수신될 때, FM 복조 하드웨어(20)는 아날로그 오디오 신호를 복조하고 복조된 신호를 ADC(18)로 전달하며, 상기 ADC(18)는 아날로그 오디오 신호를 아날로그 오디오 신호의 디지털 표현으로 변환한다. 그 후, 아날로그오디오 신호의 디지털 표현은 DSP(22)로 전달되며, 상기 DSP(22)는 다양한 소프트웨어 루틴들에 따라 디지털 신호를 처리하고 처리된 디지털 신호를 이동 전화 교환국(MTSO, mobile telephone switch office)으로 라우팅하기 위한 기지국의 다른 구성요소들로 전달한다.
데이터 신호가 아날로그 모드를 사용하는 이동 유닛(도시되지 않음)으로 기지국에 의해 전송될 때, 주 제어기(23)는 데이터 신호의 디지털 표현을 디지털 데이터의 각 비트를 아날로그 파형에 대응하는 디지털 표현으로 인코딩하는 인코더(12)에 전달한다. 그 후, 인코딩된 신호는 DAC(14)로 전달된다. DAC(14)는 인코딩된 신호를 아날로그 데이터 신호로 변환한 후, FM 변조 하드웨어(21)로 전달한다. FM 변조 하드웨어(21)는 공기를 통해서 전송하기 위한 신호를 FM 변조한다.
아날로그 모드로 동작할 때 데이터 신호가 트랜스시버(10)에 의해 수신되는 경우, FM 복조 하드웨어(20)는 RF 신호를 복조한 후, ADC(15)에 의해 디지털 신호로 변환된다. 그 후, 디지털 신호는 디지털 신호를 주 제어기(23)에 의해 사용될 수 있는 디지털 메시지로 디코딩하는 디코더(13)로 전달된다. 그 후, 디코더(13)는 내용을 추출하기 위해 디지털 메시지를 처리하는 주 제어기(23)로 디지털 메시지를 전달한다.
상기 언급된 것과 같이, 독립된 하드웨어 구성요소들이 TDMA 시스템들에서 TDMA 모드 및 아날로그 모드 동작들을 수행하기 위해 사용된다. 독립된 하드웨어 구성요소들을 필요로 하지 않고 상기 모든 기능들을 수행할 수 있는 트랜스시버를 제공하는 것이 유리하다. 임의의 하드웨어 구성요소들을 삭제하는 것은 트랜스시버의 복잡도와 트랜스시버와 관련된 비용을 감소시킬 수 있다. 따라서, 동일한 하드웨어 구성요소들을 TDMA 및 아날로그 모드 동작들에 사용할 수 있는 트랜스시버에 사용하기 위한 방법 및 장치가 필요하다.
발명의 개요
본 발명은 동위상(I) 및 쿼드러처(Q) 값을 사용하여 수행되는 아날로그 모드 동작들이 가능한 무선 시스템의 트랜스시버에 사용하기 위한 방법 및 장치를 제공한다. TDMA 모드 동작들은 일반적으로 I와 Q 값들을 사용하여 수행되기 때문에, 본 발명의 방법 및 장치가 가능하지만, 동일한 하드웨어 구성요소들이 TDMA 및 아날로그 모드 동작들에 이용되도록 요구하지는 않는다. 본 발명의 장치는, 예를 들어, 트랜스시버가 아날로그 모드로 동작할 때 I, Q 쌍들을 생성하기 위해 FM 변조를 수행하는 디지털 신호 처리기(DSP)와 같은 처리기를 구비한다. 또한, 처리기는 일반적으로 TDMA 모드로 동작하는 트랜스시버들에서 하드웨어로 동작되는 I, Q 인코딩 및 디코딩 동작들을 수행한다.
아날로그 모드로 전송할 때, 처리기는 신호의 디지털 표현이 I, Q 쌍들로 전송되도록 인코딩하고 FM 변조하며, I, Q 쌍들을 장치에 의해 구비된 디지털-아날로그 변환기(DAC)에 출력한다. DAC는 디지털 I, Q 쌍들을 아날로그 신호들로 변환하고, 아날로그 신호들을 I, Q 코사인파 발생기에 출력한다. 코사인파 발생기는 각각 I 및 Q 값들과 비례하는 진폭들을 갖는 동위상 코사인파 및 쿼드러처 위상 코사인파를 발생한다. 코사인파들은 공기를 통해 전송하기 위해 합산된다.
아날로그 모드로 오디오나 데이터를 수신할 때, 주파수 변환기는 수신된 무선 주파수(RF, radio frequency) 신호를 중간 주파수(IF, intermediate frequency)로 낮게 변환한다. 디지털 다운(down) 변환기는 수신된 신호를 디지털 I, Q 값들로 변환하고 처리기에 그 값들을 출력한다. 그 후, 처리기는 I, Q 값들을 신호 내용을 추출하기 위해 수신된 신호의 디지털 표현으로 디코딩한다.
데이터 신호가 디지털 다운 변환기에 의해 수신되었을 때, 일반적으로 데이터는 두 포맷들 중 하나의 포맷이다. 상기 포맷들 중 하나의 포맷에 있어서, 데이터 메시지는 무선 링크 워드들(RLWs)이 이어지는 최초 64-비트의 도팅 시퀀스(dotting sequence)로 시작한다. 각 RLW는 11-비트 바커 시퀀스(Barker sequence)가 이어지는 37-비트 도팅 시퀀스를 포함하며, 상기 바커 시퀀스에는 데이터 및 체크 썸(check sum)이 이어진다. 각 RLW는 5번 반복된다. 따라서, DSP는 각 RLW를 디코딩하기 위한 5번의 기회를 갖는다. 도팅 시퀀스는 클럭 회복을 위해 사용되고, 바커 시퀀스는 데이터의 제 1 비트가 어디서 시작하는지를 결정하기 위해 사용된다.
도팅 시퀀스들은 상기 기술된 공기 인터페이스 표준에서 요구된 것으로서, 5㎑ 파형을 생성하는 1과 0들의 시퀀들이다. 처리기는 수신되고 있는 데이터 메시지를 결정하기 위해 최초 도팅 시퀀스를 이용한 후, 각 RLW 검출을 돕기 위해 각 RLW의 도팅 시퀀스를 이용한다. 처리기는 수신된 5㎑ 에너지의 레벨을 측정하여 도팅 시퀀스들을 검출한다. 5㎑ 에너지의 레벨이 임의의 임계 레벨을 초과하면, 처리기는 검출된 도팅 시퀀스를 결정하고 데이터 메시지가 수신된다. 5㎑ 에너지의 레벨은 바람직하게 수신된 신호의 푸리에 변환(Fourier Transform)을 취함으로써 주파수 도메인 분석을 수행하여 측정된다. 도팅 시퀀스가 검출되면, 처리기는 각 데이터 비트의 시작에서 처리기를 동기화하는 5㎑ 신호의 위상을 결정한다. 그 후, 처리기는 바커 시퀀스를 검색한다.
처리기가 도팅 시퀀스를 검출하고 클럭 회복을 수행했다면, 처리기는 처리기가 도팅 시퀀스의 위치를 알아냈다고 결정하지만, 처리기가 도팅 시퀀스의 어디에 있는지는 아직 결정되지 않았다. 처리기는 데이터가 시작하는 곳을 결정하기 위해 바커 시퀀스를 사용한다. 바커 시퀀스는 1과 0들의 특정 시퀀스이다. 처리기가 상기 특정 시퀀스를 검색하고, 상기 특정 시퀀스가 검출되었을 때 다음 비트가 데이터의 제 1 비트라는 것을 결정한다. 따라서, 처리기는 바커 시퀀스를 데이터와 동조하기 위해 이용한다.
데이터를 디코딩하기 위해서, 처리기는 임의의 비트가 이진수 1을 나타내는지 또는 이진수 0을 나타내는지의 여부를 결정하기 전에 특정 회수로 반복되는 RLW의 비트들을 평가한다. 각 반복에 있어서, 처리기는 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 비트를 평가한다. 비트들이 특정 회수의 반복들동안 평가되었다면, 처리기는 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위한 평가들의 모든 결과들을 사용한다. 바람직한 실시예에 따르면, 처리기는 5번 반복된 각 RLW에 대한 데이터의 각 비트를 검색하고, 각 비트와 관련된 신뢰 인자(confidence factor)를 발생시키고 저장한다. 신뢰 인자는 파형이 1 또는 0에 얼마나 근접하는지와 신호 세기에 기초한다. 예를 들어, 파형에 비교적잡음이 많거나 RF 신호 세기가 낮으면, 처리기는 파형이 1 또는 0을 나타내는지에 대한 결정에 낮은 가중치를 할당한다. 파형이 비교적 적은 잡음을 갖고 RF 신호의 세기가 비교적 높으면, 처리기는 파형이 1 또는 0을 나타내는지에 대한 결정에 더 큰 가중치를 할당한다.
상기 처리가 현재 RLW의 각 반복동안 수행되면, 처리기는 모든 5회 반복들동안 각 RLW에 대해 각 비트와 관련된 신뢰 인자들의 합을 취하고, 바람직하게 0인 임계 레벨과 그 합을 비교한다. 합이 임계 레벨보다 크면, 처리기는 비트가 1인 것을 결정한다. 합이 임계 레벨보다 작으면, 처리기는 비트가 0인 것을 결정한다. 따라서, RLW들의 5회 반복 내에서, 처리기는 데이터의 각 비트가 1 또는 0인지의 여부를 결정한다.
이 처리기는 도팅 및 바커 시퀀스들에 대해서도 수행된다. 5회 반복들의 각각에 있어서, 처리기는 상기 기술된 방법으로 조합된 도팅 및 바커 시퀀스들의 각 비트와 관련된 신뢰 인자를 얻는다. 따라서, 5회 반복 내에서, 처리기는 조합된 시퀀스의 각 비트가 1인지 또는 0인지의 여부를 결정한다. 도팅 및 바커 시퀀스들은 공지되어 있기 때문에, 처리기는 조합된 시퀀스가 추측된 것에 대한 결정의 결과들을 비교하고, 발생된 비트 에러들의 수를 결정한다. 비트 에러들의 수가 소정의 임계치를 초과하면, 처리기는 전체 메시지가 무효하다고 결정한다. 처리기는 상기 결정을 하기 위해 바커 시퀀스만을 사용할수 있지만, 바커와 도팅 시퀀스들을 모두 사용하는 것이 더 양호한 결과들을 제공한다.
본 발명은 또한 데이터가 수신될 때와 시그널링 톤이 수신될 때를 구별하기위해 사용되는 시그널링 톤 검출 루틴을 제공한다. 다양한 길이의 시그널링 톤은 기지국과 다양한 형태의 정보를 통신하기 위해 이동 유닛에서 기지국으로 전송된다.
본 발명의 다른 특징들 및 이점들은 이하 상세한 설명, 도면 및 청구항으로부터 명백해질 것이다.
도 1은 전형적인 무선 시스템을 도시하는 도면.
도 2는 도 1의 무선 시스템을 통해 통신하기 위한 아날로그 모드 동작들에 이용될 수 있는 공지된 트랜스시버(transceiver)의 블록도.
도 3은 바람직한 실시예에 따른 본 발명의 트랜스시버의 블록도.
도 4는 I, Q 쌍이 발생되는 방법을 도시하는 원형 유닛의 도면.
도 5는 도 4에 도시된 원형 유닛에 따라 하드웨어에 의해 발생된 I, Q 코사인의 부정확성을 보상하기 위한 보상 알고리즘에 이용되는 조건들(terms) 간의 관계를 도시하는 도면.
도 6은 바람직한 실시예에 따른 데이터 전송과 오디오 전송 사이에서 전이하기 위한 본 발명의 방법을 도시하는 흐름도.
도 7은 도 3에 도시된 트랜스시버의 DSP에 의해 수신되고 디코딩되는 데이터 메시지의 내용을 도시하는 도면.
도 8은 데이터 수신 루틴을 수행하기 위한 본 발명의 방법을 도시하는 흐름도.
도 9는 시그널링 톤 검출 루틴을 수행하기 위한 본 발명의 방법을 도시하는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
2 : 셀 31 : DAC
33 : 디지털 다운-변환기 35 : 주파수 변환기
40 : DSP 41 : 주 제어기
도 3은 본 발명의 트랜스시버(30)의 구성요소들을 도시하는 블록도이다. 본 발명에 따르면, 하드웨어 구성요소들의 단일 세트는 도 1에 나타낸 무선 시스템(1)과 같은 무선 시스템을 통해 TDMA 모드 및 아날로그 모드로 통신하기 위해 이용될 수 있다. 도 3에 도시된 본 발명의 트랜스시버(30)를 갖는 도 2의 공지된 트랜스시버(10)와 비교하여 알 수 있는 것과 같이, 도 2에 도시된 여러 개의 하드웨어 구성요소들이 제거되었다. 본 발명에 따르면, I, Q 쌍들은 아날로그 모드로 데이터 및 오디오 신호들을 나타내기 위해 이용된다. 따라서, 아날로그 모드 동작들에서 이용될 수 있는 TDMA 모드의 오디오 및 데이터 신호들을 처리하고 변조/복조하는데 동일한 하드웨어가 이용된다. 그러나, 동일한 하드웨어가 아날로그 및 TDMA 모드 동작들에 이용되는 것은 본 발명의 요구사항이 아니라는 것을 유념해야 한다.
바람직한 실시예에 따르면, I, Q 쌍들의 발생 및 FM 변조는, 예를 들어, 디지털 신호 처리기(DSP)와 같은 처리기에서 실행되는 펌웨어(firmware)에서 수행된다. 도 2에 도시된 FM 변조 및 복조 하드웨어 구성요소들은 TDMA 모드 동작들에서 이용되는 구성요소들이 아날로그 모드 동작들에서도 이용될 수 있기 때문에 더 이상 필요하지 않다. 본 발명의 트랜스시버(30)의 방법은 이하에 상세히 기술될 아날로그 모드의 전송 및 수신 기능들을 수행한다. 또한, 본 발명은 TDMA 시스템에서 아날로그 모드 동작들을 수행하는 것과 관련하여 논의되고 있지만, 본 발명의 원리들 및 개념들은 다른 형태의 무선 시스템들에서 아날로그 모드 동작들을 수행하는데 적용될 수도 있다는 것도 유념해야 한다.
아날로그 모드로 오디오 신호들을 전송하기 위해서, DSP(40)는 디지털 I, Q 값들을 아날로그 I, Q 값들로 변환하는 DAC(31)에 디지털 I, Q 쌍들을 전달한다. 그 후, 아날로그 I, Q 값들은 아날로그 신호들을 동위상(I) 코사인파 및 이상 이위상(out-of-phase) 코사인파로 변환하는 I/Q 코사인 발생기(32)에 전달한다. 쿼드러처 위상 코사인파는 동위상 코사인파로부터의 90°이상 이위상이다. 동위상 코사인파는 아날로그 I 값에 비례하는 진폭을 갖고, 이상 이위상 코사인파는 아날로그 Q 값에 비례하는 진폭을 갖는다. I/Q 코사인파 발생기(32)는 공기를 통해 전송하기 위해 상기 코사인파들을 합산한다.
트랜스시버(30)가 아날로그 모드로 동작하고 오디오 신호를 수신할 때, 주파수 변환기(36)는 수신된 RF 신호를 중간 주파수(IF)로 낮게 변환한다. 일반적으로, RF 주파수는 800 내지 900㎒의 범위에 있다. 이 경우에, 중간 주파수는 일반적으로 약 80㎒이다. 그러나, 본 발명의 트랜스시버(30)는 이 기술 분야에 숙련된 사람들이 이해할 수 있는 것과 같이 RF 또는 IF 주파수들로 제한되지 않는다.
디지털 다운 변환기(33)는 IF 신호를 디지털 I, Q 쌍들로 변환한 후, DSP(40에 전달한다. 그 후, DSP(40)는 이하에서 상세히 설명되는 다양한 루틴들에 따라디지털 신호들을 처리한다. 일반적으로, DSP(40)는 I, Q 쌍들을 디코딩하고 오디오 정보를 추출한다. DSP(40)는 추출된 오디오 정보를 궁극적으로 MTSO로 정보를 전달하는 셀 사이트의 다른 구성요소들과 통신한다.
아날로그 모드로 데이터를 전송하고 수신할 때의 DAC(31), 코사인파 발생기(32), 디지털 다운 변환 구성요소(33)에 의해 수행되는 작업들은 아날로그 모드의 오디오 신호들의 전송과 수신에 대해 상기 설명된 것과 동일하다. 그러나, DSP(40)는 작업들이 오디오 또는 데이터 신호들과 관련하여 수행되는지의 여부에 따라 다른 기능들을 수행한다. 오디오 신호들이 무선 시스템을 통해 전송하기 위한 DSP(40)로 전달될 때, DSP(40)는 그에 따라 오디오 신호들을 처리한다. 기지국이 DSP(40)로 데이터를 전송할 때, 상기 신호들은 데이터에 대응하는 것으로서 식별되고 DSP(40)는 그에 따라 데이터 신호들을 처리한다.
본 발명에 따르면, DSP(40)는 오디오 전송 루틴, 데이터 전송 루틴, 오디오 수신 루틴 및 데이터 수신 루틴을 구현한다. DSP(40)에서 상기 루틴들을 수행함으로써, 상기 다른 기능들을 수행하기 위한 하드웨어 구성요소들의 필요성이 제거된다. 오디오 전송 루틴은 오디오 신호들을 전송하는 것과 관련된 작업들을 수행한다. 데이터 전송 루틴은 데이터 신호들을 전송하는 것과 관련된 작업들을 수행한다. 오디오 수신 루틴은 오디오 신호들을 수신하는 것과 관련된 작업들을 수행한다. 데이터 수신 루틴은 데이터 신호들을 수신하는 것과 관련된 작업들을 수행한다. 따라서, DSP(40)는 상기 작업들을 수행하는 소프트웨어 루틴들을 실행하도록 프로그램된다.
본 발명에서 사용하기에 적합한 오디오 수신 루틴은 미국 특허 제 5,694,079 호, "라그란지언 보간법 함수를 사용하는 디지털 FM 변조기(Digital FM Modulator Using a Lagrangian Interpolation Function)"에 개시되어 있고, 이 특허는 본 발명의 양수인에게 양도되었으며, 본 명세서에서 참조로서 사용된다. 따라서, 간단히 하기 위해서, 오디오 정보를 나타내는 I, Q 쌍들을 처리하고 복조하는 것과 관련된 작업들의 방법의 상세한 설명은 이하에서 이루어지지 않을 것이다.
FM 변조에서, FM 변조된 신호는 입력 신호의 진폭에 비례하는 방법으로 위상이 변한다. I, Q 쌍들이 FM 변조된 신호를 발생시키는데 이용될 때, I, Q 쌍들의 위상은 FM 변조된 신호에 적당한 위상 변화들을 발생시키도록 변경되어야 한다. I, Q 쌍들의 I, Q 값들을 변경함으로써, FM 변조된 신호의 위상은 입력 신호의 진폭에 비례하는 방법으로 변경된다. 오디오 신호들과 관련하여, FM 신호의 순간 주파수는 오디오 신호의 현재 진폭에 비례한다. 디지털 영역에 있어서, 이것은 다음 오디오 입력 레벨에 비례하도록 다음 I, Q 쌍에 의해 표현되는 다음 FM 출력의 위상 변경을 야기시키는 것과 동등하다. 오디오 입력 샘플의 진폭을 나타내는데 필요한 위상 변경이 얻어지는 방법은 공지되어 있다. 따라서, 간단히 하기 위해, 오디오 입력 샘플을 나타내는 위상 변경의 방법의 설명은 이하에서 제공되지 않을 것이다.
본 발명에 따르면, I, Q 쌍들은 다음 방법으로 발생된다. 변조되고 있는 오디오 신호의 샘플은 a(n)으로 표현될 것이다. 변수 n은 샘플 인덱스에 해당한다. 단지 예로서 언급되는 일 실시예에 있어서, n은 160㎑의 속도로 증가되고, 이것은160,000개의 I, Q 쌍들이 DSP(40)에 의해 초당 발생되는 것을 의미한다. 식 1은 현재 샘플 n의 위상 p(n)과 a(n) 사이에서의 바람직한 관계를 정의한다.
p(n) = p(n-1) + k*a(n) 식 1
여기서, p(n-1)은 마지막 오디오 샘플 n-1과 관련된 위상이고, k는 변조된 신호의 피크 주파수 편차(peak frequency deviation)와 a(n) 간의 바람직한 관계를 얻기 위해 선택되는 임의의 스케일링 상수(arbitrary scaling constant)이다. p(n) - p(n-1) = k*a(n)과 같이 식 1을 다시 작성함으로써, 동위상의 변화는 현재 오디오 샘플의 진폭에 비례한다는 것을 알 수 있다. 도 4에 도시된 원형 유닛(50)의 값들인 I와 Q 값들, I(n)과 Q(n)은 각각 다음 식 2로부터 얻어진다.
I(n) = cos(p(n)),
Q(n) = cos(p(n)-90도) 식 2
오디오 신호 a(n)의 진폭은 I와 Q 값들 I(n)과 Q(n)을 결정하기 위해 DSP(40)로 실행되는 오디오 전송 루틴에 의해 식 1 및 식 2에 따라 이용된다. 식 1 및 식 2로 표현된 알고리즘은 이 기술 분야에 숙련된 사람들이 이해할 수 있는 것과 같이 여러 가지 방법들로 수행될 수 있다. 예를 들어, 알고리즘은 계산들이 수행될 필요가 있는 것에 따라 플라이(fly)에서 실행될 수 있다. 대안적으로, 룩업 표(lookup table)는 오디오 입력 샘플의 진폭과 관련된 인덱스에 의해 액세스될 적당한 I와 Q 값들을 가능하게 하기 위해 I와 Q 값들을 저장하는데 사용될 수 있다.
도 4의 수평축은 I 값에 대응하고, 수직축은 Q 값에 대응한다. 각각의 I, Q 쌍, I(n), Q(n)은 도 4에 도시된 원형 유닛(50)의 점에 대응한다. 원형 유닛(50)상의 쿼드런트(quadrant)의 점은 I와 Q 값들에 의존한다. 오디오 신호들의 프레임과 관련된 I, Q 쌍들이 식 1 및 식 2로 표현된 알고리즘을 사용하여 얻어지면, 아날로그 값들로 변환하는 DAC(31)로 전달된다. 그 후, 상기 아날로그 값들은 코사인파 발생기(32)로 전달된다. I/Q 코사인파 발생기(32)는 I 값에 비례하는 진폭을 갖는 동위상 코사인파와 Q 값에 비례하는 진폭을 갖는 이상 이위상 코사인파를 발생한다. 이상 이위상 코인파는 실질적으로 동위상 코사인파로부터의 90°이상 이위상이다. 상기 코사인파들은 공기를 통해 전송하기 위해 I/Q 코사인파 발생기(32)에의해 합산된다.
바람직한 실시예에 따르면, 이하에서 각각 I_unit_circle 및 Q_unit_circle로 설명될 원형 유닛 상의 I와 Q 값들은 DAC(31)로 직접 전송되지 않는다. 오히려, 상기 I, Q 값들은 DAC(31)가 정확한 전압 값들을 발생시키고 코사인파 발생기(32)가 정확한 쿼드러처파들(quadrature waves)을 발생시키도록 보증하기 위해서 DAC(31)로 출력될 필요가 있는 실제 I와 Q 값들을 얻기 위해 보상 루틴에 의해 먼저 처리된다. DSP(40)에 의해 실행되는 보상 루틴은 원형 유닛(I, Q) 쌍들을 DAC(31)가 정확한 결과들을 발생시키도록 (I, Q) 쌍들로 변환한다. DAC(31) 및 코사인파 발생기(32)는 보상 루틴에 의해 정정되는 다음의 규범적인 열화를 겪는다.
(1) I와 Q에 대한 서로 다른 0이 아닌 값들은 일반적으로 DAC(21)로부터의 결과 전압 출력을 0과 같게 만들 필요가 있다. 상기 0이 아닌 I와 Q 값들은 이하에서 각각 Ioff 및 Qoff로 언급된다.
(2) I와 Q 값들의 서로 다른 변화들은 일반적으로 DAC(31)로부터의 결과 전압 출력에서 동일한 변화를 얻기 위해 필요하다. 따라서, I와 Q 값들은 이 인자에 대해 보상하기 위해서 서로 다르게 스케일링된다. 상기 스케일링 인자들은 이하에서 각각 Iamp 및 Qamp로 언급된다.
(3) 코사인파 발생기(32)의 I와 Q 발생기로부터의 결과 I 및 Q 신호들은 정확히 90°떨어져 있지 않다. 이 위상 에러는 위상(Q)-위상(I)-90으로 정의된다. 이상적으로, 이 위상 에러는 0이며, 위상(Q)가 정확히 90°만큼 위상(I)와 분리되어 있는 경우일 것이다.
상기 열화들에 대한 보상을 위해 사용된 보상 파라미터들은 바람직하게 DSP(40)로 전송하는 보상 메시지를 통해 주 제어기(41)에 의해 명시된다. 이 메시지가 DSP(40)에 도달할 때, 보상 루틴은 DSP(40)의 메모리(도시되지 않음)에 상기 파라미터들을 저장하기 위해 호출된다. 보상 공식들은 다음 방법으로 유도된다. 오프셋(offset) 에러들을 무시하는데 있어서, 다음 I 및 Q 값들(Iout 및 Qout)은 DSP(40)에 의해 발생되어야 하는 I 및 Q 값들에 대응하는 Igen 및 Qgen을 발생할 때 DAC(31)로부터 출력될 것이며, DAC(31)에 대한 출력은 DAC(31)가 정확한 전압들을 생성하는 것을 보증한다.
Igen, Qgen, Iamp, Qamp 및 위상 에러(phase_error) 사이의 관계는 도 5에서 확인할 수 있다. 이 관계는 식 3 및 식 4로 표현된다.
식 3
Igen 및 Qgen은 다음과 같이 표현될 수 있다.
식 4
Ides 및 Qdes는 I 및 Q 값들인 것이 바람직하다. 즉, I와 Q 값들은 DAC(31)로부터의 출력이어야 한다. 그 후, 상기 값들 Ides 및 Qdes는 Ides = I_on_unit_circle 및 Qdes = Q_on_unit_circle와 같게 설정된다. Igen 및 Qgen은 오프셋 에러들에 대한 정정을 하는 동안 다음과 같이 표현될 수 있다.
식 5
보상 메시지를 거쳐 주 제어기(41)에 의해 DSP(40)에 제공되는 보상 파라미터들은 다음과 같다.
tx_i_amp =Iamp,
tx_qsec =Qamp/ cos(phase_error),
tx_itan =Iamp* sin(phase_error) / cos(phase_error),
Ioff, 및Qoff
식 5에 상기 파라미터들을 치환하면, Igen 및 Qgen은 다음과 같이 표현될 수 있다.
Igen = (I_unit_circle * tx_i_amp) + (Q_unit_circle * tx_itan) + Ioff 및,
Qgen = (Q_unit_circle * tx_qsec) + Qoff 식 6
따라서, DSP(40)에서 DAC(31)로 전송될 필요가 없는 I 및 Q 값들인 Igen 및 Qgen 값들은 식 6으로부터 얻을 수 있다.
상기 설명된 열화들이 더 발생할 수 있는 비교적 저렴한 하드웨어의 I 및 Q에 대한 보상된 값들을 얻기 위해 보상 루틴을 이용하는 이점들 중 하나는 DAC(31) 및 코사인 발생기 하드웨어(32)를 위해 이용될 수 있는 것이다. 그러나, 보상 루틴이 반드시 이용되어야 하는 것은 아니라는 것을 유념해야 한다. 상기 열화들이 발생되지 않는 하드웨어 구성요소들은 본 발명의 보상 루틴을 이용하기 위해 반대되는 것으로서 이용될 수 있다.
보상 파라미터들 중 일부 또는 전부는 이 분야에 구현되어 있는 트랜스시버 이전의 팩토리(factory)에서 결정될 수 있다. 환경적 조건들을 고려하기 위해서, 파라미터들 중 일부는 이 분야에서 결정될 수 있다. 일반적으로, 각 트랜스시버는 다른 보상 파라미터들이 이용되는 것을 필요로 할 것이다. 따라서, 정확한 FM 변조된 신호를 코사인파 발생기(32)에 의해 출력되도록 하기 위해서 필요하게 될 보상 파라미터들의 값들을 결정하도록 어떤 검사 수행되는 것이 필요할 것이다. 상기 검사는, 예를 들어, 스펙트럼 분석기(spectrum analyzer)와 같은 도구들을 사용하여 이루어질 수 있다. 이 기술 분야에 숙련된 사람들은 보상 파라미터들에 대한 적당한 값들을 얻기 위해 수행될 수 있는 상기 검사의 방법을 이해할 것이다.
데이터 전송 루틴은 도 6을 참조하여 이하에서 설명될 것이다. 기지국이 전력 레벨 변화 및 핸드-오프(hand-off)를 나타내는 메시지들과 같은 다양한 형태의 메시지들을 이동 유닛에 전송할 수 있도록 하기 위해서, 본 발명의 데이터 전송 루틴은 1과 0들의 시퀀스들을 생성하도록 I, Q 쌍들을 발생시켜 주파수 시프트 키잉을 수행한다. 상기 설명된 것과 같이, I, Q 쌍들의 적당한 시퀀스를 발생시킴으로써, FM 변조된 신호의 위상이 변경될 수 있다. FSK에 있어서, 1과 0들은 FM 변조된 신호에서 임의의 위상 전이들에 의해 표시된다. 따라서, 상기 식 1 및 식 2를 사용함으로써, 1과 0들의 적당한 시퀀스를 발생시키기 위해 필요한 I, Q 쌍들이 얻어진다. 데이터 전송 루틴이 기지국에서 이동 유닛으로 전송되는 메시지들을 참조하여 설명되고 있지만, 데이터 전송 루틴은 이동 유닛들에서 기지국들로 메시지들을 전송하기 위해 이동 유닛들에 이용될 수도 있다. 이것은 본 명세서에 논의된 오디오 전송, 오디오 수신 및 데이터 수신에 대해서도 성립된다.
4개의 다른 비트 전이들, 즉, 0에서 0으로의 전이, 0에서 1로의 전이, 1에서 0으로의 전이 및 1에서 1로의 전이는 FSK가 수행될 때 발생할 수 있다. 본 발명의 바람직한 실시예에 따르면, 4개의 룩업 표들이 각각의 전이들에 대한 I 및 Q 값들을 저장하기 위해 사용된다. 제 1 비트의 이진수 0에서 제 2 비트의 이진수 0으로의 전이에서, 제 2 비트를 나타내는 제 1 I, Q 쌍은 0°의 위상을 가져야 한다. 제 1 비트의 이진수 2에서 제 2 비트의 이진수 1로의 전이에서, 제 2 비트를 나타내는 제 1 I, Q 쌍도 0°의 위상을 가져야 한다. 제 1 비트의 이진수 1에서 제 2 비트의 이진수 0으로의 전이에서, 제 2 비트를 나타내는 제 1 I, Q 쌍의 위상 오프셋은 제 1 비트를 나타내는 마지막 I, Q 쌍의 위상과 같아야 한다. 제 1 비트의 이진수 1에서 제 2 비트의 이진수 1로의 전이에서, 제 2 비트를 나타내는 제 1 I, Q 쌍의 위상 오프셋은 제 1 비트를 나타내는 마지막 I, Q 쌍의 위상과 같아야 한다.
따라서, 현재 비트의 제 1 I, Q 쌍의 위상은 이전 비트의 마지막 I, Q 쌍의 위상에 의존한다. 따라서, 현재 비트에 대한 적당한 I, Q 쌍들을 선택함으로써, 바람직한 비트 값들이 발생될 수 있다. 예를 들어, 이전 비트가 0이면, 다음 비트에 대한 0°의 위상을 생성하는 제 1 I, Q 쌍을 선택함으로써 0에서 1로의 전이가 생성될 수 있다. 각 룩업 표를 인덱스하기 위해 사용되는 어드레스들은 상기 4개의 전이들 중 발생된 전이와 전이를 생성하기 위해 이미 출력된 I, Q 쌍들의 수에 기초한다(즉, 루틴은 전이중에 있다).
본 발명의 트랜스시버(30)가 오디오 전송에서 데이터 전송으로의 전이 및 그 반대의 전이의 경우, 위상의 돌발적인 변화들을 피해야 한다. 따라서, 크고 돌발적인 위상 변화들을 포함하지 않는 상기 전이들을 보증하기 위한 단계들이 취해져야 한다. 본 발명에 따르면, 오디오에서 데이터로의 전이가 발생할 때, 데이터 전송 루틴은 데이터의 스트림을 나타내는 모든 I, Q 쌍들의 위상 오프셋이 마지막 오디오 샘플을 나타내는 I, Q 쌍의 위상과 같은 것을 보증한다. 상기 언급된 오디오 전송 루틴동안, DSP(40)는 블록 61에 나타낸 것과 같이 현재 오디오 샘플을 나타내는 I, Q 쌍의 위상의 표시기(indicator)를 저장한다. 데이터 전송 루틴은 블록 63에 나타낸 것과 같이 제 1 데이터 샘플의 위상이 무엇인지를 결정하기 위해 상기 저장된 표시기를 사용한다. 데이터 전송 루틴은 데이터의 제 1 샘플과 관련된 I, Q 쌍이 오디오의 마지막 샘플과 관련된 I, Q 쌍과 같은 위상을 갖는 것을 보증한다.
바람직한 실시예에 따르면, 데이터 전송 루틴은 마지막 오디오 비트에 이어지는 제 1 데이터 비트에 대한 0에서 0으로의 전이 또는 0에서 1로의 전이 중 하나를 나타내는 I, Q 쌍들을 출력한다. 따라서, 제 1 데이터 비트에 대해서, 루틴은 0으로 전이하는 것을 가정한다. 상기 룩업 표들 중 2개의 표에서 제 1 I, Q 쌍은 0°의 위상을 갖는다. 그 후, 데이터 전송 루틴은 적당한 위상 변화를 제공하는 룩업 표들로부터 I, Q 쌍들을 선택한다. 블록 65에 나타낸 것과 같이, I, Q 쌍들의 위상이 마지막 오디오 샘플을 나타내는 I, Q 쌍의 위상에 의해 오프셋되도록 하기 위해 데이터 샘플들을 나타내는 모든 I, Q 쌍들에서 복잡한 곱셈이 수행된다. 이 기술 분야에 숙련된 사람들은 복잡한 곱셈이 I, Q 쌍과 관련된 위상을 바람직한 위상으로 변경하기 위해 수행될 수 있는 방법을 이해할 것이다.
제 1 데이터 샘플과 관련된 제 1 I, Q 쌍은 마지막 오디오 샘플을 나타내는 I, Q 쌍의 위상을 확인하기 위해서만 필요한 루틴의 복잡한 곱셈 동작들을 용이하게 하는 0°의 위상을 갖는 것을 보증한다. 즉, 제 1 데이터 비트와 관련된 제 1 I, Q 쌍에 대한 0°의 위상으로 항상 시작함으로써, 마지막 오디오 샘플의 위상이 무엇이든지 그 위상으로 데이터 비트들과 관련된 각 I, Q 쌍의 위상을 간단히 오프셋해야 한다. 그렇지 않으면, 루틴은 제 1 오디오 샘플의 위상과 데이터 비트들의 위상을 오프셋하도록 복잡한 곱셈 처리를 수행하기 위해서 표에서 사용된 제 1 I, Q 쌍의 위상을 결정해야 한다. 따라서, 제 1 데이터 비트와 관련된 I, Q 쌍의 위상이 0°가 되도록 하는 것은 위상 오프셋 처리를 간단하게 한다. 그러나, 이것은 단지 간단한 것이라는 것을 유념해야하며, 따라서, 위상 오프셋 처리를 수행하는방법은 바람직하다. 이 기술 분야에 숙련된 사람들은 본 발명이 위상 오프셋 처리를 수행하기 위한 상기 바람직한 실시예로 제한되지 않는다는 것을 알 것이다.
데이터 전송에서 오디오 전송으로 전이할 때, 오디오 전송 루틴은 데이터에 이어지는 제 1 오디오 샘플을 나타내는 I, Q 쌍이 데이터 앞에 출력된 마지막 오디오 I, Q 쌍의 위상과 같은 위상 오프셋을 갖는 것을 보증한다. 이것은 데이터에 이어지는 제 1 오디오 샘플을 나타내는 I, Q 쌍에서 복잡한 곱셈이 수행됨으로써 이루어진다. 그러나, 오디오에서 데이터로 전이할 때 수행된 복잡한 곱셈 동작과 반대로, 데이터 스트림에 이어지는 제 1 오디오 샘플과 관련된 I, Q 쌍에서만 곱해질 필요가 있다. 제 1 오디오 샘플에서 수행된 위상 변화는 후속 오디오 샘플들을 나타내는 I, Q 쌍들에서 분명히 앞으로 전달될 것이다.
본 발명에 따르면, 데이터의 마지막 비트가 1이면, 데이터가 이어지는 오디오를 나타내는 제 1 I, Q 쌍의 위상은 오프셋될 필요가 있을 뿐이라고 결정된다. 데이터의 마지막 비트가 0이면, 위상 오프셋은 수행될 필요가 없다. 오디오 전송 루틴은 데이터 전에 마지막 오디오 샘플을 나타내는 마지막 I, Q 쌍의 위상과 같은 위상을 갖는 I, Q 쌍으로 시작한다. 상기 언급된 것과 같이, 현재 오디오 샘플의 위상은 오디오 전송 루틴에 의해 저장된다. 오디오 전송 루틴은 데이터에 이어져야 하는 제 1 오디오 샘플을 나타내는 제 1 I, Q 쌍의 위상 오프셋이 무엇인지 결정하기 위해 상기 위상을 사용한다. 오디오 전송 루틴은 블록 67에 나타낸 것과 같이 마지막 데이터 비트가 0인지 또는 1인지의 여부를 결정한다. 만일 0이면, 오디오 전송 루틴은 블록 69에 나타낸 것과 같이 위상 오프셋 수행없이 수행된다.
또한, 위상 오프셋이 수행될 필요가 있을 때(즉, 마지막 데이터 비트가 1일 때) 위상 오프셋은 항상 같은 것으로 결정된다. 상기 언급된 것과 같이, 이 위상 오프셋은 데이터에 이어지는 오디오 전송 루틴에 대한 시작 위상은 데이터 전의 마지막 데이터 샘플을 나타내는 마지막 I, Q 쌍의 위상과 같아지도록 해야 한다. 바람직하게, 이 위상 오프셋은 오디오 전송 루틴에 의해 사용하기 위한 DSP(40)에서 미리 결정되고 저장된다(즉, 하드 코딩된다). 따라서, 오디오 전송 루틴은 데이터의 마지막 비트가 1일 때 복잡한 곱셈을 수행하기 위해 이 미리 저장된 위상 오프셋을 간단히 이용한다. 오디오 전송 루틴이 마지막 데이터 비트가 1이라고 결정하면(블록 67), 블록 71에 나타낸 것과 같이 루틴은 미리 저장된 위상 오프셋을 사용하여 제 1 오디오 샘플과 관련된 제 1 I, Q 쌍에서 복잡한 곱셈을 수행한다.
바람직한 실시예에 따르면, 데이터 수신 루틴은 도 7 및 도 8을 참조하여 설명될 것이다. 데이터 신호가 도 3에 도시된 디지털 다운 변환기(33)에 의해 수신될 때, 데이터는 (페이딩(fading) 및 잡음에 의해 수정된 것으로서) 도 7에 도시된 도면에 의해 또는 그와 유사하게 나타낸 포맷이다. 데이터 신호는 물리적으로 (I, Q) 값들의 시퀀스로 표시된다. 데이터 메시지는 무선 링크 워드들(RLWs)(82)에 이어지는 최초 64-비트 도팅 시퀀스(81)로 시작한다. 각 RLW(82)는 48비트의 데이터 및 BCH(85)가 이어지는 11-비트 바커 시퀀스(84)와 이 바커 시퀀스가 이어지는 37-비트 도팅 시퀀스(83)를 포함한다. BCH 비트들은 체크 썸을 나타낸다. 각 RLW(82)는 5번 반복된다. 따라서, DSP(40)는 각 RLW(82)를 디코딩하는 5번의 기회를 갖는다. 도팅 시퀀스(83)는 클록 회복을 위해 사용되고, 바커 시퀀스는 데이터의 첫 번째 비트(85)가 어디서 시작하는지를 결정하기 위해 사용된다.
전술된 공기 인터페이스 표준에 설명된 것과 같이, 데이터는 주파수가 변조된(FM) 포맷으로 이동국들로부터 수신되고, 도 3의 박스 33에 의한 출력과 같은 (I, Q) 값들의 형태는 아니다. 따라서, 최초 단계에서, 데이터는 (I, Q) 포맷에서 FM으로 변환된다.
I와 Q 값들의 기본 형태는 상기 식 2에 나타나 있다. 단순한 접근 방법으로, 예를 들어,을 취함으로써의 전압을 얻기 위해 직접 반전(inversion)을 수행하는 것도 가능하다. 그러나, 수치적인 잡음은 감소되고 다음의 교호 절차로 계산 효율을 개선할 수 있다. 먼저, ΔI(n) = I(n) - I(n-1), ΔQ(n) = Q(n) - Q(n-1)을 얻고, 신호 세기 γ(n) = I2(n) + Q2(n)을 추정한다. 그 후,으로부터 전압을 얻으며, 여기서 c는 스케일링 상수이다. 셀룰러 시스템들의 전형적인 잡음이 있는 환경에서, V(n)의 개별 샘플들은 상당히 신뢰할 수 없다.
각 비트 셀 동안 취해진 V(n)의 여러 개의 샘플들은 일반적으로 본원과 함께 양도되고 참조로서 사용되고 있는 미국 특허 제 4,596,024 호에 개시되어 있는 여러 가지 절차에 의해 결합된다. 인용 특허 제 4,596,024 호의 도 3의 박스(27)가 참조가 된다. 박스(27)는 비율 DL(t, v)에 대한 값들의 표를 포함한다. 일반적으로 바람직한 절차에 따르면, DL(t, v)는 예를 들어, SIAM, 필라델피아(1979), J.J.Dongarra 등의 LINPACK 사용자 가이드에 기술된 것과 같은 단일 값 분해(SVD, singular value decomposition)에 의해 인수 분해된 것이다. 즉,이며, 여기서, U(t)는 비트 셀 내의 다른 샘플들에 대한 가중치이고, Z(v)는 전압 측정치의 선형적이지 않은 가중치이다. 합산는 비트의 최초 추정치를 제공한다. Dongarra에 의한 상기 인용 특허에 개시되어 있는 것과 같이, U와 Z의 상세한 사항은 (클럭이 아직 결정되지 않은 경우에) 도팅을 검출할 때 및 비트들을 디코딩할 때 조금 다르다.
후자의 경우에, 부가적인 가중치가 사용된다. 각 워드는 반복되기 때문에(본 명세서의 도 7), 다른 반복들에서 얻어진 B의 값들은 다시 가중된다. 이것은 식으로 표현될 수 있으며, 여기서 WA는 아주 근소한 거리로 Bj를 가중하고, WB는 반복 j의 비트동안 평균 신호 세기로 가중한다.
도팅 시퀀스들(81, 82)은 전술된 공기 인터페이스 표준에 의해 요구된 것과 같이, 5㎑의 파형을 생성하는 1과 0들의 시퀀스들이다. 도 7에 도시된 특정 포맷에 있어서, DSP(40)는 데이터 메시지가 수신되고 있는 것을 결정하기 위해 최초 도팅 시퀀스(81)를 이용한 후, 각 RLW(83)를 검출하도록 하기 위해서 각 RLW(82)의 도팅 시퀀스(83)를 이용한다. DSP(40)는 수신된 5㎑ 에너지의 레벨 및 신호의 순도(purity)를 측정함으로써 도팅 시퀀스들(81, 83)을 검출한다. 5㎑에너지의 레벨은, 바람직하게, 수신된 신호의 푸리에 변환을 취함으로써 주파수 도메인 분석을수행하여 측정된다. 신호의 순도는 얼마나 많은 신호가 5㎑ 주파수 이외의 주파수들을 포함하는지와 관련된다. 순도 조건은 신호-대-잡음과 왜곡(SINAD, signal-to-noise and distortion) 비율을 얻음으로써 평가된다. 5㎑ 에너지의 레벨이 특정 임계 레벨을 초과하고 SINAD 비율이 특정 임계치를 초과하면, DSP(40)는 도팅 시퀀스가 검출되고 데이터 메시지가 수신되고 있는지를 결정한다. 상기 단계들은 도 8에 도시된 흐름도의 블록(92)에 나타나 있다.
도팅 시퀀스가 검출되면, DSP(40)는 각 데이터 비트의 시작에서 DSP(40)를 동기화하는 5㎑ 신호의 위상을 결정한다. 이것은 본질적으로 DSP(40)가 비트 셀들과 동조할 수 있도록 하는 클록 회복이다. 이 기술 분야에 숙련된 사람들은 도팅 시퀀스를 사용하여 수행될 수 있는 클럭 회복의 방법을 이해할 것이다. 일반적으로 바람직한 실시예에서, 이것은 도팅 검출과 관련하여 상기 언급된 푸리에 변환의 위상을 사용하여 이루어진다. 이 단계는 도 8의 블록 94에 나타나 있다. 그 후, DSP(40)는 바커 시퀀스 검색을 시작한다. 도팅 시퀀스가 검출되고 클럭 회복이 수행되면, DSP(40)는 도팅 시퀀스가 위치하고 있다는 것을 결정하지만, 도팅 시퀀스가 어디에 있는지는 아직 결정되지 않았다. DSP(40)는 데이터(85)가 어디서 시작하는지 결정하기 위해 바커 시퀀스를 검출하고 사용한다. 바커 시퀀스를 검출하는 단계는 도 7의 블록 96으로 나타나 있다. 바커 시퀀스(84)는 1과 0들의 특정 시퀀스이다. DSP(40)는 이 특정 시퀀스를 검색하고, 특정 시퀀스가 검출되었을 때 다음 비트가 데이터(85)의 첫번째 비트라는 것을 결정한다. 따라서, DSP(40)는 바커 시퀀스를 데이터(85)와 동조시키기 위해서, 즉, 데이터(85)의 첫번째 비트가 어디서 시작하는지를 결정하기 위해서 이용한다. 이 단계는 도 8의 블록 98에 나타나 있다.
데이터(85)의 위치를 알아내면, DSP(40)는 데이터를 디코딩한다. 데이터를 디코딩하기 위해서, 임의의 비트가 이진수 1을 나타내는지 또는 이진수 0을 나타내는지의 여부를 결정하기 전에 처리기가 RLW의 특정 회수의 반복들의 비트들을 평가한다. 각 반복에 있어서, 처리기는 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 비트를 평가한다. 비트들이 특정 회수의 반복들에 대해 평가되면, 처리기는 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해서 모든 평가들의 결과들을 사용한다. 바람직한 실시예에 따르면, DSP(40)는 5개의 반복들의 각 RLW(82)에 대해서 데이터(85)의 각 비트를 검사하고 각 비트와 관련된 신뢰 인자를 발생시키고 저장한다. 이 단계는 블록 100에 나타나 있다.
신뢰 인자는 신호와 관련된 신호 세기뿐만 아니라 파형이 얼마나 근접하게 1 또는 0을 나타내는지에 기초한다. 파형에 비교적 잡음이 많거나, 또는 RF 신호 세기가 낮으면, DSP(40)는 파형이 1 또는 0을 나타내는지의 결정에 낮은 가중치를 할당한다. 파형이 비교적 적은 잡음을 갖고 RF 신호 세기가 비교적 높으면, DSP(40)는 파형이 1 또는 0을 나타내는지의 결정에 더 큰 가중치를 할당한다. 이 처리가 현재 RLW(82)의 각 반복에 대해 수행되었다면, DSP(40)는 모든 5개의 반복들에 대한 각 RLW(82)에 대한 각 비트와 관련된 신뢰 인자들의 합을 취하고, 바람직하게 0인 임계 레벨과 상기 합을 비교한다. 합이 임계 레벨보다 크면, DSP(40)는 비트가 1인 것을 결정한다. 합이 임계 레벨보다 작으면, DSP(40)는 비트가 0인 것을 결정한다.
5개의 반복들 각각의 비트들 각각에 대해 신뢰 인자들을 할당하는 상기 처리는 도팅 및 바커 시퀀스들에 대해서도 수행된다. 5개의 반복들 각각에 대해서, DSP(40)는 전술된 방법으로 조합된 도팅 및 바커 시퀀스들의 각 비트와 관련된 신뢰 인자를 얻는다. 따라서, 5개의 반복들에서, DSP(40)는 조합된 시퀀스의 각 비트가 1인지 또는 0인지의 여부를 결정한다. 비트들이 1들인지 또는 0들인지의 여부를 결정하기 위해서 신뢰 인자들을 이용하는 것과 관련된 단계들이 도 8의 블록 101에 나타나 있다. 상기 언급된 것과 같이, 도팅 및 바커 시퀀스들은 특정의 공지된 시퀀스들이다. DSP(40)는 조합된 시퀀스가 어떤 것인지 알기 위한 결정의 결과들을 비교하고, 발생된 에러 비트들의 수를 결정한다. 이 단계는 도 8의 블록 103에 나타나 있다. 비트 에러들의 수가 소정의 임계치를 초과하면, DSP(40)는 메시지 처리를 중지한다. 이 단계는 도 8의 블록 104에 나타나 있다. DSP(40)는 이를 위해 바커 시퀀스만을 사용할 수 있지만, 바커와 도팅 시퀀스들 모두를 사용하면 더 양호한 결과들을 제공한다.
기지국과 이동 유닛이 모두 10㎑ 클럭 주파수를 사용하지만, 클럭들은 이상적이지 않으며, 따라서 표류하는 경향이 있다. 이것은 DSP(40)가 데이터와의 동조를 놓치는 것을 야기시킬 수 있다. 따라서, 데이터 수신 루틴은 DSP(40)가 주기적으로 비트 셀들의 시작과 재동조할 수 있도록 하는 클럭 트래킹(tracking) 루틴을 수행한다. 바람직한 실시예에 따르면, 위상은 모두 5㎳로 조정된다. 비트 셀당 12개의 샘플들이 존재한다. ㎳당 10개의 비트 셀들이 존재한다. 따라서, 5㎳마다600개의 샘플들이 대응하는 ㎳당 120개의 샘플들이 있다. ㎳당 10개의 비트 셀들 각각에 대응하는 각 120개의 샘플들에 대해 내적(inner product)이 취해진다. 이것은 5㎳ 주기와 관련된 모든 600개의 샘플들에 대해 수행된다. 각 내적의 결과는 "집합 위상 시프트(aggregate phase shift)" 변수를 갱신하기 위해 사용된다. 각 5㎳ 주기의 끝에서, "집합 위상 시프트"의 값에 따라 위상이 조정된다. 따라서, 5㎳마다, 데이터 수신 루틴은 DSP(40)를 비트 셀의 시작과 재동조시킨다.
본 발명은 또한 데이터가 수신되는 경우와 시그널링 톤이 수신되는 경우를 구별하기 위해서 사용되는 시그널링 톤 검출 루틴을 제공한다. 많은 기간의 시그널링 톤은 기지국으로의 다양한 형태의 정보들과 통신하기 위해 이동 유닛에서 기지국으로 전송된다. 따라서, 시그널링 톤이 검출되었다고 결정할 때, DSP(40)는 데이터 디코딩을 멈추고 이동국으로부터 메시지를 수신하기 위해 준비할 것이다.
시그널링 톤은 10㎑ 사인파에 대응하는 모든 0들의 시퀀스 또는 모든 1들의 시퀀스로 표현된다. 10㎑ 에너지의 소정의 임계 레벨이 소정의 시간 기간동안 검출되었을 때, 시그널링 톤 검출 루틴은 시그널링 톤이 검출되었다는 것을 결정한다. RLW에 포함된 데이터 비트들(85)의 시퀀스가 긴 0들의 시퀀스이거나 긴 1들의 시퀀스이면, 상기 시퀀스는 처리기가 시그널링 톤을 나타내는 시퀀스를 결정하도록 하는 충분한 10㎑ 에너지를 가질 수 있다. 이 문제를 피하기 위해서, 도팅 및 바커 시퀀스들의 비트 에러들의 수는 데이터가 수신되는지 또는 그렇지 않은지의 여부를 결정하기 위해 각 RLW 이후에 검사된다.
일반적으로, 비교적 적은 수의 비트 에러들이 도팅/바커 시퀀스에서 발견되면, 시그널링 톤 검출기 상태는 어떠한 시그널링 톤 에너지도 마지막 RLW의 수신 동안 도착되지 않았다는 것을 반영하기 위해 수정될 것이다. 반대로, 너무 많은 비트 에러들이 도팅/바커 시퀀스에서 발견되면, 시그널링 톤 검출기 상태는 임의의 시그널링 톤 에너지가 마지막 RLW의 수신동안 도착되었다는 것을 반영하기 위해 수정될 것이다. 시그널링 톤 검출 루틴이 상기 작업들을 수행하는 방법은 도 9를 참조하여 설명될 것이다.
시그널링 톤 검출 루틴은 항상 수행되고, 상기 논의된 데이터 수신 루틴에 의존한다. 그러나, 데이터 수신 루틴에 의해 만들어진 임의의 상태 변수들 및 결정들은 시그널링 톤 검출 루틴에 의해 이용된다. 블록 110에 나타낸 것과 같이, 데이터 메시지가 처리되고 있는지 또는 그렇지 않은지의 여부에 따라 시그널링 톤 검출 루틴은 데이터 수신 루틴에 의해 만들어진 결정을 사용한다. 상기 언급된 것과 같이, 데이터 수신 루틴은 상기 시퀀스들이 검출되었는지의 여부에 따라 상기 시퀀스들이 각 RLW에 대해 결정한 것을 알고 있다. 도 9의 블록 110은 제 1 RLW에 대한 상기 결정에 대응한다.
결정이 이루어지면, 10㎑ 에너지의 레벨이 소정의 시간 기간 동안 상기 소정의 임계 레벨로 올려져야 하는지 또는 그렇지 않은지를 결정한다. 10㎑ 에너지의 레벨은 푸리에 변환을 수행하고 소정의 임계 레벨에 대한 결과를 비교함으로써 결정된다. 에너지의 상기 레벨은 에너지 레벨 변수에 저장된다. 다음으로, 블록 113에 나타낸 것과 같이, 시그널링 톤 검출 루틴은 에너지 레벨이 소정의 시간 기간동안 소정의 임계 레벨을 초과해야만 하는지의 여부를 결정한다. 만일 그렇다면, 표시기는 블록 114에 나타낸 것과 같이 저장될 것이다. 그러나, 에너지 레벨이 소정의 시간 기간동안 소정의 임계 레벨 이상이라고 이미 결정되었다면, 시그널링 톤이 검출된 표시기는 수정되지 않을 것이다.
그 후, RLW의 5개의 반복들에 대한 필요시간에 대응하는 50㎳의 기간이 경과됐는지의 여부가 블록 115에서 결정된다. 50㎳가 경과되면, 최후의 RLW와 관련된 최초 도팅 및 바커 시퀀스들이 검출되었는지의 여부가 블록 116에서 결정될 것이다. 상기 언급된 것과 같이, 데이터 수신 루틴은 RLW의 모든 5개의 반복들에 대한 각 비트와 관련된 전술된 신뢰 인자들을 사용함으로써 도팅 및 바커 시퀀스들에 존재하는 비트 에러들의 수를 결정한다. 도팅 및 바커 시퀀스들과 관련된 비트 에러들의 수가 상기 시퀀스들에서 검출된 결정의 결과에 대해 충분히 작으면, 시그널링 톤 검출 루틴은 블록 116에서 수신되고 있는 데이터 메시지를 결정할 것이다. 그 후, 임의의 요청된 동작이 블록 118에 나타낸 것과 같이 DSP(40)에 의해 수행될 것이고, 상기 처리는 루틴의 시작으로 진행될 것이다.
비트 에러들의 수가 도팅 및 바커 시퀀스들에서 검출되지 않았다는 것을 나타내는 결정이 블록 116에서 이루어지면, 상기 처리는 블록 117로 진행될 것이고, DSP(40)는 시그널링 톤의 검출과 관련된 임의의 필요한 동작들의 수행시 때 전술된 저장된 표시기를 사용할 것이다. 상기 처리가 블록 110으로 복귀할 때, 데이터 메시지가 더 이상 처리되지 않는다고 결정되면, 루틴을 빠져나갈 것이다.
도 8 및 도 9의 흐름도는 단지 데이터 수신 루틴과 시그널링 톤 검출 루틴들이 수행되는 방법의 기능 표현들이라는 것을 유념해야 한다. 상기 흐름도들은 본명세서에 논의된 기능들을 구현하기 위해 이용되는 실제 코드를 나타내기 위한 것은 아니다. 그러나, 이 기술 분야에 숙련된 사람들은 도 8 및 도 9의 흐름도에 의해 표현된 기능들의 방법을 이해할 것이며, 다양한 다른 방법들로 구현될 수도 있다. 따라서, 본 발명은 상기 기능들을 수행하기 위한 임의의 특정 컴퓨터 프로그램으로 제한되지 않는다는 것을 이해할 것이다.
DSP(40)와 주 제어기(41)가 통신하는 방법이 이하에서 설명될 것이다. DSP(402)는 주 제어기(41)가 마치 3개의 독립된 처리기들이 존재하는 것같이 DSP(40)를 처리하는 방법으로 주 제어기(41)와 통신하도록 프로그램될 수 있다. 이것은 DSP(40)가 상기 처리기들과 함께 동작하기 위해 미리 구성된 주 제어기와 함께 이용되도록 할 수 있다. 예를 들어, 주 제어기가 독립된 인코더 구성요소, 독립된 디코더 구성요소 및 독립된 기저 대역(baseband) 구성요소와 통신하도록 구성되면, DSP(40)는 주 제어기가 실제로 DSP(40)와 통신할 때만 상기 구성요소들과 통신하는 것처럼 동작하는 방법으로 주 제어기는 거짓으로 프로그램될 수 있다. 인코더 및 디코더 구성요소들과 관련된 기능들은 본 명세서에서 이미 설명되었다. 일반적으로, 기저 대역 구성 요소는 포워드 및 리버스(forward and reverse) 방향으로 오디오 신호를 처리한다. 기저 대역 구성요소가 동작하는 방법은 무선 통신 분야에 공지되어 있다. 따라서, 기저 대역 구성요소에 의해 수행되는 동작들의 상세한 논의는 이 명세서에서는 제공하지 않을 것이다.
본 실시예에 따르면, DSP(40)의 독립된 큐들(queues)이 상기 독립된 구성요소들 각각에 대해 제공된다. 한 큐는 인코더 구성요소로 쓰이는 주 제어기(41)로부터 메시지들을 수신할 것이다. 다른 큐는 디코더 구성요소로 쓰이는 주 제어기(41)로부터 메시지들을 수신할 것이다. 다른 큐는 기저 대역 구성요소로 쓰이는 주 제어기(41)로부터 메시지들을 수신할 것이다. 주 제어기(41)로부터의 각 메시지는 DSP(40)가 메시지가 인코더 플레이버(flavor) 메시지인지, 디코더 플레이버 메시지인지, 또는 기저 대역 플레이버 메시지인지의 여부를 결정하기 위해 이용하는 필드를 포함한다. DSP(40)는 상기 패킷들을 검출하고, DSP(40)의 적당한 큐에 메시지를 할당한다. DSP(40)는 선입선출(FIFO, first-in first-out)에 기초하여 동시에 그리고 독립적으로 디코더, 인코더 및 기저 대역 메시지들을 처리한다. 주 제어기(41)를 독립된 구성요소들에 접속하기 위해 사용되는 버스 라인들은 DSP(40)에 대신 접속되거나, 인터페이스 구성요소에 대해 DSP(40)에 접속된다.
물론, 본 발명의 트랜스시버(30)로 이용되는 상기 방법으로 미리 구성된 주 제어기(41)는 필요하지 않다. 본 발명의 이 특징은 단지 본 발명이 구현되는 방법에 관한 유연성을 제공한다.
본 발명은 바람직한 실시예들을 참조하여 설명되었지만, 본 발명은 이 실시예들로 제한되는 것은 아니다. 이 기술 분야에 숙련된 사람들은 본 발명의 정신 및 범위를 벗어나지 않고 상기 언급된 실시예들의 변형들이 있을 수 있다는 것을 알 것이다. 예를 들어, 본 발명은 임의의 특정 주파수들로 제한되지 않는다. 또한, DSP(40)가 모든 인코딩 및 디코딩 작업들을 수행하는 것으로 설명되었지만, 충분한 처리 능력을 갖는 다른 형태의 처리기들이 이를 위해 사용될 수 있다. 또한, 바람직하게 DSP(40)는 인코딩 및 디코딩 작업들을 수행하기 위해 사용하는 표들 및다른 정보의 적어도 일부분을 저장하지만, DSP(40)에 대한 외부 메모리가 이 목적을 위해 사용될 수 있다. 컴팩트 디스크 읽기 전용 메모리(CD ROM, compact disk read only memory)와 마그네틱 메모리 디바이스들뿐만 아니라 읽기 전용 메모리(ROM)와 랜덤 액세스 메모리(RAM)와 같은 솔리드 상태의 메모리 디바이스들을 포함하는 임의의 종류의 컴퓨터-판독가능 메모리 디바이스도 이 목적을 위해 적합하다.
또한, DSP(40)에 의해 수행되는 기능들은 적당한 처리 능력이 제공되는 다른 형태의 처리 디바이스들 또는 회로들에 의해 수행될 수도 있다. 예를 들어, ASIC(application specific integrated circuit)도 이 목적을 위해 사용된다. 분리된 하드웨어 구성요소들만으로 구성된 회로도 상기 작업들을 수행하기 위해 구성될 수 있다. 따라서, 본 발명은 임의의 하드웨어 또는 임의의 소프트웨어와 하드웨어의 조합의 형태를 사용하여 구현될 수 있다. 상기 모든 가능한 구현들은 일반적으로 본 명세서에서 논리로서 언급될 것이다. 따라서, 본 명세서에 사용된 것으로서 용어 "논리(logic)"는 임의의 형태의 하드웨어 및 상기 작업들을 수행하도록 구성될 수 있는 임의의 형태의 하드웨어/소프트웨어 구현을 나타낸다.
또한, 본 발명은 도 7에 도시된 메시지의 포맷으로 제한되는 것이 아니라는 것을 유념해야 한다. 이 기술 분야에 숙련된 사람들은 데이터 메시지 포맷이 실질적으로 많은 방법들로 변경될 수 있으며, 데이터 수신 루틴은 그에 따라 메시지를 디코딩하도록 변경될 수 있다는 것을 이해할 것이다. 이 기술 분야에 숙련된 사람들은 본 발명의 정신 및 범위를 벗어나지 않고 상기 언급된 실시예들에 대해 다른변형들이 만들어질 수 있다는 것을 이해할 것이다. 상기 암시된 변형들은 단지 만들어질 수 있는 변형예들이다.
본 발명을 통해 동위상(I) 및 쿼드러처(Q) 값들이 아날로그 모드의 동작에서 오디오 정보, 데이터 및 시그널링 톤을 나타내도록 사용되어, 무선 시스템의 트랜스시버에서 사용될수 있는 방법 및 장치가 제공된다.

Claims (23)

  1. 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치에 있어서,
    상기 전송된 신호들을 수신하고, 상기 전송된 신호들을 디지털 신호들로 변환하도록 구성되는 제 1 논리, 및
    상기 제 1 논리와 통신하는 제 2 논리로서, 상기 디지털 신호들을 비트들의 시퀀스로 변환하며, 비트들의 상기 시퀀스는 상기 전송된 신호들의 특정 그룹에 대응하고, 전송된 신호들의 상기 그룹은 여러 번 전송됨으로써, 비트들의 상기 시퀀스가 여러 번 반복되도록 하며, 상기 제 2 논리는 비트들의 상기 시퀀스의 각 반복을 평가하고 비트들의 각 반복된 시퀀스의 각 비트들에 대한 신뢰 인자(confidence factor)를 생성하고, 각 신뢰 인자는 각 비트가 이진수 1 또는 이진수 0에 대응하는 가능성과 관련될 수 있으며, 상기 신뢰 인자들이 각 반복된 시퀀스의 각 비트에 대해 생성되었을 때 상기 제 2 논리는 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 반복의 각 비트와 관련된 상기 신뢰 인자들을 사용하는, 제 2 논리를 포함하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  2. 제 1 항에 있어서, 상기 전송된 신호들은 전송을 위해 합산되는 아날로그 동위상(I)(in-phase) 및 쿼드러처 위상(Q)(quadrature phase) 코사인파들로 표현되고, 상기 제 1 논리는 디지털 I 및 Q 값들을 생성하기 위해 상기 합산된 아날로그 I 및 Q 코사인파들을 처리하고 상기 디지털 I 및 Q 값들을 비트들의 상기 시퀀스로 변환하도록 구성되고, 상기 제 2 논리는 상기 디지털 I 및 Q 값들을 비트들의 상기 시퀀스로 변환하기 위해 상기 디지털 I 및 Q 값들을 복조하고 디코딩하도록 구성되고, 비트들의 상기 시퀀스는 이진 무선 링크 워드(RLW, radio link word)에 대응하고, 상기 RLW는 비트들의 상기 시퀀스의 제 1 세트에 대응하는 제 1 필드, 비트들의 상기 시퀀스의 제 2 세트에 대응하는 제 2 필드 및 비트들의 상기 시퀀스의 제 3 세트에 대응하는 제 3 필드를 포함하고, 비트들의 상기 시퀀스의 제 3 세트는 데이터 메시지에 대응하고, 상기 신뢰 인자들은 상기 RLW의 각 반복의 각 비트에 대해 생성되며, 각 신뢰 인자는 각 비트가 이진수 1 또는 이진수 2와 얼마나 근접하는지와 상기 각 비트와 관련된 신호 세기에 기초하며, 상기 신뢰 인자들이 상기 RLW의 각 반복의 각 비트에 대해 생성되었을 때 상기 제 2 논리는 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 반복의 각 비트와 관련된 상기 신뢰 인자들을 사용하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  3. 제 2 항에 있어서, 상기 제 1 논리는 주파수 변환기 및 디지털 다운(digital down)-변환기를 포함하고, 상기 제 2 논리는 디지털 신호 처리기(DSP, digital signal processor)를 포함하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치
  4. 제 3 항에 있어서, 상기 장치는 상기 무선 네트워크의 기지국에 포함되고, 상기 전송된 신호들은 이동 유닛에서 상기 무선 네트워크의 상기 기지국으로 전송되는 메시지들에 대응하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  5. 제 3 항에 있어서, 상기 신뢰 인자들이 상기 RLW의 각 반복동안 각 비트에 대해 생성되었을 때, 임의의 소정의 비트와 관련된 상기 신뢰 인자들은 합산되고 상기 합들은 상기 비트가 이진수 1에 대응하는지 또는 이진수 0에 대응하는지의 여부를 결정하기 위해 소정의 임계치와 비교되는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  6. 제 3 항에 있어서, 각 비트가 이진수 0 또는 이진수 1 중 하나로 결정되었을 때, 상기 제 2 논리는 상기 각 비트들에 대해 상기 소정의 이진 값들을 할당하고 상기 할당된 이진 값들을 저장하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  7. 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치에 있어서,
    상기 전송된 신호들을 수신하고, 상기 전송된 신호들을 디지털 신호들로 변환하도록 구성되는 제 1 논리, 및
    상기 제 1 논리와 통신하는 제 2 논리로서, 상기 디지털 신호들을 비트들의 시퀀스로 변환하며, 비트들의 상기 시퀀스는 상기 전송된 신호들의 특정 그룹에 대응하고, 전송된 신호들의 상기 그룹은 여러 번 전송됨으로써, 비트들의 상기 시퀀스가 여러 번 반복되도록 하며, 상기 제 2 논리는 비트들의 시퀀스의 제 1 세트가 특정 주파수의 연속적인 파형을 나타내는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트들의 시퀀스를 분석하며, 비트들의 시퀀스의 제 1 세트가 상기 특정 주파수의 상기 연속적인 파형을 나타낸다는 것을 상기 제 2 논리가 결정하면, 상기 제 2 논리는 데이터 메시지가 수신되고 있다는 것을 결정하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  8. 제 7 항에 있어서, 상기 전송된 신호들은 전송을 위해 합산되는 아날로그 동위상(I) 및 쿼드러처 위상(Q) 코사인파들로 표현되고, 상기 제 1 논리는 디지털 I 및 Q 값들을 생성하기 위해 상기 합산된 아날로그 I 및 Q 코사인파들을 처리하고 상기 디지털 I 및 Q 값들을 비트들의 상기 시퀀스로 변환하도록 구성되고, 상기 제 2 논리는 상기 디지털 I 및 Q 값들을 비트들의 상기 시퀀스로 변환하기 위해 상기 디지털 I 및 Q 값들을 복조하고 디코딩하도록 구성되고, 비트들의 상기 시퀀스는 이진 무선 링크 워드(RLW)에 대응하고, 상기 RLW는 비트들의 상기 시퀀스의 상기 제 1 세트에 대응하는 제 1 필드, 비트들의 상기 시퀀스의 제 2 세트에 대응하는 제 2 필드 및 비트들의 상기 시퀀스의 제 3 세트에 대응하는 제 3 필드를 포함하고, 비트들의 상기 시퀀스의 제 3 세트는 데이터 메시지에 대응하며, 상기 제 2 논리는 비트들의 제 1 시퀀스가 특정 주파수의 연속적인 파형을 나타내는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트들의 제 1 시퀀스를 분석하고, 비트들의 제 1 시퀀스가 상기 특정 주파수의 연속적인 파형들을 나타낸다는 것을 상기 제 2 논리가 결정하면, 상기 제 2 논리는 데이터 메시지가 수신되고 있다는 것을 결정하고, 상기 데이터 메시지는 비트들의 상기 시퀀스의 제 3 세트로 표현되며, 상기 제 2 논리는 비트들의 상기 시퀀스의 제 1 세트가 비트들의 상기 시퀀스의 제 1 세트에 의해 생성되는 파형과 관련된 에너지 레벨을 측정하고 비트들의 상기 시퀀스의 제 1 세트에 의해 생성되는 상기 파형과 관련된 신호-대-잡음 및 왜곡(SINAD, signal-to-noise and distortion) 비율을 측정함으로써 상기 특정 주파수의 연속적인 파형을 나타내는지의 여부를 결정하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  9. 제 8 항에 있어서, 상기 측정된 에너지 레벨이 소정의 에너지 레벨 임계치를 초과하고 상기 SINAD 비율이 소정의 SINAD 비율 임계 레벨을 초과하면, 상기 제 2 논리는 비트들의 상기 시퀀스의 제 1 세트와 관련된 위상을 결정하고 클럭 회복을 수행하기 위해 상기 위상 결정을 이용하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  10. 제 9 항에 있어서, 상기 제 2 논리가 소정의 클럭 회복을 수행했을 때, 상기논리는 비트들의 상기 시퀀스의 제 2 세트와 비트들의 상기 시퀀스의 제 3 세트의 제 1 비트 셀이 어디서 시작하는지를 결정하기 위해 저장되고 미리 선택된 비트들의 시퀀스를 비교하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  11. 제 10 항에 있어서, 상기 제 2 논리가 비트들의 상기 시퀀스의 제 3 세트의 제 1 비트 셀이 어디서 시작하는지를 결정했을 때, 상기 제 2 논리는 비트들의 상기 시퀀스의 제 3 비트를 디코딩하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  12. 제 11 항에 있어서, 상기 RLW는 상기 전송된 신호들의 특정 그룹에 대응하고, 상기 전송된 신호들의 특정 그룹은 여러 번 전송됨으로써, 상기 RLW가 여러 번 반복되도록 하며, 상기 제 2 논리는 상기 RLW의 각 반복을 평가하고 각 RLW의 각 비트에 대한 신뢰 인자를 생성하고, 각 신뢰 인자는 각 비트가 이진수 1 또는 이진수 0과 얼마나 근접하는지와 상기 각 비트와 관련된 신호 세기에 기초하며, 상기 신뢰 인자들이 상기 RLW의 각 반복의 각 비트에 대해 생성되었을 때 상기 제 2 논리는 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 반복의 각 비트와 관련된 상기 신뢰 인자들을 사용하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  13. 제 12 항에 있어서, 상기 신뢰 인자들이 상기 RLW의 각 반복동안 각 비트에 대해 생성되었을 때, 임의의 소정의 비트와 관련된 상기 신뢰 인자들은 합산되고, 상기 합들은 상기 비트가 이진수 1에 대응하는지 또는 이진수 0에 대응하는지의 여부를 결정하기 위해 소정의 임계치와 비교되는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  14. 제 13 항에 있어서, 각 비트가 이진수 1 또는 이진수 0 중 어느 하나로 결정되었을 때, 상기 제 2 논리는 비트들의 상기 시퀀스의 제 1 및 제 2 세트들의 이진 비트 값들과 비트들의 상기 시퀀스의 제 1 및 제 2 세트들에 존재하는 비트 에러들의 수를 결정하기 위해 미리 선택되고 저장된 비트 값들의 세트를 비교하며, 상기 제 2 논리가 비트들의 상기 시퀀스의 제 1 및 제 2 세트들에 존재하는 비트 에러들의 수를 결정하였을 때, 상기 제 2 논리는 메시지 처리가 중지되었는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트 에러들의 수와 비트-에러 임계치를 비교하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  15. 제 7 항에 있어서, 상기 제 1 논리는 주파수 변환기와 디지털 다운-변환기를 포함하고, 상기 제 2 논리는 디지털 신호 처리기(DSP)를 포함하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  16. 제 7 항에 있어서, 상기 장치는 무선 네트워크의 기지국에 포함되고, 상기전송된 신호들은 이동 유닛에서 상기 무선 네트워크의 기지국으로 전송되는 메시지들에 대응하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  17. 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치에 있어서,
    상기 전송된 신호들을 수신하고, 상기 전송된 신호들을 디지털 신호들로 변환하도록 구성되는 제 1 논리, 및
    상기 제 1 논리와 통신하는 제 2 논리로서, 상기 디지털 신호들을 비트들의 시퀀스로 변환하며, 비트들의 상기 시퀀스는 상기 전송된 신호들의 특정 그룹에 대응하고, 전송된 신호들의 상기 그룹은 여러 번 전송됨으로써, 비트들의 상기 시퀀스가 여러 번 반복되도록 하며, 비트들의 상기 시퀀스는 비트들의 상기 시퀀스의 제 1 세트에 대응하는 제 1 필드, 비트들의 상기 시퀀스의 제 2 세트에 대응하는 제 2 비트 필드 및 비트들의 상기 시퀀스의 제 3 세트에 대응하는 제 3 비트 필드를 구비하며, 상기 제 2 논리는 비트들의 상기 시퀀스의 제 1 세트가 특정 주파수의 연속적인 파형을 나타내는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트들의 상기 시퀀스의 제 1 세트를 분석하며, 비트들의 상기 시퀀스의 제 1 세트가 상기 특정 주파수의 연속적인 파형을 나타낸다는 것을 상기 제 2 논리가 결정하면, 상기 제 2 논리는 데이터 메시지가 수신되고 있다는 것을 결정하며, 상기 데이터 메시지는 비트들의 상기 시퀀스의 제 3 세트로 표현되는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  18. 제 17 항에 있어서, 상기 전송된 신호들은 전송을 위해 합산되는 아날로그 동위상(I) 및 쿼드러처 위상(Q) 코사인파들로 표현되며, 상기 제 1 논리는 디지털 I 및 Q 값들을 생성하기 위해 상기 합산된 아날로그 I 및 Q 코사인파들을 처리하고 상기 디지털 I 및 Q 값들을 비트들의 상기 시퀀스로 변환하도록 구성되고, 상기 제 2 논리는 상기 디지털 I 및 Q 값들을 비트들의 상기 시퀀스로 변환하기 위해 상기 디지털 I 및 Q 값들을 복조하고 디코딩하도록 구성되고, 비트들의 상기 시퀀스는 이진 무선 링크 워드(RLW)에 대응하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  19. 제 18 항에 있어서, 상기 제 2 논리가 데이터 메시지가 수신되고 있다는 것을 결정할 때, 상기 제 2 논리는 특정 주파수의 연속적인 파형을 나타내는 시그널링 톤 비트 시퀀스(signaling tone bit sequence)가 수신되었는지의 여부를 결정하고, 상기 제 2 논리는 수신되고 있는 비트들의 시퀀스가 생성된 파형과 관련된 에너지 레벨을 측정함으로써 상기 특정 주파수의 연속적인 파형을 나타내는 상기 시그널링 톤 비트 시퀀스가 수신되었다는 것을 결정하며, 상기 제 2 논리가 상기 에너지 레벨이 특정 에너지 레벨 임계치를 초과한다는 것을 결정하면, 상기 제 2 논리는 상기 임계 에너지 레벨이 연속적으로 초과된 시간을 결정하며, 상기 제 2 논리가 상기 임계 에너지 레벨이 특정 시간 동안 초과되었다는 것을 결정하면, 상기제 2 논리는 시그널링 톤이 검출되었다는 표시를 저장하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  20. 제 18 항에 있어서, 상기 제 2 논리는 상기 RLW의 각 반복을 평가하고 각 RLW의 각 비트에 대한 신뢰 인자를 생성하며, 각 신뢰 인자는 각 비트가 이진수 1 또는 이진수 0에 얼마나 근접하는지와 상기 각 비트와 관련된 신호 세기에 기초하고, 상기 신뢰 인자들이 상기 RLW의 각 반복의 각 비트에 대해 생성되었을 때, 상기 제 2 논리는 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 반복의 각 비트와 관련된 상기 신뢰 인자들을 사용하고, 각 비트가 이진수 1 또는 이진수 0 중 어느 하나일 것이라고 결정하였을 때, 상기 제 2 논리는 비트들의 상기 시퀀스의 제 1 및 제 2 세트들에 존재하는 비트 에러들의 수를 결정하기 위해 비트들의 상기 시퀀스의 제 1 및 제 2 세트들의 이진 비트 값들과 미리 선택되고 저장된 비트 값들의 세트를 비교하며, 상기 제 2 논리가 비트들의 상기 시퀀스의 제 1 및 제 2 세트들에 존재하는 비트 에러들의 수를 결정하였을 때, 상기 제 2 논리는 데이터 메시지가 수신되었는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트 에러들의 수와 비트-에러 임계치를 비교하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 장치.
  21. 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 방법에 있어서,
    상기 전송된 신호들을 수신하고, 상기 전송된 신호들을 디지털 신호들로 변환하는 단계,
    상기 디지털 신호들을 비트들의 시퀀스로 변환하는 단계로서, 비트들의 상기 시퀀스는 상기 전송된 신호들의 특정 그룹에 대응하고, 전송된 신호들의 상기 그룹은 여러 번 전송됨으로써, 비트들의 상기 시퀀스가 여러 번 반복되도록 하는, 상기 변환 단계,
    비트들의 상기 시퀀스의 각 반복을 평가하고 비트들의 각 반복된 시퀀스의 각 비트에 대한 신뢰 인자를 생성하며, 각 신뢰 인자는 각 비트가 이진수 1 또는 이진수 0에 대응하는 가능성과 관련되는, 상기 평가 및 생성 단계, 및
    상기 신뢰 인자들이 각 반복된 시퀀스의 각 비트에 대해 생성되었을 때, 각 비트가 이진수 1인지 또는 이진수 0인지의 여부를 결정하기 위해 각 반복의 각 비트와 관련된 상기 신뢰 인자들을 사용하는 단계를 포함하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 방법.
  22. 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 방법에 있어서,
    상기 전송된 신호들을 수신하고, 상기 전송된 신호들을 디지털 신호들로 변환하는 단계,
    상기 디지털 신호들을 비트들의 시퀀스로 변환하는 단계로서, 비트들의 상기 시퀀스는 상기 전송된 신호들의 특정 그룹에 대응하고, 전송된 신호들의 상기 그룹은 여러 번 전송됨으로써, 비트들의 시퀀스가 여러 번 반복되도록 하는, 상기 변환 단계,
    비트들의 상기 시퀀스의 제 1 세트가 특정 주파수의 연속적인 파형을 나타내는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트들의 상기 시퀀스를 분석하는 단계, 및
    비트들의 상기 시퀀스의 제 1 세트가 상기 특정 주파수의 연속적인 파형을 나타내는 것을 결정하면, 데이터 메시지가 수신되고 있다는 것을 결정하는 단계를 포함하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 방법.
  23. 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 방법에 있어서,
    상기 전송된 신호들을 수신하고, 상기 전송된 신호들을 디지털 신호들로 변환하는 단계,
    상기 디지털 신호들을 비트들의 시퀀스로 변환하는 단계로서, 비트들의 상기 시퀀스는 상기 전송된 신호들의 특정 그룹에 대응하고, 전송된 신호들의 상기 그룹은 여러 번 전송됨으로써, 비트들의 상기 시퀀스가 여러 번 반복되도록 하고, 비트들의 상기 시퀀스는 비트들의 상기 시퀀스의 제 1 세트에 대응하는 제 1 필드, 비트들의 상기 시퀀스의 제 2 세트에 대응하는 제 2 비트 필드 및 비트들의 상기 시퀀스의 제 3 세트에 대응하는 제 3 비트 필드를 포함하는, 상기 변환 단계,
    비트들의 상기 시퀀스의 제 1 세트가 특정 주파수의 연속적인 파형을 나타내는지 또는 그렇지 않은지의 여부를 결정하기 위해 비트들의 상기 시퀀스의 제 1 세트를 분석하는 단계,
    비트들의 상기 시퀀스의 제 1 세트가 상기 특정 주파수의 연속적인 파형을 나타내는 것을 결정하면, 데이터 메시지가 수신되고 있다는 것을 결정하는 단계로서, 상기 데이터 메시지는 비트들의 상기 시퀀스의 제 3 세트로 표현되는, 상기 결정 단계를 포함하는, 아날로그 모드로 무선 네트워크를 통해 전송된 신호들을 수신하기 위한 방법.
KR1020010010998A 2000-03-03 2001-03-03 무선 ｔｄｍａ 시스템에서 데이터를 수신하고 톤을시그널링할 때 아날로그 모드 동작을 수행하기 위한 방법및 장치 KR20010087307A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/517,997 2000-03-03
US09/517,997 US6687314B1 (en) 2000-03-03 2000-03-03 Method and apparatus for performing analog mode operations when receiving data and signaling tones in a wireless TDMA system

Publications (1)

Publication Number Publication Date
KR20010087307A true KR20010087307A (ko) 2001-09-15

Family

ID=24062099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010998A KR20010087307A (ko) 2000-03-03 2001-03-03 무선 ｔｄｍａ 시스템에서 데이터를 수신하고 톤을시그널링할 때 아날로그 모드 동작을 수행하기 위한 방법및 장치

Country Status (8)

Country Link
US (1) US6687314B1 (ko)
EP (1) EP1130863A2 (ko)
JP (1) JP2001292187A (ko)
KR (1) KR20010087307A (ko)
CN (1) CN1311574A (ko)
AU (1) AU2319101A (ko)
BR (1) BR0100685A (ko)
CA (1) CA2331912C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075377B2 (en) * 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
JP4238266B2 (ja) * 2004-06-17 2009-03-18 Ｎｓｃ株式会社 変調出力装置
US7414522B2 (en) * 2005-09-01 2008-08-19 Lear Corporation Adaptive decode strategy for remote keyless entry and tire pressure monitoring system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128809A (en) * 1976-08-31 1978-12-05 Nippon Electric Co., Ltd. Time diversity receiver for processing repeatedly received signal bits in consideration of a maximum-level and/or a favorably received signal bit
US4493094A (en) 1982-08-26 1985-01-08 At&T Bell Laboratories Clock phase control with time distribution of phase corrections
US4596024A (en) 1983-05-23 1986-06-17 At&T Bell Laboratories Data detector using probabalistic information in received signals
US4556869A (en) 1983-06-08 1985-12-03 At&T Bell Laboratories Multi-function data signal processing method and apparatus
US5224152A (en) * 1990-08-27 1993-06-29 Audiovox Corporation Power saving arrangement and method in portable cellular telephone system
US5511098A (en) * 1993-11-12 1996-04-23 Pacific Communication Sciences, Inc. Digital methods and apparatus reverse link signal detection and recovery in a mobile data base station
SE9701617L (sv) * 1997-04-29 1998-10-30 Ericsson Telefon Ab L M Förfarande och anordning i ett radiokommunikationsnät

Also Published As

Publication number Publication date
CA2331912C (en) 2005-03-15
BR0100685A (pt) 2001-11-06
JP2001292187A (ja) 2001-10-19
US6687314B1 (en) 2004-02-03
CA2331912A1 (en) 2001-09-03
EP1130863A2 (en) 2001-09-05
AU2319101A (en) 2001-09-06
CN1311574A (zh) 2001-09-05

Similar Documents

Publication Publication Date Title
US5909471A (en) Method and system for rapid initial control signal detection in a wireless communications system
RU2142205C1 (ru) Двухрежимная система связи с частотной модуляцией и с множественным доступом с кодовым разделением каналов
US5351016A (en) Adaptively self-correcting modulation system and method
JP3424183B2 (ja) 直接スペクトラム拡散用受信機
EA031912B1 (ru) Комбинированная амплитудно-временная и фазовая модуляция
US20240121021A1 (en) Method and device for modulating with zadoff-chu sequences
US5684835A (en) Locally coherent QPSK detection with differential decoding for a fading channel
JP3649542B2 (ja) 非線形信号相関器およびその方法
KR20010087307A (ko) 무선 ｔｄｍａ 시스템에서 데이터를 수신하고 톤을시그널링할 때 아날로그 모드 동작을 수행하기 위한 방법및 장치
US6359937B1 (en) Method and apparatus for performing analog mode operations when transmitting audio and data in a wireless TDMA system
US5539783A (en) Non-coherent synchronization signal detector
US6122330A (en) Diversity combining
GB1594320A (en) Method and device for measuring the difference in envelope delay at the extreme frequences of channel passband in a data transmission system
AU7056094A (en) Self-adjusting modulator
US5757859A (en) Apparatus and method for recovering packet data with unknown delays and error transients
US6813482B1 (en) Radio communication apparatus and method
JPH06164663A (ja) 無線通信機
JPH07107128A (ja) ディジタル変復調方法及びディジタル復調装置
JPH10290265A (ja) 無線受信機
KR20010092372A (ko) 라인 인코딩 검출 방법 및 라인 인코딩 검출 회로
JP2005130296A (ja) 受信装置および呼び出し信号の受信方法
JP2001267965A (ja) 周波数誤差検出装置、周波数制御装置、及び周波数制御方法
JPH06216875A (ja) スペクトラム拡散通信装置
KR20120007867A (ko) 제로크로싱복조 기반 수신기 및 이의 구동 방법
WO1999063722A1 (en) Demodulation method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid