KR20010084292A

KR20010084292A - 트랜지스터의 레이아웃 방법

Info

Publication number: KR20010084292A
Application number: KR1020000009190A
Authority: KR
Inventors: 김진수
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-02-24
Filing date: 2000-02-24
Publication date: 2001-09-06

Abstract

본 발명은 트랜지스터의 레이아웃 방법을 공개한다. 그 방법은 액티브 영역, 및 상기 액티브 영역의 가운데를 가로지르는 소정의 길이와 폭을 가지고 배치되는 게이트 폴리를 구비하고, 상기 게이트 폴리의 중간 중간을 두껍게 하여 배치되어 있다. 따라서, 게이트 폴리의 폭 방향으로 게이트 폴리의 중간 중간을 두껍게 함으로써 제조시에 게이트 폴리가 휘는 것을 방지할 수 있다. 또한, 크기가 큰 트랜지스터의 레이아웃시에 액티브 영역을 분리하는 경우에는 STI공정을 사용함으로써 액티브 영역과 필드 옥사이드 영역사이의 단차가 제거될 수 있다.

Description

트랜지스터의 레이아웃 방법{Layout method of a transistor}

본 발명은 트랜지스터의 레이아웃 방법에 관한 것으로, 특히 STI공정에서 크기가 큰 트랜지스터를 효과적으로 레이아웃할 수 있는 트랜지스터의 레이아웃 방법에 관한 것이다.

종래의 크기가 큰 트랜지스터의 레이아웃 방법은 게이트 폴리의 폭이 넓어짐에 따라 게이트 폴리의 CD(critical dimension) 변화 및 게이트 폴 리가 휘는 것을 방지하기 위하여 게이트 폴리의 폭 방향으로 액티브 영역을 분리하고 분리된 액티브 영역사이에 필드 옥사이드를 성장하고 그 위에 게이트 폴리를 형성하였다.

이 레이아웃 방법은 선택적 필드 옥사이드(sefox; selective field oxide) 공정에서는 적합한 레이아웃 방법이다.

그러나, 이 방법은 액티브 영역과 필드 옥사이드 영역과의 단차가 발생하게 된다는 문제가 있다.

공정 기술이 발달함에 따라 선택적 필드 옥사이드 공정에서 STI(Shallow Trench Isolation) 공정으로 변화되었으며, 이 공정을 사용함에 의해서 단차가 발생하는 것을 해결할 수 있게 되었다.

그런데, 공정은 선택적 필드 옥사이드 공정에서 STI공정으로 변화되었으나, 레이아웃 방법이 변화되지 않았다.

따라서, 종래의 레이아웃 방법은 STI공정에서는 적합한 방법이라 할 수 없다.

또한, 종래의 레이아웃 방법에 의해서 트랜지스터를 제조하게 되면 트랜지스터의 채널 길이가 작아짐에 따라 게이트의 로딩 효과(loading effect) 또는 휨이 커질 수 있으며, 그렇게 되면 포토 레지스터(photo resistor)의 플로팅(floating) 현상이나 게이트 폴리와 콘택(contact)이 서로 연결됨에 의해서 단락이 발생할 우려가 있다.

본 발명의 목적은 STI공정에서 크기가 큰 트랜지스터를 제조할 때 게이트 폴리의 휨 또는 CD변화를 제거할 수 있는 트랜지스터의 레이아웃 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 트랜지스터의 레이아웃 방법은 액티브 영역, 및 상기 액티브 영역의 가운데를 가로지르는 소정의 길이와 폭을 가지고 배치되는 게이트 폴리를 구비하고, 상기 게이트 폴리의 중간 중간을 두껍게 한 것을 특징으로 한다.

도1은 종래의 트랜지스터의 레이아웃을 나타내는 것이다.

도2는 도1에 나타낸 트랜지스터의 점선(C-C')방향의 단면도이다.

도3는 본 발명의 일실시예의 트랜지스터의 레이아웃을 나타내는 것이다.

도4는 도3에 나타낸 트랜지스터의 점선(C-C')방향의 단면도이다.

도5는 본 발명의 다른 실시예의 트랜지스터의 레이아웃을 나타내는 것이다.

도6은 도5에 나타낸 트랜지스터의 점선(C-C')방향의 단면도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 트랜지스터의 레이아웃 방법을 설명하기 전에 종래의 트랜지스터의 레이아웃 방법을 설명하면 다음과 같다.

도1은 종래의 트랜지스터의 레이아웃을 나타내는 것으로, 세로 방향으로 서로 분리된 액티브 영역들(10)이 배치되고, 서로 분리된 액티브 영역들(10)사이 영역들(A, B)에 필드 옥사이드가 배치되고, 서로 분리된 액티브 영역들(10)의 중앙을 따라 길이(L)과 폭(W)를 가지는 게이트 폴리(14)가 배치되어 있다. 그리고, 액티브 영역들(16)에 배선을 위하여 콘택이 형성되어 있다.

도2는 도1에 나타낸 레이아웃의 점선(C-C') 방향의 공정 단면도로서, 기판(100)에 N+로 도우핑되고 서로 분리된 액티브 영역들(10), 서로 분리된 액티브 영역들(10)의 사이의 영역들(A, B)에 성장된 필드 옥사이드 영역들(12), 액티브 영역들(10)과 필드 옥사이드 영역들(12)을 따라 형성된 게이트 폴리(14)로 이루어져 있다.

상술한 바와 같이 종래의 크기가 큰 트랜지스터의 제조 방법은 게이트 폴리(14)가 휘는 것을 방지하기 위하여 액티브 영역들(10)을 서로 분리하고 분리된 액티브 영역들(10)사이에 필드 옥사이드를 성장하는 방법을 사용하였다.

그러나, 이 레이아웃 방법은 선택적 필드 옥사이드 공정에서는 적합한 방법이었으나, STI공정에서는 적합한 방법이라 할 수 없다.

도3은 본 발명의 일실시예의 트랜지스터 레이아웃을 나타내는 것으로, 세로 방향으로 서로 분리된 액티브 영역들(10)이 배치되고, 서로 분리된 액티브 영역들(10)의 중앙을 따라 길이(L)과 폭(W)를 가지는 게이트 폴리(14)가 배치되고, 액티브 영역들(10)의 분리된 영역(A, B)에 길이(L)보다 길이가 긴 탭(TAP 또는 댐(DAM))이 배치되어 있다. 즉, 탭 부분의 게이트 폴리를 두껍게 배치함으로써 게이트 폴리(14)가 휘는 것을 방지할 수 있다.

그리고, 서로 분리된 액티브 영역들(10)의 사이는 STI(Shallow Trench Isolation) 공정을 사용하여 필드 옥사이드가 채워지게 된다.

도4는 도3에 나타낸 레이아웃의 점선(C-C') 방향의 공정 단면도로서, 기판(100)에 N+로 도우핑되고 서로 분리된 액티브 영역들(10), 서로 분리된 액티브 영역들(10)의 사이에 STI공정을 이용하여 채워진 필드 옥사이드 영역들(20), 액티브 영역들(10)과 필드 옥사이드 영역들(20)을 따라 형성된 게이트 폴리(22)로 이루어져 있다. 게이트 폴리(22)는 서로 분리된 액티브 영역들(10)의 부분에서 두껍게 형성된다.

도3 및 도4에 나타낸 방법은 STI공정에서 크기가 큰 트랜지스터를 제조할 때 액티브 영역들을 서로 분리하고 게이트 폴리의 중간 중간에 탭을 배치함으로써 게이트 폴리가 휘는 것을 방지할 수 있다는 것이다.

도5는 본 발명의 다른 실시예의 트랜지스터 레이아웃을 나타내는 것으로, 세로 방향으로 액티브 영역들(30)이 배치되고, 서로 분리된 액티브 영역들(10)의 중앙을 따라 길이(L)과 폭(W)를 가지는 게이트 폴리(32)를 배치하고, 게이트 폴리(32)의 중간 중간에 탭이 배치되어 있다. 즉, 탭 부분의 게이트 폴리(32)가 두껍게 배치되어 있다.

도6은 도5에 나타낸 레이아웃의 점선(C-C') 방향의 공정 단면도로서, 기판(100)에 N+로 도우핑되고 서로 분리된 액티브 영역들(30), 서로 분리된 액티브 영역들(30)의 위에 형성된 게이트 폴리(32)로 이루어져 있다.

즉, 도5 및 6에 나타낸 방법은 폭이 넓은 게이트 폴리(32)의 중간 중간에 탭을 배치함으로써 게이트 폴리(32)가 휘는 것을 방지할 수 있다.

따라서, 본 발명의 크기가 큰 트랜지스터의 레이아웃 방법은 게이트 폴리의 중간 중간에 탭을 넣음으로써 게이트 폴리가 휘는 것을 방지할 수 있다.

그리고, STI공정으로 트랜지스터를 제조하는 경우에는 액티브 영역을 분리하고, 분리된 액티브 영역사이에 필드 옥사이드를 채워 넣는 방법을 사용함으로써 액티브 영역과 필드 옥사이드 영역사이의 단차가 제거될 수 있다는 것이다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 트랜지스터의 레이아웃 방법은 게이트 폴리의 폭 방향으로 게이트 폴리의 중간 중간을 두껍게 함으로써 제조시에 게이트 폴리가 휘는 것을 방지할 수 있다.

또한, 크기가 큰 트랜지스터의 레이아웃시에 액티브 영역을 분리하는 경우에는 STI공정을 사용함으로써 액티브 영역과 필드 옥사이드 영역사이의 단차가 제거될 수 있다.

Claims

액티브 영역; 및

상기 액티브 영역의 가운데를 가로지르는 소정의 길이와 폭을 가지고 배치되는 게이트 폴리를 구비하고,

상기 게이트 폴리의 중간 중간을 두껍게 한 것을 특징으로 하는 트랜지스터의 레이아웃 방법.
제1항에 있어서, 상기 액티브 영역이

병렬로 서로 분리되어 배치되는 것을 특징으로 하는 트랜지스터의 레이아웃 방법.
제2항에 있어서, 상기 분리된 액티브 영역들의 사이에 STI공정에 의해서 채워지는 필드 옥사이드 영역들을 구비한 것을 특징으로 하는 트랜지스터의 레이아웃 방법.