KR20010083325A - A Method of Forming Memory Devices - Google Patents
A Method of Forming Memory Devices Download PDFInfo
- Publication number
- KR20010083325A KR20010083325A KR1020000006254A KR20000006254A KR20010083325A KR 20010083325 A KR20010083325 A KR 20010083325A KR 1020000006254 A KR1020000006254 A KR 1020000006254A KR 20000006254 A KR20000006254 A KR 20000006254A KR 20010083325 A KR20010083325 A KR 20010083325A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- storage node
- wafer
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000003860 storage Methods 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 파티클 불량을 줄일 수 있는 메모리 장치 제조 방법에 관한 것으로, 보다 상세하게는 실린더형 스토리지 노드를 갖는 COB(Capacitor On Bitline)형 메모리 장치의 제조 과정에서 웨이퍼 가장자리 영역의 특성에 의해 발생하는 파티클을 줄일 수 있는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a memory device capable of reducing particle defects, and more particularly, to particles generated by characteristics of a wafer edge region during manufacturing of a COB (Capacitor On Bitline) memory device having a cylindrical storage node. It is about how to reduce.
반도체장치의 소자 고집적화 경향에 따라 하나의 칩 내에서 셀과 셀 사이의 거리는 좁아지고 있으며, 소자와 소자, 배선과 배선 사이의 거리도 좁아지고 소자와 배선의 크기도 줄어들고 있다. 캐퍼시터의 경우 소자 고집적화에 따라 형성 면적을 줄여야 하나 소자의 적절한 기능을 위해서는 일정 용량을 확보해야 하므로 반도체장치 제조에서 상충관계(trade off relation)가 발생된다. 이를 극복하기 위해 캐퍼시터 형성을 입체화하는 방법을 사용하고 있다.In accordance with the trend of high integration of semiconductor devices, the distance between cells in a single chip is narrowing, the distance between devices and devices, wiring and wiring is narrowing, and the size of devices and wiring is decreasing. In the case of capacitors, the formation area must be reduced due to high device integration, but a proper capacity of the device must be secured so that a trade off relation occurs in the manufacture of semiconductor devices. In order to overcome this problem, a method of three-dimensionally forming a capacitor is used.
가령, COB(Capacitor ON Bit line) 구조를 택하여 캐퍼시터를 비교적 공간이 많은 비트 라인 위에 형성하고, 캐퍼시터를 형성하는 스토리지 전극을 원통형으로 속을 비워 실린더형으로 형성하거나, 주변에 여러 평면 날개를 형성하는 핀(pin)형, 스택트(stacked)형으로 형성하는 방법을 사용하고 있다. 그리고, 이들 가운데 고용량 고집적 메모리에서 실린더형이 스토리지 전극이 많이 채택되고 있다.For example, a capacitor on bit line (COB) structure may be used to form a capacitor on a bit line having a relatively large space, and the storage electrode forming the capacitor may be hollowed out in a cylindrical shape to form a cylindrical shape, or multiple planar wings may be formed around it. The method of forming a pin type or a stacked type is used. Among them, many cylindrical storage electrodes are adopted in high-capacity, high-density memories.
도1은 종래의 실린더형 스토리지 전극을 채택하는 COB 구조 DRAM 장치의 일예에서의 셀 블럭부 단면을 나타낸다. 이런 구조를 형성하기 위해서 웨이퍼(110)에는 STI(Shallow Trench Isolation) 절연막이 형성되고 웨이퍼(110) 위에는 게이트 패턴(114)이 형성된다. 게이트 패턴(114)은 게이트 패턴(114) 형성전에 형성된 게이트 절연막 위에 형성되고, 게이트 패턴(114)은 대개는 캡핑용 마스크 절연막과 스페이서 절연막으로 둘러쌓인다. 그 위로는 층간 절연막(124)이 있고 대개 게이트 패턴(114) 사이로는 SAC(Self Align Contact)패드(116)가 설치된다.Fig. 1 shows a cross section of a cell block in an example of a COB structure DRAM device employing a conventional cylindrical storage electrode. In order to form such a structure, a shallow trench isolation (STI) insulating layer is formed on the wafer 110, and a gate pattern 114 is formed on the wafer 110. The gate pattern 114 is formed on the gate insulating film formed before the gate pattern 114 is formed, and the gate pattern 114 is usually surrounded by the capping mask insulating film and the spacer insulating film. Above that is an interlayer insulating film 124 and a self alignment contact (SAC) pad 116 is usually provided between the gate patterns 114.
층간 절연막(124)을 이루는 산화막은 한 번에 형성되지 않고 비트 라인(120)과 콘택 등의 형성과 관련하여 2번 이상에 걸쳐 적층된다. 가령, 층간 절연막(124)은 우선 하부가 먼저 형성된 다음 SAC 패드(116)를 형성하기 위한 식각을 실시하고, 다시 중간 부분이 적층되고 비트 라인(120)과의 콘택홀이 식각 형성되고, 비트 라인(120)이 이루어진 다음 다시 상부가 적층되고 스토리지 노드 콘택(122)을 위해 패터닝 된다.The oxide film constituting the interlayer insulating film 124 is not formed at one time and is stacked over two or more times in connection with the formation of the bit line 120 and the contact. For example, the interlayer insulating layer 124 is first formed with a lower portion first, and then etched to form a SAC pad 116. Then, an intermediate portion is stacked and a contact hole with the bit line 120 is etched. 120 is then stacked again and patterned for storage node contacts 122.
그리고, 산화막으로 된 층간 절연막(124) 위쪽에는 대개 상층의 스토리지 노드(134) 형성의 편의를 위하여 식각 저지막(128)으로 실리콘 질화막이 적층된다. 실리콘 질화막질 식각 저지막(128) 위로는 폴리 실리콘 재질의 스토리지 노드(134)가 실린더형으로 형성되고 스토리지 노드(134) 위로 플레이트 전극(138)을 형성하기 전에 유전막(140)으로 ONO(Oxide-Nitride- Oxide)막, 오산화 탄탈륨(Ta2O5)막 등이 실린더형 스토리지 노드(134)를 감싸며 적층된다. 다시 그 위로 플레이트 전극(138)이 형성되고, 이어서 대개 USG(Undoped Silicate Glass)로 된 실리콘 산화막(142)과 BPSG(Boro-Phospho Silecate Glass)로 된 실리콘 산화막(144)이 플라즈마 CVD를 이용하여 적층된다.In addition, a silicon nitride film is stacked on the etch stop layer 128 to facilitate formation of an upper storage node 134. On top of the silicon nitride etch stop layer 128, a polysilicon storage node 134 is formed in a cylindrical shape, and before the plate electrode 138 is formed on the storage node 134, the dielectric layer 140 is turned on. A Nitride Oxide film and a tantalum pentoxide (Ta 2 O 5 ) film are stacked to surround the cylindrical storage node 134. A plate electrode 138 is formed thereon, and then a silicon oxide film 142, usually made of USG (Undoped Silicate Glass), and a silicon oxide film 144, made of Boro-Phospho Silecate Glass (BPSG), are laminated using plasma CVD. do.
그런데, 이러한 반도체 제조 공정에서 웨이퍼(wafer)에 증착된 막들의 가장자리(edge) 부분이 공정 중에 떨어져 나가 파티클(particle)로서 작용하여 소자들이 형성되는 웨이퍼의 주영역(main region)으로 침투해 들어가 공정 불량을 일으키는 요인이 되는 문제가 있다.However, in such a semiconductor manufacturing process, the edge portions of the films deposited on the wafer fall off during the process to act as particles to penetrate into the main region of the wafer where the devices are formed. There is a problem that causes the defect.
이런 공정 불량을 줄이기 위하여 대개 웨이퍼의 가장자리(edge) 영역에서 막들을 제거하는 공정을 실시한다. 그 방법은 포토리소그래피 공정에서 사이드 린스(side linse) 혹은 EEW(Edge Expose of Wafer)로 가장자리 영역의 포토레지스트 막을 제거하여 그 하부에 적층된 막이 식각 공정에서 제거되도록 하는 것이다.In order to reduce such process defects, a process of removing films from the edge area of the wafer is usually performed. The method is to remove the photoresist film in the edge region by side rinse or edge expose of wafer (EEW) in the photolithography process so that the film deposited thereunder is removed in the etching process.
웨이퍼 가장자리 영역의 막들을 제거하는 정도는 공정 단계에 따라 차이가 있다. 가령, 스토리지 노드 콘택, 비트라인 콘택 및 SAC(Self Aligned Contact) 패드 형성 등의 공정에서 EEW의 가장자리 영역 폭은 약 2.0mm 정도이고, 스토리지 노드 형성 공정에서 EEW 폭은 약 1.5mm 정도이다.The extent to which films in the wafer edge region are removed varies with process steps. For example, the width of the edge area of the EEW is about 2.0 mm in the storage node contact, the bit line contact, and the self-aligned contact (SAC) pad forming process, and the EEW width is about 1.5 mm in the storage node forming process.
그러나, 웨이퍼 가장자리 영역의 특성으로 인하여 파티클의 문제는 계속 존재하였다. 도2는 이런 문제를 나타내는 것으로, 스토리지 노드 형성 공정과 관련하여 공정을 보다 상세히 살펴보면, EEW를 이용하여 웨이퍼(110) 측단에서 약 2.0mm 정도의 폭으로 층간 절연막(124)을 식각하고, 웨이퍼(110) 전면에 식각 저지막(128)을 증착하고 희생 산화막(130)을 증착시킨 다음에 다시 패터닝 작업에 EEW를 적용하여 웨이퍼 주변 영역에서 측단부터 약 1.5mm 정도 폭으로 희생산화막(130)과 식각 저지막(128)을 제거한다.However, particle problems continue to exist due to the nature of the wafer edge region. 2 illustrates such a problem. Referring to the process in detail with reference to the storage node forming process, the interlayer insulating layer 124 is etched by a width of about 2.0 mm at the side of the wafer 110 using EEW, and the wafer ( 110) The etch stop layer 128 is deposited on the entire surface, and the sacrificial oxide layer 130 is deposited. Then, the EEW is applied to the patterning operation again, and the etch stop layer 130 is etched with the sacrificial oxide layer 130 at a width of about 1.5 mm from the side of the wafer. The blocking film 128 is removed.
또한, 패터닝 작업을 통해 희생 산화막(130) 내에 스토리지 노드 형성 위치에 홀(132)을 형성하고 식각 저지막(128)을 식각할 때 스토리지 노드 콘택 플러그(122)가 노출되도록 하는데, 웨이퍼 가장자리 영역에서 가장자리 영역의 층간 절연막(124)을 제거할 때 층간 절연막 측벽(126)이 경사지게 형성되므로 이 부분에서 희생 산화막(130) 위로 포토레지스트가 도포될 때 포토레지스트막이 불균일하게 도포되고 EEW에서의 회절광의 영향 등으로 다른 곳에 비해 상대적으로 얇게 형성된다.In addition, when the hole 132 is formed at the storage node formation position in the sacrificial oxide layer 130 through the patterning operation and the etching stop layer 128 is etched, the storage node contact plug 122 is exposed. When the interlayer insulating film 124 in the edge region is removed, the interlayer insulating film sidewall 126 is formed to be inclined so that when the photoresist is applied onto the sacrificial oxide film 130 at this portion, the photoresist film is unevenly applied and the influence of diffracted light in the EEW is applied. It is relatively thinner than other places.
따라서, 스토리지 노드 형성 위치에 홀(132)을 형성하기 위해 희생 산화막(130)을 식각하는 공정 중에 상대적으로 웨이퍼 주변 영역의 포토레지스트가 얇게 증착된 부분에서는 포토레지스트 패턴(131)이 식각되어 희생 산화막(128)이 노출된다. 그리고, 홀(132) 형성시 과식각량을 충분히 주게 되므로 노출된 희생 산화막(130)과 그 하부의 식각 저지막(128)이 부분적으로 식각되어 도2와 같이 실리콘 질화막(128), 희생 산화막(130) 및 포토레지스트 잔여물이 매우 복잡하고 기복이 심한 단면을 형성하게 된다.Therefore, during the process of etching the sacrificial oxide film 130 to form the hole 132 at the storage node formation position, the photoresist pattern 131 is etched by etching the photoresist pattern 131 in the portion where the photoresist of the wafer peripheral area is thinly deposited. 128 is exposed. In addition, since the overetch amount is sufficiently provided when the hole 132 is formed, the exposed sacrificial oxide layer 130 and the etch stop layer 128 under the portion are partially etched to form the silicon nitride layer 128 and the sacrificial oxide layer 130 as shown in FIG. 2. ) And photoresist residues form very complex and undulating cross sections.
이때, 포토레지스트 형성 전에 노광 공정의 마아진을 확보하기 위해 반사 방지막(133)을 먼저 적층하여 사용하는 경우 도2와 같은 기복이 심한 웨이퍼 주변 영역에는 반사 방지막(233')도 부분적으로 잔류할 수 있는데, 특히, 반사 방지막으로 질산 실리콘(SiON) 같은 무기막을 사용할 경우 잔류된 반사 방지막(233')은 후속 공정에서 잔류하고 있다가 희생 산화막(130)을 습식 식각으로 제거하는 과정에서파편 형태로 떨어져 나가고 식각 용액 속에서 용해되지 않고 부유하여 웨이퍼(110) 전체로 분산되어 파티클로 작용한다. 이러한 파티클은 후속 공정에서 결함 요인이 되어 불량 문제를 일으키게 된다.In this case, when the anti-reflection film 133 is laminated first to secure the margin of the exposure process before the photoresist is formed, the anti-reflection film 233 'may partially remain in the periphery of the wafer as shown in FIG. 2. In particular, in the case of using an inorganic film such as silicon nitrate (SiON) as the anti-reflection film, the remaining anti-reflection film 233 'remains in a subsequent process and then falls off in the form of fragments in the process of removing the sacrificial oxide film 130 by wet etching. It is suspended without dissolving in the etching solution and dispersed throughout the wafer 110 to act as particles. These particles become a defect factor in subsequent processes, causing a failure problem.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 희생 산화막을 이용하여 실린더형 스토리지 노드를 가진 COB 구조의 메모리 장치를 형성할 때 웨이퍼 주변 영역에 포토레지스트 패턴의 두께 불균일로 하층막이 식각되어 파편을 형성하고 후속 공정에서 파티클로 작용하는 것을 방지할 수 있는 반도체 메모리 장치 형성 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, wherein when a COB structured memory device having a cylindrical storage node is formed using a sacrificial oxide film, an underlayer film is etched due to a thickness nonuniformity of a photoresist pattern in a region around a wafer It is an object of the present invention to provide a method for forming a semiconductor memory device which can form debris and prevent it from acting as a particle in a subsequent process.
도1은 종래의 실린더형 스토리지 전극을 채택하는 COB 구조 DRAM 장치의 일 예에서의 셀 블럭부 단면도;1 is a cross-sectional view of a cell block in an example of a COB structure DRAM device employing a conventional cylindrical storage electrode;
도2는 종래의 메모리 장치에서 희생 산화막 형성 후 포토레지스트 패턴을 형성한 상태에서의 웨이퍼 셀 및 주변 영역의 단면도;2 is a cross-sectional view of a wafer cell and a peripheral region in a state in which a photoresist pattern is formed after a sacrificial oxide film is formed in a conventional memory device;
도3내지 도6은 본 발명의 일 실시예에 따라 COB 구조의 실린더형 스토리지 노드를 형성하는 방법의 각 단계를 나타내는 공정 단면도이다.3 through 6 are process cross-sectional views illustrating respective steps of a method of forming a cylindrical storage node of a COB structure according to an embodiment of the present invention.
※도면의 주요 부분에 대한 부호의 설명※ Explanation of code for main part of drawing
110: 웨이퍼 112: 소오스/드레인 영역110: wafer 112: source / drain regions
114: 게이트 패턴 116: 패드114: gate pattern 116: pad
118: 비트라인 콘택 120: 비트라인118: bit line contact 120: bit line
122: 스토리지 노드 콘택 124: 층간 절연막122: storage node contact 124: interlayer insulating film
128: 식각 저지막 130: 희생 산화막128: etch stop film 130: sacrificial oxide film
131,152: 포토레지스트 패턴 132: 홀131, 152: photoresist pattern 132: holes
133,233': 반사 방지막 134: 스토리지 노드133,233 ': antireflection film 134: storage node
136: HGS 138: 플레이트 전극136: HGS 138: plate electrode
140: 유전막 142,144: 실리콘 산화막140: dielectric film 142,144: silicon oxide film
151: 반사 방지막 151': 스페이서151: antireflection film 151 ': spacer
상기 목적을 달성하기 위한 본 발명은, 스토리지 노드 콘택이 형성된 층간 절연막 위에 식각 저지용 실리콘 질화막과 스토리지 노드 형성을 위한 희생 산화막을 적층하는 단계와, 상기 산화막을 노광 및 식각 공정을 통하여 패터닝하여 노드 형성용 홀을 형성하는 단계를 구비하는 메모리 장치 제조 방법에 있어서, 유기 반사 방지막을 상기 노광 공정을 위한 포토레지스트막 형성 전에 상기 산화막 위에 형성하는 단계와 상기 포토레지스트막으로 이루어진 패턴을 제거할 때 상기 유기 반사 방지막을 함께 제거하는 단계가 더 구비되는 것을 특징으로 한다.In accordance with an aspect of the present invention, there is provided a method of forming a node by stacking an etch stop silicon nitride layer and a sacrificial oxide layer for forming a storage node on an interlayer insulating layer on which a storage node contact is formed, and patterning the oxide layer through an exposure and etching process. A method of manufacturing a memory device, the method comprising: forming an organic antireflection film on the oxide film before forming the photoresist film for the exposure process and removing the pattern formed by the photoresist film. And removing the anti-reflection film together.
본 발명에서 바람직하게는 웨이퍼 주변 영역의 파티클 문제를 방지하기 위해 식각 저지용 실리콘 질화막 위에 희생 산화막을 적층한 다음 먼저 웨이퍼 가장자리 영역을 별도의 패터닝 작업을 통해 제거하고 이때 잔류하는 웨이퍼 가장자리 영역의 실리콘 질화막을 인산 등을 에천트로 습식 식각을 통해 제거한 다음, 다이 노광을 위해 한 번 더 패터닝 작업을 실시하면서 반사 방지막이 포토레지스트막 아래에 놓이는 노광작업을 실시하되 유기막을 사용하여 포토레지스트 스트립핑 과정에서 상기 유기막도 함께 제거되도록 함으로써 반사 방지막 자체가 웨이퍼 주변 영역의 특성으로 인한 파티클의 근원이 되지 않도록 한다.In the present invention, the sacrificial oxide layer is preferably deposited on the etch stop silicon nitride layer in order to prevent particle problems in the area around the wafer, and then the wafer edge region is first removed through a separate patterning operation, and the silicon nitride layer of the remaining wafer edge region is then removed. Is removed by wet etching with an etchant, and then subjected to an exposure operation in which an antireflective film is placed under the photoresist film while patterning once more for die exposure, but using the organic film in the photoresist stripping process. The organic film is also removed so that the anti-reflection film itself is not a source of particles due to the characteristics of the area around the wafer.
이런 바람직한 실시예에 따른 본 발명은, 스토리지 노드 콘택이 형성된 층간 절연막을 형성한 공정 웨이퍼에서 식각 저지용 실리콘 질화막을 전면적으로 적층하는 단계, 상기 질화막 위에 희생 산화막을 형성하는 단계, 웨이퍼 가장자리 영역이 제거된 포토레지스트 1차 패턴을 형성하는 단계, 상기 1차 패턴을 식각 마스크로 상기 산화막을 식각하여 웨이퍼 가장자리 영역을 제거하는 단계, 상기 1차 패턴을 제거하고 웨이퍼 가장자리 영역의 상기 실리콘 질화막의 잔류물을 제거하기 위한 습식 식각을 실시하는 단계, 유기 반사 방지막과 포토레지스트막을 적층하고 다이 노광으로 스토리지 노드 홀 형성을 위한 포토레지스트 2차 패턴을 형성하는 단계, 상기 2차 패턴을 식각 마스크로 스토리지 노드 홀을 형성하는 단계, 상기 2차 패턴을 제거하고 상기 스토리지 노드 콘택이 노출된 상태에서 공정 웨이퍼 전면에 스토리지 노드 형성용 도전막을 적층하는 단계, 스토리지 노드를 분리하는 단계 및 상기 실리콘 산화막을 제거하기 위한 습식 식각을 실시하는 단계를 구비하여 이루어지는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a method of forming an interlayer insulating film having a storage node contact is formed by stacking an etch stop silicon nitride on a whole surface, forming a sacrificial oxide layer on the nitride film, and removing a wafer edge region. Forming a photoresist primary pattern, etching the oxide layer using the primary pattern as an etch mask to remove a wafer edge region, removing the primary pattern, and removing residues of the silicon nitride film in the wafer edge region. Performing a wet etch to remove, stacking an organic antireflection film and a photoresist film, and forming a photoresist secondary pattern for forming a storage node hole by die exposure, and storing the storage node hole using the secondary pattern as an etch mask. Forming, removing the secondary pattern and Stacking a conductive film for forming a storage node on the entire surface of the process wafer while the storage node contacts are exposed, separating the storage node, and performing wet etching to remove the silicon oxide film. do.
본 발명에서 웨이퍼 가장자리 영역의 실리콘 질화막 잔류물을 제거하는 습식 식각의 에천트로는 인산 용액을 주로 사용하게 된다.In the present invention, a phosphoric acid solution is mainly used as an etchant for wet etching to remove silicon nitride film residues in the wafer edge region.
이하 도면을 참조하면서 본 발명의 일 실시예를 통해 본 발명을 좀 더 상세히 알아보기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도3내지 도6은 본 발명의 일 실시예에 따라 COB 구조의 실린더형 스토리지 노드를 형성하는 방법의 일부 단계에서의 웨이퍼 주변 영역을 나타내는 공정 단면도이다.3 through 6 are process cross-sectional views illustrating a wafer peripheral region at some stage of the method for forming a cylindrical storage node of a COB structure in accordance with one embodiment of the present invention.
도3은 스토리지 노드 콘택이 형성된 층간절연막(124) 상에 실리콘 질화막질 식각 저지막(128)과 플라즈마 CVD로 적층한 실리콘 산화막질의 희생 산화막(130)을 형성하고, 다시 위에 웨이퍼 가장자리 영역이 제거된 포토레지스트 패턴(131)을 형성한 상태를 나타낸다. 이 상태를 형성하기 위해서, 웨이퍼의 주변 영역에서 가장자리 영역을 포함하는 상당부분의 층간 절연막(124)이 제거된 상태이므로 그 위로 적층된 희생 산화막(130)과 포토레지스트막은 층간 절연막 측단 부분의 측벽(126) 경사로 인하여 역시 경사를 이루며 적층된다. 그리고 포토레지스트 패턴(131)을 만들기 위해서는 전면에 포토레지스트 막을 도포한 상태에서 사이드 린스나 EEW를 통해 웨이퍼 가장자리 영역의 포토레지스트를 제거한다.FIG. 3 shows a silicon nitride film etch stop film 128 and a silicon oxide sacrificial oxide film 130 deposited by plasma CVD on an interlayer insulating film 124 having a storage node contact formed thereon, and the wafer edge region is removed thereon. The photoresist pattern 131 is formed. In order to form this state, since the substantial portion of the interlayer insulating film 124 including the edge region is removed from the peripheral region of the wafer, the sacrificial oxide film 130 and the photoresist film stacked thereon are formed on the sidewalls of the side end portions of the interlayer insulating film. 126) Due to the inclination, they are also stacked in an inclination. In order to form the photoresist pattern 131, the photoresist of the wafer edge region is removed by side rinsing or EEW while the photoresist film is coated on the entire surface.
이때는 종래 기술의 설명에서도 나타나듯이 포토레지스트 막이 제거된 웨이퍼 가장자리 영역외에도 이 영역에 인접한 웨이퍼 주변 영역의 포토레지스트막은 EEW 단계에서 회절된 빛의 영향, 층간 절연막 제거에 의한 웨이퍼 주변 영역에서의 희생 산화막 경사 등의 영향으로 얇고 불균일한 상태이다.At this time, as shown in the description of the prior art, in addition to the wafer edge region from which the photoresist film has been removed, the photoresist film in the peripheral region of the wafer adjacent to the region has the effect of light diffracted in the EEW step, and the sacrificial oxide film inclination in the peripheral region of the wafer due to the removal of the interlayer insulating film It is thin and uneven under the influence of the back.
도4는 도3의 상태에서 포토레지스트 패턴(131)을 식각 마스크로 희생 산화막(130)을 식각하여 희생 산화막(130)의 웨이퍼 가장자리 영역을 제거하고 포토레지스트 스트립핑(stripping)과 실리콘 질화막(128) 습식 식각을 실시한 상태를 나타내는 공정 단면도이다.4, the sacrificial oxide layer 130 is etched using the photoresist pattern 131 as an etch mask to remove the wafer edge region of the sacrificial oxide layer 130, and the photoresist stripping and silicon nitride layer 128 is removed. ) Process sectional drawing which shows the state which performed the wet etching.
습식 식각은 인산 용액을 에천트로 사용하여 웨이퍼 가장자리 영역에 잔류하는 식각 저지막(128)을 제거하여 웨이퍼 가장자리 영역을 매끈한 표면으로 만든다. 이 과정에서 노출된 식각 저지막은 모두 인산 용액에 용해되므로 희생 산화막(130)을 제거하기 위한 후속 습식 식각 공정에서 식각 선택비의 차이로 인하여 식각 저지막(128) 파편들이 용해되지 않고 식각액에 부유하면서 파티클 문제를 발생시키던 것을 방지할 수 있게 된다.Wet etching uses the phosphoric acid solution as an etchant to remove the etch stop layer 128 remaining in the wafer edge region to make the wafer edge region a smooth surface. In this process, all of the exposed etch stop layer is dissolved in the phosphate solution, and thus, in the subsequent wet etching process for removing the sacrificial oxide layer 130, the etch stop layer 128 fragments do not dissolve and are suspended in the etchant due to the difference in the etching selectivity. This can prevent particle problems from occurring.
도5는 도4의 상태에서 스토리지 노드를 형성하기 위해 홀을 형성하는 과정에서 희생 산화막(130) 위에 반사 방지막(151)을 먼저 적층하고 다시 포토레지스트막(152)을 적층한 상태를 나타낸다. 이 상태에서 노광을 실시하고 그 결과 얻어지는 포토레지스트 패턴을 식각 마스크로 희생 산화막을 식각하여 스토리지 노드가 형성될 위치에 홀을 얻게된다.FIG. 5 illustrates a state in which the anti-reflection film 151 is first stacked on the sacrificial oxide film 130 and the photoresist film 152 is stacked again in the process of forming a hole to form a storage node in the state of FIG. 4. In this state, the exposure is performed, and the resulting photoresist pattern is etched using an etch mask to etch the sacrificial oxide film to obtain holes at positions where the storage node is to be formed.
이때, 질산 실리콘(SiON)과 같은 무기물을 반사 방지막으로 사용하는 경우에는 웨이퍼 주변 영역에는 먼저 층간 절연막을 제거하면서 발생한 측벽(126) 경사가 그대로 남아 있으므로 포토레지스트가 얇거나 불규칙하여 홀을 형성하는 식각 과정에서 별도의 스트립핑 없이도 포토레지스트가 소진되고 하부의 반사 방지막(151)이 부분적으로 식각되어 희생 산화막(130) 최측단 경사부에 반사방지막이 도6과 같이 스페이서(151') 형태로 남거나 기타 심한 기복을 가진 부분에서 급경사 부분에 스페이서 형태로 남아 후속 공정에서 희생 산화막(130)을 습식으로 제거하는 과정에서 잔존하여 부유하며 파티클을 형성할 수 있다.In this case, when an inorganic material such as silicon nitrate (SiON) is used as the anti-reflection film, since the inclination of the sidewall 126 generated by first removing the interlayer insulating film remains in the wafer peripheral area, the photoresist is thin or irregular to form an hole. During the process, the photoresist is exhausted without any stripping, and the lower anti-reflection film 151 is partially etched to leave the anti-reflection film in the spacer 151 'form as shown in FIG. In the portion having a severe ups and downs to remain in the form of a spacer in the steep inclined portion in the process of removing the sacrificial oxide film 130 in the subsequent process can remain and float to form particles.
그러나 본 발명에서는 유기 반사 방지막을 사용하여 포토레지스트 패턴 스트립핑 과정에서 유기 반사 방지막이 모두 제거되므로 무기 반사 방지막과 같은 파티클의 염려가 없어진다.However, in the present invention, since the organic anti-reflection film is removed in the photoresist pattern stripping process using the organic anti-reflection film, there is no concern about particles such as inorganic anti-reflection films.
본 발명에 따르면 실린더형 스토리지 노드를 가지는 COB 구조의 메모리 장치를 형성하는 과정에서 웨이퍼 가장자리 영역에 여러 가지 막질에서 오는 파티클 요인을 사전에 제거하여 파티클이 잔류하면서 후속 공정, 특히, 습식 공정에서 용해되지 않고 부유하면서 불량을 발생시키는 것을 방지할 수 있다.According to the present invention, in the formation of a COB structured memory device having a cylindrical storage node, particle factors coming from various films in the wafer edge region are removed in advance so that the particles remain and are not dissolved in a subsequent process, particularly a wet process. It can be prevented from floating while floating.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006254A KR20010083325A (en) | 2000-02-10 | 2000-02-10 | A Method of Forming Memory Devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006254A KR20010083325A (en) | 2000-02-10 | 2000-02-10 | A Method of Forming Memory Devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010083325A true KR20010083325A (en) | 2001-09-01 |
Family
ID=19645350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006254A KR20010083325A (en) | 2000-02-10 | 2000-02-10 | A Method of Forming Memory Devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010083325A (en) |
-
2000
- 2000-02-10 KR KR1020000006254A patent/KR20010083325A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308622B1 (en) | Dram cell capacitor and manufacturing method thereof | |
| KR100343291B1 (en) | Method for forming a capacitor of a semiconductor device | |
| US7598180B2 (en) | Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby | |
| KR100780610B1 (en) | Method for fabrication of semiconductor device | |
| KR100545865B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100301038B1 (en) | Semiconductor memory device containing COB and method of forming the same | |
| KR100611777B1 (en) | Method for fabrication of semiconductor device | |
| KR100672780B1 (en) | Semiconductor device and method for fabrication thereof | |
| KR20010083325A (en) | A Method of Forming Memory Devices | |
| KR101062833B1 (en) | Method of forming contact plug of semiconductor device | |
| KR20010076525A (en) | A Method of Forming Cylinder Type Storage Node for Memory Devices | |
| KR100955263B1 (en) | Fabricating method of semiconductor device | |
| KR100248806B1 (en) | Semiconductor memory device and the manufacturing method thereof | |
| KR20050052177A (en) | Method for fabrication of semiconductor device | |
| KR100695417B1 (en) | Method for fabrication of semiconductor device capable of forming fine pattern | |
| KR100252900B1 (en) | Method for fabricating semiconductor memory device | |
| KR20060023004A (en) | Forming method of contact plug in semiconductor device | |
| KR20020030567A (en) | Method for fabricating semiconductor device using self-aligned contact process | |
| KR100755059B1 (en) | Method for fabricating landing plug in the semiconductor device | |
| KR100849713B1 (en) | Method of fabricating the storage node for semiconductor memory device | |
| KR20010077761A (en) | A method of fabricating a semiconductor | |
| KR20060029007A (en) | Method for fabrication of semiconductor device | |
| KR20050063410A (en) | Method for fabrication of semiconductor device | |
| KR20080069428A (en) | Method for fabricating semiconductor device | |
| KR20080095669A (en) | Method of forming a contact structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |