KR20010077666A - 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법 - Google Patents

양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법 Download PDF

Info

Publication number
KR20010077666A
KR20010077666A KR1020000005619A KR20000005619A KR20010077666A KR 20010077666 A KR20010077666 A KR 20010077666A KR 1020000005619 A KR1020000005619 A KR 1020000005619A KR 20000005619 A KR20000005619 A KR 20000005619A KR 20010077666 A KR20010077666 A KR 20010077666A
Authority
KR
South Korea
Prior art keywords
quantum well
well structure
cover layer
substrate
dielectric cover
Prior art date
Application number
KR1020000005619A
Other languages
English (en)
Other versions
KR100368791B1 (ko
Inventor
최원준
김선호
우덕하
이석
한일기
김회종
강광남
이희택
Original Assignee
박호군
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박호군, 한국과학기술연구원 filed Critical 박호군
Priority to KR10-2000-0005619A priority Critical patent/KR100368791B1/ko
Publication of KR20010077666A publication Critical patent/KR20010077666A/ko
Application granted granted Critical
Publication of KR100368791B1 publication Critical patent/KR100368791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/161—Implementation details of TCP/IP or UDP/IP stack architecture; Specification of modified or new header fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854—Wide area networks, e.g. public data networks
    • H04L12/2856—Access arrangements, e.g. Internet access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법에 관한 것으로, 특히 유전체의 덮개층으로 사용되는 실리콘질화막(SiNx) 성장시 암모니아(NH3) 가스의 유량비를 조절함으로써 양자우물 구조의 밴드갭을 제어하는 방법에 관한 것이다.
본 발명에 따르면, 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어를 위한 양자우물의 무질서화 공정에 있어서, 양자우물 구조를 갖는 기판을 성장시키는 과정과; 상기 기판 상에 유전체 덮개층을 증착시키되 소정 가스의 유량비 조절을 통하여 특성이 다른 유전체 덮개층을 증착시키는 과정과; 상기 유전체 덮개층을 소정 시간동안 열처리하여 양자우물의 무질서도를 유기시킴으로서 상기 기판을 국부적으로 다른 갭을 갖도록 제어하는 과정을 포함하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법이 제공된다.

Description

양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법{Methed of controlling bandgap of semiconductor optical devices having quantum well structure}
본 발명은 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법에 관한 것으로, 특히 유전체의 덮개층(capping layer)으로 사용되는 실리콘질화막(SiNx) 성장시 암모니아(NH3) 가스의 유량비를 조절함으로써 양자우물 구조의 밴드갭(band gap)을 제어하는 방법에 관한 것이다.
일반적으로, 광정보 처리용으로 이용되는 반도체 광소자에 있어서 양자우물 무질서화 기술은 양자우물을 이루는 장벽층과 속박층을 이루는 원자들의 상호 섞임을 이용하여 양자우물 구조를 성장시킨 후 양자우물의 밴드갭을 조정하는 것이다.
이러한 기술을 사용하는 경우, 엠.오.씨.브이.디(MOCVD: Metal-Organic Chemical Vapor Deposition), 엠.비.이(MBE: Molecular Beam Epitaxy), 씨.비.이(CBE: Chemical Beam Epitaxy) 등 여러 가지의 반도체 박막성장법에 의해 구현되는 양자우물 구조를 국부적으로 상이한 밴드갭을 갖도록 만들 수 있다.
예컨대, InGaAs/InGaAsP 양자우물 구조를 갖는 경우, 기존의 유전체 덮개층을 이용한 양자우물 무질서화방법으로는 [Jap. J. Appl. Phys. Lett., Vol. 29, pp. L961-L963, 1990]에서 공개된 것으로, 이러한 공개된 기술에서 실리콘질화막(SiNx)은 양자우물의 무질서화를 증강시키는 덮개층으로 사용되고, 실리콘산화막(SiO2)은 양자우물의 무질서를 억제하는 덮개층으로 사용되어 왔다.
그러나, 상기와 같은 종래 기술은 서로 다른 종류의 유전체 덮개층을 이용하는 방법으로서 유전체의 덮개층을 증착한 후 열처리 공정을 진행하는 중에 상이한 유전체 특성에 의해 예컨대 상이한 열팽창계수에 의한 유전체 덮개층의 균열을 발생시킴과 더불어 이에 수반되는 양자우물 기판의 손상을 피할 수 없다는 문제점을 초래한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 유전체의 덮개층으로 실리콘질화막을 이용하고, 암모니아 가스의 유량비 조절을 통하여 양자우물 구조를 국부적으로 서로 다른 밴드갭을 갖도록 제어하도록 하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법 제공하는데 있다.
본 발명의 다른 목적은 열처리 공정을 통하여 유전체 덮개층으로 사용되는 실리콘질화막의 성장 조건을 바꿈으로써 양자우물의 무질서도를 제어하도록 하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 기술적 사상으로서 본 발명은
양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어를 위한 양자우물의 무질서화 공정에 있어서,
양자우물 구조를 갖는 기판을 성장시키는 과정과;
상기 기판 상에 유전체 덮개층을 증착시키되 소정 가스의 유량비 조절을 통하여 특성이 다른 유전체 덮개층을 증착시키는 과정과;
상기 유전체 덮개층을 소정 시간동안 열처리하여 양자우물의 무질서도를 유기시킴으로서 상기 기판을 국부적으로 다른 갭을 갖도록 제어하는 과정을 포함하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법이 제공된다.
도 1a 내지 1d는 본 발명에 따른 양자우물 구조를 갖는 반도체 광소자의 단면도
도 2는 본 발명의 바람직한 실시예에 따른 공정 흐름도
도 3은 종래 기술의 실시예에 따라 유전체 덮개층의 열처리시간에 따른 청색변이량을 도시한 그래프
도 4는 본 발명의 실시예에 따라 유전체 덮개층의 열처리 과정에서 암모니아 가스 유량비에 따른 청색변이량을 도시한 그래프
이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.
도 1a 내지 1d은 본 발명에 따른 양자우물 구조를 갖는 반도체 광소자의 단면도이다.
도 1a에 도시된 바와 같이, N형 타입의 InP 반도체기판(10) 상에 제1InGaAsP막(20)과 제 2InGaAsP막(30)을 순차적으로 형성한다. 이 때, 제 1 및 제 2InGaAsP막(20,30)들은 4족 계열로서 예컨대 10nm, 150nm 두께 정도로 각각 형성한다.
도 1b에 도시된 바와 같이, 제 2InGaAsP막(30) 상에는 제 1InGaAs막(40)과 제 3InGaAsP막(50)을 순차적으로 형성한다. 이 때, 제 1InGaAs막(40)과 제 3InGaAsP막(50)들은 예컨대 7nm, 10nm 두께 정도로 각각 형성한다.
도 1c에 도시된 바와 같이, 제 3InGaAsP막(50) 상에는 InP막(60)과 제 2InGaAs막(70)을 순차적으로 형성한다. 이 때, InP막(60)과 제 2InGaAs막(70)들은 예컨대 12nm, 10nm 두께 정도로 각각 형성한다.
여기서, 제 1InGaAsP막(20)으로부터 제 2InGaAs막(70)까지 순차적으로 적층되어 이루어진 양자우물 구조는 화학선속성장법(CBE: Chemical Beam Epitaxy)에 의해 성장되어 있다.
도 1d에 도시된 바와 같이, 제 2InGaAs막(70) 상에는 유전체 덮개층으로 실리콘질화막(SiNx, 80) 또는 실리콘산화막(SiO2)을 형성한다. 이 때, 양자우물의 무질서화 공정을 위한 유전체 덮개층으로 사용되는 실리콘질화막(SiNx, 80)은 플라즈마 화학적기상증착법(PECVD: Plasma Enhanced Chemical Vapor Deposition)으로 성장된다.
플라즈마 화학적기상증착법에 의해 유전체의 덮개층으로 실리콘질화막(SiNx, 80)을 증착시 SiH4가스의 유량비는 예컨대 20sccm 으로 고정하며, NH3가스의 유량비를 1 ∼ 40sccm으로 변화시켜 예컨대 100nm 두께 정도로 형성한다.
이어서, 후속 공정으로 상기 형성된 박막들을 650 ∼ 850℃의 온도에서 예컨대 750℃에서 전기로를 이용하여 4 ∼ 16분 동안 열처리공정을 진행한 후, 유전체의 덮개층인 실리콘질화막(SiNx, 80)을 제거하게 된다. 그리고나서, 상온에서 형광 스펙트럼을 측정함으로서 양자우물의 밴드갭을 측정하고 열처리 전후의 형광 스펙트럼과 비교하여 청색편이의 정도를 살핌으로서 양자우물의 무질서도를 정량적으로 비교할 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 공정 흐름도이다.
도 2에 도시된 바와 같이, 본 발명에 의한 유전체 덮개층의 양자우물 무질서화 공정에서 유전체의 덮개층으로 실리콘질화막(SiNx, 80) 성장시 암모니아(NH3) 가스의 유량비 조절을 통한 양자우물 구조의 밴드캡 제어를 위한 공정은 다음의 과정을 포함한다.
먼저, 화학선속성장법에 따라 제 2InGaAs막(70)/제 1InGaAsP막(20)으로 이루어진 양자우물 구조의 기판을 성장시키는 과정(S100단계)과;
플라즈마 화학기상증착법에 의한 양자우물 구조의 기판 상에 유전체 덮개층을 성장시키는 과정(S200)과;
상기 결과물을 전기로를 이용하여 750℃에서 4 ~ 16분동안 열처리 공정을 진행하는 과정(S300)과;
유전체 덮개층을 제거하는 과정(S400)과
형광 스펙트럼을 측정하는 과정(S500)을 포함한다.
도 3은 종래 기술의 실시예에 따라 유전체 덮개층의 열처리시간에 따른 청색변이량을 도시한 그래프이다.
도 3에 도시된 바와 같이, 40sccm의 암모니아 유량비에서 성장한 실리콘질화막의 유전체 덮개층을 갖는 시료와 실리콘산화막의 유전체 덮개층을 갖는 시료의 열처리 시간에 따른 청색변이량을 보여준다.
여기서, 전 열처리 시간에 대하여 실리콘질화막의 유전체 덮개층 경우가 실리콘산화막의 유전체 덮개층에 비해 청색 변이량이 큼으로서 실리콘질화막의 유전체 덮개층이 실리콘산화막의 유전체 덮개층 보다 양자우물의 무질서화를 증가시킴을 알 수 있다.
또한, 실리콘산화막으로 이루어진 유전체 덮개층의 경우 열처리 시간이 증가함에 따라 청색 변이량이 포화되는 양상을 나타내지만, 실리콘질화막으로 이루어진 유전체 덮개층의 경우 계속 청색 변이량이 증가하는 경향을 보임을 알 수 있다.
따라서, 양자우물 구조의 기판 구조에 대한 종래 실리콘질화막-실리콘산화막의 유전체 덮개층 조합은 최대 44.2 meV의 국부적 밴드갭 차이를 유기한다는 점을 명확히 알 수 있다.
도 4는 본 발명의 실시예에 따라 유전체 덮개층의 열처리 과정에서 암모니아 가스 유량비에 따른 청색변이량을 도시한 그래프이다.
도 4는 각 열처리 시간에 대해 암모니아 가스의 유량비에 따른 청색 변이량을 나타낸 것으로서, 청색 변이량은 열처리 시간의 증가에 따라 증가하게 되고, 실리콘질화막(SiNx, 80)의 유전체 덮개층 성장시 암모니아 가스 유량비의 증가에 따라 증가한다는 것을 알 수 있다.
여기서, 인위적으로 양자우물 구조의 기판을 국부적으로 서로 다른 밴드갭을 갖도록 제어하는 경우, 실리콘질화막(SiNx, 80)의 유전체 덮개층 성장시에 암모니아 가스의 유량비를 적절히 조절함과 더불어 적당한 온도로 조절함으로서 국부적으로 밴드갭의 이동량을 조절할 수 있다.
또한, 암모니아 가스의 유량비가 0 sccm 에서 성장한 실리콘질화막(SiNx, 80)을 유전체 덮개층으로 이용한 경우, 도 3의 실리콘산화막의 유전체 덮개층의 경우와 비교할 때, 매우 적은 청색 변이량만을 유도하게 된다. 따라서, 종래 사용되는 실리콘산화막의 유전체 덮개층을 대신하여 유전체 덮개층으로 암모니아 가스 유량비가 0 sccm 에서 성장한 실리콘질화막(SiNx, 80)을 이용할 수 있다.
한편, 도 4에 도시된 바와 같이, 암모니아 가스의 유량비가 0 sccm 에서 실리콘질화막(SiNx, 80)과 40 sccm에서 성장한 실리콘질화막(SiNx, 80)을 사용하여 얻을 수 있는 국부적 밴드갭 차는 56.1 meV 이므로, 이는 도 3에 제시된 종래기술을 사용하여 얻어진 44.2 meV 보다 크다는 것을 알 수 있다.
따라서, 유전체 덮개층을 이용하여 양자우물 구조의 기판을 국부적으로 서로 다른 밴드갭을 갖도록 제어하는 기술에서, 실리콘질화막으로 이루어진 유전체 덮개층의 성장 시에 암모니아 가스의 유량비를 조절함으로써 양자우물 구조의 밴드갭을 조절하는 기술은 서로 다른 유전체 덮개층을 이용하는 종래 기술을 대체할 수 있을 뿐만 아니라, 종래 기술을 사용할 때보다 큰 밴드갭 차를 국부적으로 실현할 수 있게 된다.
이상에서와 같이 본 발명에 따르면, 유전체 덮개층의 양자우물 무질서화 공정에서 실리콘질화막의 유전체 덮개층 성장시에 암모니아 가스의 유량비 조절을 통한 양자우물 구조의 밴드갭 제어함으로서 다음과 같은 효과가 있다.
첫째, 양자우물 구조의 밴드갭은 양자우물 구조의 기판 상에 유전체 덮개층을 증착하고 열처리 과정을 거침으로써 조정이 가능한데, 유전체 덮개층으로 사용되는 실리콘질화막의 성장시에 암모니아 가스 유량비를 변화시키거나 열처리 온도 혹은 열처리 시간을 변화시킴으로써 밴드갭의 이동량을 조정할 수 있다.
둘째, 리소그라피, 식각 및 유전체 도포 등의 일반적인 반도체 공정을 이용하여 양자우물 구조의 기판 상에 서로 다른 암모니아 가스의 유량비에서 성장한 실리콘질화막의 유전체 덮개층 영역을 형성하고, 적절한 온도 및 시간 동안 열처리함으로써, 양자우물 구조의 기판 상에 국부적으로 상이한 밴드갭을 갖는 영역을 만들 수 있다.
셋째, 실리콘질화막의 유전체 덮개층 성장시에 암모니아 가스의 유량비 조절을 통한 밴드갭 이동량 조절기법은 종래기술에서 사용되는 서로 다른 종류의 유전체를 사용하지 않고 실리콘질화막의 유전체 덮개층 한가지만을 사용하고도 종래기술에서 얻을 수 있는 국부적 밴드갭 차를 보다 크게 얻을 수 있다.
네째, 종래 기술에서 서로 다른 유전체 덮개층을 사용함으로써 발생할 수 있는 여러 문제점, 예컨대 열팽창계수 차에 의한 고온 열처리시의 유전체 덮개층의 균열 및 이로 인한 양자우물 기판의 손상 등을 방지할 수 있다.
이상에서와 같이 본 발명은 예시적인 실시 예를 참조하여 설명하였으나, 이러한 설명들은 제한적 의미로 해석되어서는 아니 될 것이다. 본 발명이 관련된 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 상세한 발명을 참고로 하여 예시적인 실시 예를 다양하게 변경 또는 조합하거나 다르게 실시할 수 있음은 명백하다. 따라서, 다음 특허청구의 범위는 이러한 변경과 실시 예들을 모두 포함하는 것으로 보아야 할 것이다.

Claims (4)

  1. 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어를 위한 양자우물의 무질서화 공정에 있어서,
    양자우물 구조를 갖는 기판을 성장시키는 과정과;
    상기 기판 상에 유전체 덮개층을 증착시키되 소정 가스의 유량비 조절을 통하여 특성이 다른 유전체 덮개층을 증착시키는 과정과;
    상기 유전체 덮개층을 소정 시간동안 열처리하여 양자우물의 무질서도를 유기시킴으로서 상기 기판을 국부적으로 다른 갭을 갖도록 제어하는 과정을 포함하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법.
  2. 청구항 1에 있어서, 상기 유전체 덮개층으로 실리콘질화막(SiNx)을 증착시키는 경우 암모니아(NH3) 가스의 유량비 조절을 통한 밴드갭의 이동량을 제어하는 것을 특징으로 하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 양자우물 구조를 갖는 기판을 국부적으로 다른 갭을 갖도록 제어하기 위해 서로 다른 암모니아(NH3) 가스의 유량비에서 성장한 실리콘질화막(SiNx)을 사용하는 것을 특징으로 하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법.
  4. 청구항 1에 있어서, 상기 열처리 공정은 전기로를 이용하여 650 ∼ 850℃의 온도에서 4 ~ 16분 동안 실시하는 것을 특징으로 하는 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법.
KR10-2000-0005619A 2000-02-07 2000-02-07 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법 KR100368791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005619A KR100368791B1 (ko) 2000-02-07 2000-02-07 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005619A KR100368791B1 (ko) 2000-02-07 2000-02-07 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법

Publications (2)

Publication Number Publication Date
KR20010077666A true KR20010077666A (ko) 2001-08-20
KR100368791B1 KR100368791B1 (ko) 2003-01-24

Family

ID=19644445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005619A KR100368791B1 (ko) 2000-02-07 2000-02-07 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법

Country Status (1)

Country Link
KR (1) KR100368791B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502884B1 (ko) * 2001-12-31 2005-07-25 한국과학기술연구원 양자점 무질서화 기술에서 유전체 덮개층 조합에 의한ＩｎＧａＡｓ/ＧａＡｓ 양자점 에너지 밴드갭 조정 방법
KR100541305B1 (ko) * 2001-12-31 2006-01-16 한국과학기술연구원 양자우물 무질서화 기술을 이용한 양자우물 적외선 검출소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502884B1 (ko) * 2001-12-31 2005-07-25 한국과학기술연구원 양자점 무질서화 기술에서 유전체 덮개층 조합에 의한ＩｎＧａＡｓ/ＧａＡｓ 양자점 에너지 밴드갭 조정 방법
KR100541305B1 (ko) * 2001-12-31 2006-01-16 한국과학기술연구원 양자우물 무질서화 기술을 이용한 양자우물 적외선 검출소자의 제조방법

Also Published As

Publication number Publication date
KR100368791B1 (ko) 2003-01-24

Similar Documents

Publication Publication Date Title
KR100848423B1 (ko) 유전체 코팅 및 유전체 코팅을 형성하는 방법
KR100714378B1 (ko) 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US6448192B1 (en) Method for forming a high dielectric constant material
US7092287B2 (en) Method of fabricating silicon nitride nanodots
US6620709B2 (en) Fabrication of semiconductor materials and devices with controlled electrical conductivity
US7560394B2 (en) Nanodots formed on silicon oxide and method of manufacturing the same
KR20090094000A (ko) 게이트 스택 구조물에 대한 연속 처리 클러스터링 방법
US8372697B2 (en) Digital oxide deposition of SiO2 layers on wafers
JP2007281493A (ja) 誘電層を形成する方法及び関連するデバイス
KR100368791B1 (ko) 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
Choi et al. Dependence of dielectric-cap quantum-well disordering of GaAs-AlGaAs quantum-well structure on the hydrogen content in SiN/sub x/capping layer
KR100326773B1 (ko) 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법
JPH06132236A (ja) 半導体装置の製造方法
US6221793B1 (en) Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition
KR100502884B1 (ko) 양자점 무질서화 기술에서 유전체 덮개층 조합에 의한ＩｎＧａＡｓ/ＧａＡｓ 양자점 에너지 밴드갭 조정 방법
US6893983B2 (en) Method for depositing a very high phosphorus doped silicon oxide film
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR19990088398A (ko) 예정된종의입자를고체속에위치시키는방법및생성된구조물
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
JPH0258217A (ja) 金属膜の形成方法
US6686232B1 (en) Ultra low deposition rate PECVD silicon nitride
CN111863593B (zh) 化学成分梯度分布的应力薄膜、半导体器件及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee