KR100326773B1 - 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법 - Google Patents
양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법 Download PDFInfo
- Publication number
- KR100326773B1 KR100326773B1 KR1019990044158A KR19990044158A KR100326773B1 KR 100326773 B1 KR100326773 B1 KR 100326773B1 KR 1019990044158 A KR1019990044158 A KR 1019990044158A KR 19990044158 A KR19990044158 A KR 19990044158A KR 100326773 B1 KR100326773 B1 KR 100326773B1
- Authority
- KR
- South Korea
- Prior art keywords
- quantum well
- dielectric
- semiconductor
- ingaas
- ingaasp
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 32
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 230000007704 transition Effects 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 108090000623 proteins and genes Proteins 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 description 9
- 238000004871 chemical beam epitaxy Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000002189 fluorescence spectrum Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법에 관한 것으로서, 유전자 덮개층을 이용하여 InGaAs/InGaAsP 양자우물구조 기판에 국부적으로 다른 밴드갭을 형성하기 위한 양자우물 무질서화 공정에 있어서, 상기 유전체 덮개층으로 SiNX나 SiO2를 사용하고 InGaAs/InGaAsP 양자우물 상부의 반도체 덮개층으로 동일 두께의 InP이나 InGaAs 혹은 InGaAsP 을 사용하여 양자우물을 무질서화하는 경우, 상기 유전체 덮개층 및 반도체 덮개층을 이용한 유전체-반도체 조합을 양자우물 기판상에 형성하고 소정 온도및 소정 시간의 열처리를 통하여 양자우물구조 기판에 국부적으로 다른 밴드갭을 형성시킴으로써 양자우물 구조의 밴드갭 이동량을 조절할 수 있다.
Description
본 발명은 기존의 유전체 덮개층을 이용하여 양자우물 구조의 밴드갭을 국부적으로 상이하게 하는 방식중 유전체 덮개층으로 사용되는 SiNx및 SiO2박막과 반도체 양자우물 구조 상부의 반도체 덮개층의 적당한 조합을 통하여 양자우물 무질서도를 조작하여 양자우물 구조의 밴드갭을 조작하는 방법에 관한 것이다.
양자우물 무질서화 기술은 도 1에 모식적으로 나타낸 바와 같이 양자우물을 이루는 장벽층과 속박층을 이루는 원자들의 상호 섞임을 이용하여 양자우물 구조를 성장 후 양자우물의 밴드갭을 조정하는 기술이다. 이 기술을 사용하는 경우, MOCVD (metal-organic chemical vapor deposition), MBE (molecular beam epitaxy), CBE (chemical beam epitaxy) 등 여러 가지 반도체 박막성장 장치에 의해 구현되는 양자우물 구조를 국부적으로 상이한 밴드갭을 갖게 만들 수 있다.
InGaAs/InGaAsP 양자우물 구조의 경우, 기존의 유전체 덮개층을 이용한 양자우물 무질서화 방법으로는 'Jap. J. Appl. Phys. Lett., Vol. 29, pp. L961-L963, 1990'에서 공개된 것으로, 상기 공지된 기술은 양자우물 상층부의 덮개층에 상관없이 SiNx박막은 양자우물 무질서화를 증강시키는 덮개층으로, SiO2박막은 양자우물 무질서를 억제하는 덮개층으로 사용되었다.
그러나, 상기 종래기술은 유전체 덮개층을 이용하여 양자우물 무질서화를 하는 방법이므로 유전체 덮개층 외의 것, 예를 들면, 반도체 덮개층을 이용하여 양자우물 무질서화를 조작할 수 없는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로써, 본 발명의 목적은 양자우물로 구성된 기판을 국부적으로 서로 다른 밴드갭을 갖게 조작하려는 경우, 유전체 덮개층의 종류 및 반도체 덮개층의 종류를 적절히 선택하고 소정 온도및 소정시간으로 열처리를 해 줌으로써 양자우물 구조의 밴드갭 이동량을 조절할 수 있도록 한 양자우물 무질서화 기술에서 유전체 덮개층 뿐만 아니라 반도체 덮개층을 변화시킴으로써 양자우물 무질서도를 조작할 수 있는 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 기술적 사상으로써, 유전자 덮개층을 이용하여 InGaAs/InGaAsP 양자우물구조 기판에 국부적으로 다른 밴드갭을 형성하기 위한 양자우물 무질서화 공정에 있어서, 상기 유전체 덮개층으로 SiNX나 SiO2를 사용하고 InGaAs/InGaAsP 양자우물 상부의 반도체 덮개층으로 동일 두께의 InP이나 InGaAs 혹은 InGaAsP 을 사용하여 양자우물을 무질서화하는 경우, 상기 유전체 덮개층 및 반도체 덮개층을 이용한 유전체-반도체 조합을 양자우물 기판상에 형성하고 소정 온도및 소정시간의 열처리를 통하여 양자우물구조 기판에 국부적으로 다른 밴드갭을 형성시키는 발명이 제시된다.
도 1은 양자우물 무질서화 공정 전후의 양자우물의 밴드갭을 보여주는 모식도이다.
도 2는 CBE 방법으로 성장된 양자우물 구조의 개략도이다.
도 3은 본 발명의 공정흐름도이다.
도 4는 8분동안 열처리된 시료들의 열처리 온도에 따른 밴드갭의 청색편이를 나타내는 그래프이다.
도 5는 750 ℃에서 열처리한 시료들의 열처리 시간에 대한 밴드갭의 청색편이를 나타내는 그래프이다.
도 6은 SiO2-SiNx조합을 이용하여 양자우물 기판상에 국부적 밴드갭차를 얻는 유전체 덮개층의 조합의 예를 나타낸 것이다.
도 7은 SiO2-SiNx조합 및 반도체 덮개층의 조합을 이용하고 8분동안 열처리함으로써 양자우물 기판상에서 얻어지는 국부적 밴드갭 차를 열처리 온도의 함수로나타낸 그래프이다.
도 8은 SiO2-SiNx조합 및 반도체 덮개층의 조합을 이용하고 750 ℃에서 열처리함으로써 양자우물 기판상에서 얻어지는 국부적 밴드갭 차를 열처리 시간의 함수로 나타낸 그래프이다.
도 9는 SiO2,SiNx및 반도체 덮개층 조합을 이용하여 양자우물 기판상에 국부적 밴드갭 차를 얻기 위한 유전체-반도체 덮개층 조합의 예를 나타낸 것이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하면서 상세히 설명하기로 한다.
도 2는 본 발명에 사용된 CBE 방법으로 성장된 InGaAs/InGaAsP 양자우물 구조를 갖는 세가지 기판을 보여준다.
도 2에 도시한 바와 같이 반도체 덮개층의 양자우물 무질서화도를 바꾸기 위해 양자우물 상층부의 반도체 덮개층으로 InP, 격자 정합된 InGaAs 및 InGaAsP(1.25Q)인 세 가지 시료를 성장하였다.
양자우물은 InP에 격자 정합된 InGaAsP(1.25Q) 장벽층사이에 끼워진 InP에 격자 정합된 7 nm 두께의 InGaAs 층으로 구성되어 있다. 성장된 시료들의 상온에서의 형광 스펙트럼은 1550 nm에서 양자우물 형광 피크를 나타내었다. 양자우물 상호혼합 공정을 위해 유전체 덮개층으로는 PECVD방법으로 성장된 SiO2및 SiNx박막이 사용되었다.
이러한 방법으로 2개의 유전체 덮개층과 3 개의 반도체 덮개층의 조합으로 구성된 총 6개의 시료가 준비되었다. 이들 시료를 반도체-유전체 조합으로 표시하면,InP-SiO2, InP-SiNx, InGaAs-SiO2, InGaAs-SiNx, InGaAsP-SiO2및 InGaAsP-SiNx이다. 제작된 시료들은 여러 온도 및 시간에서 전기로를 이용하여 열처리하고 유전체 박막을 제거한 후 상온에서 형광 스펙트럼을 측정함으로써 양자우물의 밴드갭을 측정하고 원 시료의 형광 스펙트럼과 비교하여 청색편이의 정도를 살핌으로써 양자우물 무질서도를 정량적으로 비교하였다.
도 3은 본 발명의 실시예의 공정흐름도이다.
도 3에 도시한 바와 같이 본 발명에 의한 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAs 양자우물 밴드갭의 조작을 위한 제조공정은 다음과 과정을 포함한다.
(a) 화학선속성장법(CBE:Chemical Beam Epitaxy)에 따라 InGaAs/InGaAsP 양자우물 기판성장을 하는 과정(스텝100)과;
(b) 플라스마증강 화학기상증착법(PECVD: Plasma Enhanced Chemical Deposition)에 의한 양자우물 기판상 유전체 박막(SiO2,SiNX)을 성장하는 과정(스텝200)과;
(c) 전기로를 이용하여 600℃ ∼ 800℃에서 4분 ∼ 12분간 열처리하는 과정(스텝300)과;
(d) 유전체 박막을 제거하는 과정(스텝400)
도 4는 8분동안 여러 온도에서 열처리한 시료의 열처리 온도에 따른 청색편이량을 보여준다.
도 4에 나타난 바와 같이, 온도가 증가할수록 청색편이량이 증가하며, 동일한 반도체 덮개층을 갖는 시료에 대해 SiNx덮개층이 SiO2덮개층보다 양자우물 무질서를 증강시켜 양자우물 밴드갭의 청색편이를 크게 일으킴을 알 수 있다.
상기 도 4는 또한 양자우물 무질서도가 유전체 덮개층의 종류 뿐만 아니라 반도체 덮개층의 종류에도 의존함을 보여 준다.
SiNx덮개층의 경우 InP가 가장 많은 청색편이를 일으켰으며 InGaAs가 가장 적은 청색편이를 일으킨다. 이와는 달리 SiO2덮개층의 경우 InGaAs가 가장 많은 청색편이를 일으키고 InGaAsP가 가장 적은 청색편이를 일으킨다.
도 5는 750 ℃에서 열처리한 시료들의 열처리 시간에 따른 청색편이량를 보여주는데, 위에서 설명한 양자우물 무질서의 반도체 덮개층 및 유전체 덮개층에 대한 의존성을 동일하게 보여주고 있으며 또한 열처리 시간의 증가에 따라 양자우물 무질서도가 증가하여 청색편이량이 증가함을 보여준다. 따라서 인위적으로 양자우물로 구성된 기판을 국부적으로 서로 다른 밴드갭을 갖게 조작하려는 경우, 유전체 덮개층의 종류 및 반도체 덮개층의 종류를 적절히 선택하고 적절한 열처리 온도 및 열처리 시간을 정함으로써 그 정도를 조절할 수 있다.
유전체를 덮개층으로 하여 양자우물로 구성된 기판의 양자우물 밴드갭을 국부적으로 다르게 하려는 시도는 여러 곳에서 시도되어 왔다[Appl. Phys. Lett. Vol. 49, pp. 510-512, 1986].
도 6은 SiNx와 SiO2가 서로 다른 양자우물 무질서도를 유기하는 특성을 이용하여 양자우물로 구성된 기판을 국부적으로 서로 다른 양자우물 밴드갭을 갖게 하는 덮개 구조의 모식도이다.
상기 도 4 및 도 5를 근거로 이해되는 바와 같이, SiNx하부의 양자우물의 밴드갭은 SiO2하부의 양자우물의 밴드갭보다 크게 되며 그 정도는 반도체 덮개층의 종류에 따라 결정된다. 따라서 본 발명의 결과를 응용하는 경우, 일정한 반도체 덮개층을 갖는 양자우물 구조를 SiO2-SiNx조합을 이용하여 국부적으로 서로 다른 밴드갭을 갖게 만들 수 있을 뿐만 아니라 양자우물 구조 상부의 반도체 덮개층을 적절히 선택함으로써 국부적으로 얻을 수 있는 밴드갭의 차를 극대화 할 수 있다.
도 7 및 도 8은 상기 도 6에서와 마찬가지로 반도체 덮개층이 각각 InP, InGaAs 및 InGaAsP 일 때, SiO2-SiNx조합에 의한 두 영역에서의 밴드갭 차와 도 9에서 보이는 바와 같이 반도체 덮개층 및 유전체 덮개층을 조합하여 얻을 수 있는 최대 밴드갭 차에 대해 각각 열처리 온도 및 열처리 시간의 함수를 나타낸 것이다.
상기 도 7 및 도 8에서 알 수 있듯이 SiO2-SiNx의 유전체 덮개층 조합으로 했을 때 InP 나 InGaAsP를 반도체 덮개층으로 사용하는 경우가 InGaAs를 반도체 덮개층으로 사용하는 경우보다 국부적 밴드갭의 차가 큼을 알 수 있다.
일반적으로 잘 알려진 반도체공정을 통하여 반도체 덮개층과 유전체 덮개층의 조합을 적절히 선택할 수 있다. 이렇게 함으로써 도 9의 예와 같이 양자우물 구조상에 덮개 구조를 만들 수 있다. 여기에서 도 7 및 도 8에서 보는 바와 같이InP(SiNx)-InGaAsP(SiO2) 조합을 이용하는 경우가 모든 열처리 시간 및 열처리 온도에 대해 가장 큰 국부적 밴드갭 차를 얻게 된다.
이상에서 설명한 바와 같이 본 발명의 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법에 따르면 다음과 같은 효과가 있다. 즉, InP 기판상에 성장된 InGaAs/InGaAsP 양자우물 구조의 밴드갭은 양자우물 구조위에 유전체 덮개층을 도포하고 열처리 과정을 거침으로써 청색변이가 가능한데, 양자우물 구조 상부의 반도체 덮개층과 그 위에 도포된 유전체 덮개층의 종류, 열처리 온도 및 열처리 시간을 변화시킴으로써 밴드갭 이동량을 조정할 수 있다. 따라서 리소그라피, 식각 및 유전체 도포등의 일반적인 반도체공정을 이용하여 양자우물 기판상에 서로 다른 반도체-유전체 덮개층 조합을 갖는 영역을 만들고 열처리함으로써 서로 다른 밴드갭을 갖는 영역들을 동일한 InGaAs/InGaAsP 양자우물 기판상에 만들 수 있다.
또한, 본 발명의 결과를 이용하는 경우, SiNx및 SiO2박막 덮개층 뿐만이 아니라 반도체 덮개층의 종류를 바꾸어 줌으로써 다양한 조합을 이용하여 양자우물 구조를 국부적으로 상이한 밴드갭을 갖게 만들 수 있다.
본 발명은 예시적인 실시예를 참조하여 설명하였으나, 이러한 설명들은 제한적 의미로 해석되어서는 아니될 것이다. 본 발명이 관련된 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 상세한 발명을 참고로 하여 예시적인 실시예를 다양하게 변경 또는 조합하거나 다르게 실시할 수 있음은 명백하다. 따라서, 다음 특허 청구의 범위는 이러한 변경과 실시예들을 모두 포함하는 것으로 보아야 할 것이다.
Claims (5)
- InGaAs/InGaAsP 양자우물구조 기판을 국부적으로 다른 밴드갭을 갖게 만들기 위한 유전체 덮개층을 통한 양자우물 무질서화 공정에 있어서,상기 유전체 덮개층으로 SiNx나 SiO2를 사용하고, InGaAs/InGaAsP 양자우물 상부의 반도체 덮개층으로 동일 두께의 InP, InGaAs 혹은 InGaAsP를 사용하여 양자우물 무질서화 하는 경우, 이들 유전체 및 반도체 덮개층들을 이용한 유전체-반도체 조합을 양자우물 기판상에 만들고 열처리를 통하여 양자우물구조 기판을 국부적으로 다른 밴드갭을 갖게 만드는 것을 특징으로 하는 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법.
- 청구항 1에 있어서, 상기 InP기판에 성장된 양자우물구조에 SiNX나 SiO2를 사용하여 밴드갭 천이시키는 것을 특징으로 하는 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법.
- 청구항 1에 있어서, 상기 양자우물 밴드갭 천이를 위해 유전체 덮개층 및 반도체 덮개층을 600℃ ∼ 800℃의 온도로 4분 ∼ 12분간 열처리하는 것을 특징으로 하는 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법.
- 청구항 1에 있어서, 상기 SiNX와 SiO2를 양자우물 기판에 국부적으로 도포하고 이를 이용하여 양자우물 기판에 국부적으로 다른 밴드갭을 형성시키는 것을 특징으로 하는 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법.
- 청구항 1에 있어서, 상기 양자우물 상부에 반도체 덮개층으로 InP, InGaAs 혹은 InGaAsP 의 화합물 반도체를 사용하고 유전체 덮개층으로 SiNX와 SiO2를 사용하는 경우에, 국부적으로 서로 다른 반도체-유전체 조합들을 만들고 이를 이용하여 양자우물 기판에 국부적으로 다른 밴드갭을 형성시키는 것을 특징으로 하는 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 InGaAs/InGaAsP 양자우물 밴드갭의 조작방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990044158A KR100326773B1 (ko) | 1999-10-12 | 1999-10-12 | 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990044158A KR100326773B1 (ko) | 1999-10-12 | 1999-10-12 | 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010036949A KR20010036949A (ko) | 2001-05-07 |
| KR100326773B1 true KR100326773B1 (ko) | 2002-03-12 |
Family
ID=19615072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990044158A KR100326773B1 (ko) | 1999-10-12 | 1999-10-12 | 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100326773B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541305B1 (ko) * | 2001-12-31 | 2006-01-16 | 한국과학기술연구원 | 양자우물 무질서화 기술을 이용한 양자우물 적외선 검출소자의 제조방법 |
| KR100502884B1 (ko) * | 2001-12-31 | 2005-07-25 | 한국과학기술연구원 | 양자점 무질서화 기술에서 유전체 덮개층 조합에 의한ＩｎＧａＡｓ/ＧａＡｓ 양자점 에너지 밴드갭 조정 방법 |
| KR101826744B1 (ko) | 2011-08-24 | 2018-02-07 | 삼성전자주식회사 | 나노 구조를 갖는 음향광학 소자, 및 상기 음향광학 소자를 이용한 광스캐너, 광 변조기 및 디스플레이 장치 |
-
1999
- 1999-10-12 KR KR1019990044158A patent/KR100326773B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010036949A (ko) | 2001-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100714378B1 (ko) | 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법 | |
| US5869405A (en) | In situ rapid thermal etch and rapid thermal oxidation | |
| CN101228616B (zh) | 用于控制硅锗缓冲层中的位错位置的方法以及生产的制品 | |
| KR20100080829A (ko) | 양자 웰 혼합 | |
| US5403774A (en) | Method for fabricating index-guided semiconductor laser | |
| KR100326773B1 (ko) | 양자우물 무질서화 기술에서 유전체-반도체 덮개층 조합에 의한 ＩｎＧａＡｓ／ＩｎＧａＡｓＰ 양자우물 밴드갭의 조작방법 | |
| JPH08306658A (ja) | 酸化物のエッチング方法 | |
| WO2018192972A1 (de) | Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode | |
| US20090102023A1 (en) | Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate | |
| KR102079715B1 (ko) | 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법 | |
| US7902046B2 (en) | Thin buffer layers for SiGe growth on mismatched substrates | |
| US20070091954A1 (en) | Method of selective post-growth tuning of an optical bandgap of a semi-conductor heterostructure and products produced thereof | |
| Choi et al. | Dependence of dielectric-cap quantum-well disordering of GaAs-AlGaAs quantum-well structure on the hydrogen content in SiN/sub x/capping layer | |
| KR100368791B1 (ko) | 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법 | |
| KR100502884B1 (ko) | 양자점 무질서화 기술에서 유전체 덮개층 조합에 의한ＩｎＧａＡｓ/ＧａＡｓ 양자점 에너지 밴드갭 조정 방법 | |
| Deenapanray et al. | Impurity-free intermixing of GaAs/AlGaAs quantum wells using SiO x capping: Effect of nitrous oxide flow rate | |
| US5221638A (en) | Method of manufacturing a Schottky barrier semiconductor device | |
| Tamura et al. | WSiN/SiO2 capped annealing for Si‐implanted GaAs | |
| KR20020094026A (ko) | 비정질 금속 산화물 게이트 유전체 구조 및 그 방법 | |
| KR100203896B1 (ko) | 게이트 전극 형성방법 | |
| JPH0575101A (ja) | シヨツトキ障壁を有する半導体装置 | |
| JP4669108B2 (ja) | 半導体装置用ＷＳｉ膜、半導体装置、半導体装置用ＷＳｉ膜の製造方法、及び半導体装置の製造方法 | |
| US6797641B2 (en) | Gate oxide stabilization by means of germanium components in gate conductor | |
| KR102669817B1 (ko) | 야누스 전이금속 디칼코게나이드 박막 및, 야누스 전이금속 디칼코게나이드 박막의 제조 방법 | |
| RU2003126493A (ru) | Способ изготовления оптических приборов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080131 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |