KR20010077271A - 반도체 메모리장치의 기준전압 발생방법 - Google Patents

반도체 메모리장치의 기준전압 발생방법 Download PDF

Info

Publication number
KR20010077271A
KR20010077271A KR1020000004943A KR20000004943A KR20010077271A KR 20010077271 A KR20010077271 A KR 20010077271A KR 1020000004943 A KR1020000004943 A KR 1020000004943A KR 20000004943 A KR20000004943 A KR 20000004943A KR 20010077271 A KR20010077271 A KR 20010077271A
Authority
KR
South Korea
Prior art keywords
reference voltage
semiconductor memory
memory device
input
input signal
Prior art date
Application number
KR1020000004943A
Other languages
English (en)
Inventor
나원균
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000004943A priority Critical patent/KR20010077271A/ko
Publication of KR20010077271A publication Critical patent/KR20010077271A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

LVTTL 인터페이스를 갖는 반도체 메모리장치에서 시스템 잡음과 내부 잡음의 차이로 인한 차동증폭형 입력버퍼의 오동작을 방지할 수 있는 기준전압 발생방법이 개시된다. 상기 기준전압 발생방법은, 기준전압을 기준으로 하여 외부로부터 입력되는 입력신호를 증폭하는 차동증폭형 입력버퍼에 대한 기준전압을 발생하는 방법에 있어서, 상기 입력신호를 수신하는 단계; 및 상기 수신된 입력신호를 정류하여 일정한 레벨을 갖는 상기 기준전압을 생성하는 단계를 구비하는 것을 특징으로 한다.

Description

반도체 메모리장치의 기준전압 발생방법{Reference voltage generating method for semiconductor memory device}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 차동증폭형 입력버퍼에 사용되는 기준전압을 발생하는 방법에 관한 것이다.
반도체 메모리장치에서는 입력버퍼로서 도 1에 도시된 바와 같은 차동증폭형 입력버퍼가 주로 사용되고 있다. 도 1에 도시된 차동증폭형 입력버퍼는 하나의 입력단을 통해 기준전압(Vref)를 받아 들이고 다른 하나의 입력단을 통해 반도체 메모리장치의 외부로부터 입력되는 입력신호(Vin)을 받아들인다. 상기 입력신호(Vin)의 레벨이 상기 기준전압(Vref)의 레벨보다 높으면 상기 차동증폭형 입력버퍼는 논리"로우"의 출력신호(Vout)를 출력하고 상기 입력신호(Vin)의 레벨이 상기 기준전압(Vref)의 레벨보다 낮으면 상기 차동증폭형 입력버퍼는 논리"하이"의 출력신호(Vout)를 출력한다.
그런데 SSTL 인터페이스를 갖는 반도체 메모리장치에서는 상기 기준전압(Vref)이 상기 입력신호(Vin)와 마찬가지로 반도체 메모리장치의 외부에서 입력되도록 구성되어 있다.
반면에 LVTTL 인터페이스를 갖는 반도체 메모리장치에서는 상기 기준전압(Vref)이 반도체 메모리장치의 내부에서 자체적으로 만들어 지도록 구성되어 있다. 즉 LVTTL 인터페이스를 갖는 반도체 메모리장치는 내부에 기준전압 발생회로를 구비하여 상기 기준전압 발생회로가 소정의 일정한 레벨을 갖는 기준전압(Vref)을 발생하고 이 기준전압(Vref)이 상기 차동증폭형 입력버퍼에 인가된다. 따라서 이 경우에는 상기 입력신호(Vin)는 반도체 메모리장치 외부와의 인터페이스를 거치면서 시스템 잡음(Noise)을 타게되는 반면에 반도체 메모리장치의 내부에서 발생되는 상기 기준전압(Vref)은 내부 잡음을 타게 된다.
이에 따라 상기 시스템 잡음과 상기 내부 잡음의 차이로 인하여 상기 차동증폭형 입력버퍼에 입력되는 상기 입력신호(Vin)의 레벨과 상기 기준전압(Vin)의 레벨이 서로 다른 방향으로 변동될 수 있으며 이로 인해 상기 차동증폭형 입력버퍼가 오동작하는 경우가 발생된다.
따라서 본 발명이 이루고자하는 기술적 과제는, LVTTL 인터페이스를 갖는 반도체 메모리장치에서 시스템 잡음과 내부 잡음의 차이로 인한 차동증폭형 입력버퍼의 오동작을 방지할 수 있는 기준전압 발생방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 반도체 메모리장치에 사용되는 일반적인 차동증폭형 입력버퍼의 회로도
도 2는 본 발명에 따른 기준전압 발생방법을 설명하기 위한 회로도
상기 기술적 과제를 달성하기 위한 본 발명에 따른 기준전압 발생방법은, 기준전압을 기준으로 하여 외부로부터 입력되는 입력신호를 증폭하는 차동증폭형 입력버퍼에 대한 기준전압을 발생하는 방법에 있어서, 상기 입력신호를 수신하는 단계; 및 상기 수신된 입력신호를 정류하여 일정한 레벨을 갖는 상기 기준전압을 생성하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 기준전압 발생방법을 설명하기 위한 회로도이다.
도 2를 참조하면, 반도체 메모리장치의 외부에서 입력되는 입력신호(Vin)가 정류회로(21)에 입력되고, 상기 정류회로(21)는 상기 입력신호(Vin)를 정류하여 소정의 일정한 레벨을 갖는 기준전압(Vref)을 발생한다.
이에 따라 차동증폭형 입력버퍼(23)는 상기 정류회로(21)에서 발생된 상기 기준전압(Vref)을 기준으로 하여 외부로부터 입력되는 상기 입력신호(Vin)를 증폭하고 그 결과를 출력신호(Vout)로서 출력하게 된다.
따라서 이 경우에는 상기 입력신호(Vin)는 반도체 메모리장치 외부와의 인터페이스를 거치면서 시스템 잡음(Noise)을 타게되고 또한 상기 정류회로(21)에서 상기 입력신호(Vin)에 의해 발생된 상기 기준전압(Vref)도 역시 시스템 잡음을 타게 된다.
이에 따라 상기 입력신호(Vin)와 상기 기준전압(Vref)은 동일한 잡음에 영향을 받게 되므로 상기 차동증폭형 입력버퍼(23)에 입력되는 상기 입력신호(Vin)의 레벨과 상기 기준전압(Vin)의 레벨은 동일한 방향으로 변동되게 된다.
따라서 LVTTL 인터페이스를 갖는 반도체 메모리장치에서 상술한 본 발명에 따른 기준전압 발생방법을 이용함으로써 시스템 잡음과 내부 잡음의 차이로 인한 차동증폭형 입력버퍼의 오동작을 방지할 수 있다.
한편 상기 반도체 메모리장치가 디램(DRAM)일 경우에는, 외부로부터 입력되는 상기 입력신호(Vin)는 클럭신호(CLK), 로우어드레스 스트로브 신호(RASB), 칼럼어드레스 스트로브 신호(CASB), 칩 선택신호(CSB), 및 라이트 인에이블 신호(WEB)등 여러가지가 있으나, 상기 기준전압(Vref)을 발생하기 위한 상기 입력신호(Vin)로서 상기 클럭신호(CLK)를 사용하는 것이 가장 바람직하다.
그 이유는 디램의 경우 파우워업(Power-up) 과정을 거치면서 안정상태를 유지하는 동안에도 상기 클럭신호(CLK)는 반도체 메모리장치로 계속적으로 입력되기 때문이며, 또한 상기 클럭신호(CLK)는 일정한 주기를 가지고 논리"하이"로부터 논리"로우"로 천이(Transition)이 일어나기 때문이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 기준전압 발생방법은, LVTTL 인터페이스를 갖는 반도체 메모리장치에 이용되면 시스템 잡음과 내부 잡음의 차이로 인한 차동증폭형 입력버퍼의 오동작을 방지할 수 있는 장점이 있다.

Claims (1)

  1. 기준전압을 기준으로 하여 외부로부터 입력되는 입력신호를 증폭하는 차동증폭형 입력버퍼에 대한 기준전압을 발생하는 방법에 있어서,
    상기 입력신호를 수신하는 단계; 및
    상기 수신된 입력신호를 정류하여 일정한 레벨을 갖는 상기 기준전압을 생성하는 단계를 구비하는 것을 특징으로 하는 기준전압 발생방법.
KR1020000004943A 2000-02-01 2000-02-01 반도체 메모리장치의 기준전압 발생방법 KR20010077271A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000004943A KR20010077271A (ko) 2000-02-01 2000-02-01 반도체 메모리장치의 기준전압 발생방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000004943A KR20010077271A (ko) 2000-02-01 2000-02-01 반도체 메모리장치의 기준전압 발생방법

Publications (1)

Publication Number Publication Date
KR20010077271A true KR20010077271A (ko) 2001-08-17

Family

ID=19643473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000004943A KR20010077271A (ko) 2000-02-01 2000-02-01 반도체 메모리장치의 기준전압 발생방법

Country Status (1)

Country Link
KR (1) KR20010077271A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675274B1 (ko) * 2004-12-09 2007-01-26 삼성전자주식회사 입력 회로 및 방법
KR100920833B1 (ko) * 2007-11-13 2009-10-08 주식회사 하이닉스반도체 반도체 집적 회로의 입력 버퍼

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675274B1 (ko) * 2004-12-09 2007-01-26 삼성전자주식회사 입력 회로 및 방법
KR100920833B1 (ko) * 2007-11-13 2009-10-08 주식회사 하이닉스반도체 반도체 집적 회로의 입력 버퍼

Similar Documents

Publication Publication Date Title
US6717460B2 (en) Semiconductor device
US7602653B2 (en) Multimode data buffer and method for controlling propagation delay time
KR20010101633A (ko) 반도체 기억 장치
US6018236A (en) Differential voltage regulator
US20060062313A1 (en) Circuit and method for reducing noise interference in digital differential input receivers
TW200414222A (en) Input buffer circuit of a synchronous semiconductor memory device
US7936632B2 (en) Semiconductor device including an internal circuit receiving two different power supply sources
KR20010077271A (ko) 반도체 메모리장치의 기준전압 발생방법
JPS6282595A (ja) 共通ゲ−トを有するｍｏｓ差動センス増幅器
KR100780595B1 (ko) 반도체 메모리 소자 및 그 구동방법
JP2004111031A (ja) 能動負荷回路を具備する半導体メモリ装置及びそれに関連した方法
US6429743B2 (en) Signal conversion circuit for stable differential amplification and semiconductor device provided with the same as input buffer
JPH1092199A (ja) 内部電圧発生回路
JPH04154212A (ja) 半導体記憶装置の出力回路
US6178109B1 (en) Integrated circuit memory devices having reduced susceptibility to reference voltage signal noise
US5940330A (en) Synchronous memory device having a plurality of clock input buffers
KR920022297A (ko) 다이너믹 랜덤 액세스 메모리 장치
US6934204B2 (en) Semiconductor device with reduced terminal input capacitance
JP2001229676A (ja) 集積回路
KR100247922B1 (ko) 저전압용전류센스앰프회로
KR100808581B1 (ko) 글리치 방지 기능을 갖는 입력 버퍼 회로
US6002637A (en) Input buffer circuit
KR100333700B1 (ko) 동기식 디램의 데이터 스트로브 버퍼
KR100333701B1 (ko) 동기식 디램의 데이터 스트로브 버퍼
KR20010063500A (ko) 파워 업 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination