KR20010071726A - 회로장치와 이 회로장치를 구비한 광학 판독/기록장치 - Google Patents

회로장치와 이 회로장치를 구비한 광학 판독/기록장치 Download PDF

Info

Publication number
KR20010071726A
KR20010071726A KR1020017000077A KR20017000077A KR20010071726A KR 20010071726 A KR20010071726 A KR 20010071726A KR 1020017000077 A KR1020017000077 A KR 1020017000077A KR 20017000077 A KR20017000077 A KR 20017000077A KR 20010071726 A KR20010071726 A KR 20010071726A
Authority
KR
South Korea
Prior art keywords
current
output
voltage
signal
semiconductor element
Prior art date
Application number
KR1020017000077A
Other languages
English (en)
Inventor
반덴홈베르그요하네스에이.티.엠.
임민크알베르트에이치.제이.
듀크만스아이제씨.
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010071726A publication Critical patent/KR20010071726A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Optical Head (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 회로장치는 공급 전압(Vdd 및 Vss)을 수신하는 제 1 및 제 2 공급 단자(1, 2)를 갖는다. 이 회로장치는 입력신호(Si)를 수신하는 입력 단자(3)와 출력신호(So)를 공급하는 출력 단자(4)를 더 갖는다. 회로장치는 입력신호(Si)에 대해 출력신호(So)의 d.c. 레벨의 시프트를 달성하는 레벨 시프트수단을 더 구비한다. 레벨 시프트수단은 전류 공급원(5)과 저항수단(6)을 구비한다. 출력 단자(4)는 전류 공급원(5)의 출력에 접속된다. 또한, 출력 단자(4)는 저항수단(6)을 통해 입력 단자(3)에 접속된다. 또한, 본 발명은, 이와 같은 회로장치를 구비한, 광 기록매체를 판독/기록하는 장치에 관한 것이다.

Description

회로장치와 이 회로장치를 구비한 광학 판독/기록장치{CIRCUIT ARRANGEMENT AND OPTICAL READ/WRITE DEVICE INCLUDING THE CIRCUIT ARRANGEMENT}
본 발명은, 전원에 접속하기 위한 제 1 및 제 2 공급 단자와, 입력신호를 수신하기 위한 입력 단자와, 출력신호를 공급하기 위한 출력 단자를 갖고, 입력신호에 대해 출력신호의 d.c. 레벨의 시프트를 달성하기 위한 레벨 시프트수단을 더 구비한 회로장치에 관한 것이다.
더구나, 본 발명은, 이와 같은 회로장치를 구비한, 광 정보매체에 정보를 판독 및/또는 기록하는 장치에 관한 것이다.
서두에서 정의된 형태의 회로장치는, 서로 다른 공급전압을 사용하여 동작하는 2개의 회로 사이에서 신호가 전달될 수 있도록 한다. 이와 같은 회로장치는 US 4,794,283에 공지되어 있다. 종래의 회로장치는 제 1 및 제 2 제어가능한 반도체 소자를 지닌 증폭단을 갖고, 이 반도체 소자들 각각은 주 전류 경로와 제어 전극을 가지며, 주 전류 경로는 공급 단자 사이에서 서로 직렬로 배치된다. 이 회로장치는, 제 1 및 제 2 인버터를 갖고, 제 1 인버터는 2개의 주 전류 경로 사이에 있는 노드에 접속된 입력을 가지며, 제 2 인버터는 제 1 인버터의 출력에 접속된 입력을 갖는다. 제 2 인버터의 출력은 레벨 시프트된 출력신호를 공급하는 출력 단자를 구성한다. 제어가능한 반도체 소자의 제어 전극 각각은 각각의 용량 임피던스를통해 입력 단자에 접속된다. 더구나, 각각의 제어 전극은 그 자신의 피드백 회로를 통해 제 1 인버터의 출력에 접속된다. 이러한 종래의 회로장치는 제 1 또는 제 2 상태를 취할 수 있으며, 한가지 상태로부터 다른 상태로의 전환은 입력신호의 전압의 전이에 응답하여 이루어질 수 있다. 이와 같은 종래의 회로장치는, 입력신호의 전이가 너무 느리면 어떠한 상태의 변화도 발생하지 않는다는 문제점을 갖고 있었다.
결국, 본 발명의 목적은, 입력신호의 느린 전이의 경우에도 신뢰할 수 있는 출력신호를 공급하는, 서두에서 정의된 형태의 회로장치를 제공함에 있다. 상기한 목적을 달성하기 위해, 본 발명은, 상기 레벨 시프트수단이 전류 공급원과 저항수단을 구비하고, 상기 출력 단자는 전류 공급원의 출력에 접속되며, 이 출력 단자는 저항수단을 통해 입력 단자에 접속된 것을 특징으로 한다. 입력 단자가 저임피던스 신호 발생원에 접속되고 출력이 수신회로의 고임피던스 입력에 접속될 때, 전류 공급원에 의해 결정된 전류가 저항수단을 통해 흘러, 저항수단 양단에 전압 강화를 생성한다. 이와 같은 전압 강하는, 입력 단자 상의 신호와 출력 단자 상의 신호 사이에 d.c. 레벨의 시프트를 일으킨다. 입력 단자 상의 신호의 저주파 성분은 방해받지 않은 출력 단자에도 도달함으로써, 출력 단자 상의 신호가 입력신호의 느린 전이를 신뢰할 수 있게 추적하게 된다. 본 발명에 따른 회로장치는, 디지탈 신호와 아날로그 신호 모두의 레벨을 시프트하는데 적합하다.
바람직한 실시예에 있어서, 회로장치는, 기준 전압을 공급하는 기준 전압 발생원과, 바이어스 전압을 수신하는 또 다른 입력 단자를 갖고, 전류 공급원에 의해발생된 전류를 기준 전압과 바이어스 전압의 차이값의 함수인 값으로 설정하는 설정수단을 더 구비한다. 전류 발생원에 의해 발생된 전류가 기준 전압과 바이어스 전압의 전압차의 함수이기 때문에, 본 실시예에 있어서 원하는 d.c. 레벨은 기준 단자 상의 바이어스 전압을 사용하여 설정될 수 있다.
본 발명에 따른 회로장치의 바람직한 실시예는, 바이어스 전압과 입력신호가 서로 동일한 공급 전압을 사용하여 전력이 공급되는 회로에 의해 공급되는 것을 특징으로 한다. 공급 전압의 변동의 결과로 생긴 입력신호의 교란은, 바이어스 전압에 대응하는 교란을 일으킨다. 이것은, 회로장치의 전술한 바람직한 실시예에 있어서 교란이 상쇄되도록 한다.
본 발명의 실용적인 변형예는, 기준 전압 발생원이 또 다른 저항수단을 통해 상기 또 다른 입력 단자에 접속되고, 전류 공급원이 상기 또 다른 저항수단을 통해 상기 또 다른 입력수단에 마찬가지로 접속된 입력 분기를 갖는 제 1 전류 거울의 출력 분기를 구비하며, 출력 분기가 출력 단자에 접속된 것을 특징으로 한다. 또 다른 입력 단자가 바이어 전압 발생원에 접속되면, 바이어스 전압 발생원에 의해 공급된 전압에 의존하는 전류가 또 다른 저항수단과 전류 거울의 입력 분기를 통해 흐르게 된다. 출력 분기에서는, 전류 거울이 입력 분기를 통과한 전류에 비례하는 전류를 발생하여, 또 다른 저항수단 양단의 전압 강하에 비례하는 저항수단 양단의 전압 강하를 일으킨다. 바람직하게는, 전류 거울, 저항수단과 또 다른 저항수단은, 저항수단 양단의 전압 강하가 또 다른 저항수단 양단의 전압 강화와 동일하게 되도록 서로에 대해 치수를 갖게 된다. 상기한 저항수단과 또 다른 저항수단은 예를 들면 서로 동일한 저항값을 갖고, 상기한 전류 거울은 1:1 전류 거울이다. 회로장치의 실용적인 실시예에 있어서, 상기 기준 전압 발생원은 제 1 및 제 2 저항수단을 갖는 분압기를 구비하고, 기준 출력점은 분압기의 제 1 탭으로 이루어지며, 이 탭은 제 1 저항수단을 통해 제 1 공급 단자에 접속되고 제 2 저항수단을 통해 제 2 공급단자에 접속되며, 설정수단은 주 전류 경로와 제어 전극을 갖는 제 1 제어가능한 반도체 소자를 구비하고, 기준 출력점은 제 1 제어가능한 반도체 소자의 제어 전극을 통해 상기 또 다른 저항수단에 접속된다.
본 실시예에 있어서는, 분압기가 기준 전압 발생원으로서 동작한다. 분압기는 제 1 제어가능한 반도체 소자의 제어 전극으로 거의 일정한 전압을 공급한다. 이 결과, 또 다른 저항수단이 접속되는 제어가능한 반도체 소자의 주 전극 상의 전압도 거의 일정하게 된다. 상기한 또 다른 저항수단을 통과한 전류는, 주로 제 1 제어가능한 반도체 소자의 주 전류 경로를 통해 제 1 전류 거울의 입력 분기에 의해 공급된다.
본 발명에 따른 회로장치의 흥미있는 실시예는, 상기 전류 발생원이 제 2 전류 거울의 출력 분기를 더 구비하고, 상기 제 1 및 제 2 전류 거울 중에서 한 개는 전류배출(current-draining) 전류 거울이며 상기 잔류 거울 중에서 나머지 한 개는 전류공급 전류 거울이고, 제 2 전류 거울의 입력 분기는 상기 또 다른 저항수단과 출력 단자에 접속된 제 2 전류 거울의 출력 분기를 통해 상기 또 다른 입력 단자에도 접속된 것을 특징으로 한다. 본 실시예는, 출력 단자 상의 신호의 d.c. 레벨이 입력 단자 상의 신호에 대해 더 높은 레벨 뿐만 아니라 더 낮은 레벨로 설정될 수있다는 이점을 갖는다.
또 다른 흥미있는 실시예에 있어서, 상기 설정수단은 제 1 및 제 2 제어가능한 반도체 소자를 구비하고, 기준 전압 발생원은 제 1 및 제 2 저항수단과 제 3 및 제 4 제어가능한 반도체 소자를 갖는 분압기를 구비하며, 전류 발생원은 제 2 전류 거울의 출력 분기를 더 구비하고, 상기 제 1 및 제 2 전류 거울 중에서 한 개는 전류배출 전류 거울이며 상기 전류 거울 중에서 나머지 한 개는 전류공급 전류 거울이고, 상기 반도체 소자들 각각은 주 전류 경로와 제어 전극을 가지며, 제 1 반도체 소자의 제어 전극과 제 3 반도체 소자의 제어 전극은 분압기의 제 1 탭에 접속되고, 제 2 반도체 소자의 제어 전극과 제 4 반도체 소자의 제어 전극은 분압기의 제 2 탭에 접속되며, 분압기의 제 1 탭은 제 1 저항수단을 통해 제 1 공급 단자에 접속되고 제 2 저항수단을 통해 제 2 공급 단자에 접속되며, 상기 설정수단은 제 1 제어가능한 반도체 소자의 주 전류 경로를 통해 제 1 전류 거울의 입력 분기에 접속되고 제 2 반도체 소자의 주 전류 경로를 통해 제 2 전류 거울의 입력 분기에 접속되며, 상기 또 다른 입력 단자는 상기 또 다른 저항수단을 통해 노드에 접속되고, 분압기의 제 1 탭과 제 2 탭은 제 3 반도체 소자의 주 전류 경로와 제 4 반도체 소자의 주 전류 경로를 통해 서로 접속된다. 본 실시예에 있어서, 주로 저항수단의 저항값에 의해 결정된 전류값을 갖는 전류가 제 1 저항수단, 제 3 반도체 소자, 제 4 반도체 소자 및 제 2 저항수단으로 이루어진 분압기를 통해 흐르게 된다. 노드 상의 전압은, 분압기의 탭 상의 전압의 평균값과 거의 동일한 값으로 고정된다.
바람직하게는, 상기 저항수단과 또 다른 저항수단 각각에는 용량성수단에 의해 분로가 설치된다(shunted). 저항수단에 분로를 설치함으로써, 입력 단자에 있는 고주파 변동이 출력 단자로 더 잘 전달될 수 있게 된다. 또 다른 저항수단에 분로를 설치하는 것은, 공급 전압 변동에 의해 발생된 입력신호의 고주파 변동에 대한 보상을 제공한다.
본 발명에 따른 회로장치는, 광 데이터 매체에 정보를 판독 및/또는 기록하는 장치에 사용하는데 매우 적합하다.
본 발명의 이와 같은 발명내용과 또 다른 발명내용을 첨부도면을 참조하여 설명한다. 도면에 있어서,
도 1은 본 발명에 따른 회로장치의 제 1 실시예를 나타낸 것이고,
도 2는 본 발명에 따른 회로장치의 제 2 실시예를 나타낸 것이며,
도 3은 본 발명에 따른 회로장치의 제 3 실시예를 나타낸 것이고,
도 4는 광 정보매체의 정보를 판독 및/또는 기록하기 위한 본 발명에 따른 장치를 개략적으로 나타낸 것이며,
도 5는 도 4에 도시된 장치를 더욱 상세히 나타낸 것이고,
도 6은 도 5에 있어서 화살표 VI으로 나타낸 부분을 도시한 것이며,
도 7은 도 4에 도시된 장치의 일부분을 더욱 더 상세히 나타낸 것이다.
도 1은, 높은 공급 전압 Vdd와 낮은 공급 전압 Vss를 각각 받는 제 1 공급단자(1)와 제 2 공급 단자(2)를 갖는 회로장치를 나타낸 것이다. 이 회로장치는 입력신호를 수신하는 입력 단자(3)를 더 갖는다. 회로장치는, 입력신호에 대해 d.c. 레벨이 시프트된 신호 So를 출력 단자(4) 상에 생성하는 레벨 시프트수단(5, 6)을 더 갖는다. 레벨 시프트수단은 전류 공급원(5)과 저항수단(6)을 구비한다. 출력 단자(4)는 전류 공급원(5)의 출력에 접속되고, 저항 임피던스(6)로 이루어진 저항수단은 출력 단자(4)를 입력 단자(3)에 접속한다.
도 1에 도시된 회로장치는 다음과 같이 동작한다. 전압 신호 Si를 공급하는 전압 신호 발생원이 입력 단자(3)에 접속되었을 때, 전류 I는 전류 공급원(5)으로부터 저항 임피던스(6)를 통해 전압 신호 발생원으로 흐른다. 이 결과, 저항 임피던스(6)의 양단에 전압 강하가 생성된다. 이것은 신호 단자에 신호 So를 발생하며, 이 신호는 입력신호 Si에 대해 d.c. 레벨이 시프트된다. d.c. 레벨의 원하는 시프트는, 전류 I의 극성 및 크기와 저항 임피던스(6)의 크기의 적절한 선택에 의해 달성될 수 있다.
도 1에 도시된 본 발명에 따른 회로장치의 실시예는, 바이어스 전압 Sis를 수신하는 또 다른 입력 단자(7)를 갖는다. 이와 같은 또 다른 입력 단자(7)는, 또 다른 저항 임피던스(8)로 이루어진 또 다른 저항수단을 통해 기준 전압 발생원(10)의 출력(9)에 접속된다. 이 회로장치는, 전류 공급원(5)에 의해 발생된 전류 I를 또 다른 저항수단(8)을 통해 흐르는 전류 I'의 함수인 값으로 설정하는 설정수단(11)을 더 구비한다. 또 다른 입력 단자(7)가 바이어스 전압 발생원에 접속되었을 때, 전류 I'은 또 다른 저항수단(8)을 통해 발생되며, 이 전류는 기준 전압 발생원의 출력(9)에 있는 전압과 바이오스 전압 발생원에 의해 공급되며 또 다른 출력 단자(7)에 존재하는 전압 Sis의 전압차에 비례한다. 설정수단(11)의 도움으로, 전류 공급원(5)에 의해 발생된 전류 I가 또 다른 저항수단(8)을 통과한 전류 I'의 함수에 해당하는 값으로 설정되게 된다. 따라서, 도 1에 도시된 본 발명에 따른 회로장치에 있어서 d.c. 레벨의 시프트는, 외부 전압 발생원을 사용하여 원하는 값으로 설정될 수 있다.
도 2에 있어서, 도 1의 부분에 대응하는 부분은 동일한 도면부호를 갖는다. 도 2는 도 1에 도시된 실시예의 실용적인 변형예를 나타낸 것이다. 본 변형예에 있어서, 기준 전압 발생원(10)은 분압기(12, 13)를 구비한다. 반도체 소자 14는 제어 전극(143)과 주 전극(141, 142) 사이에 주 전류 경로를 갖는다. 제어 전극(143)은 분압기(12, 13)의 제 1 탭(9)에 접속되며, 이 탭은 기준 출력을 구성한다. 분압기(12, 13)는 제 1 저항수단(12)과 제 2 저항수단(13)을 갖고, 분압기의 제 1 탭(9)은 제 1 저항수단(12)을 통해 제 1 공급 단자(1)에 접속되며, 제 2 저항수단(13)을 통해 제 2 공급 단자(2)에 접속된다. 전류 공급원(5)은 입력 분기(16)와 출력 분기(17)를 갖는 제 1 전류 거울로 이루어진다. 기준 출력(9)은 제 1 제어가능한 반도체 소자(14)의 제어 전극을 통해 제 1 전류 거울의 입력 분기(16)에 접속된다. 이때, 제 1 제어가능한 반도체 소자(14)와 제 1 전류 거울의 입력 분기(17)는 함께 설정수단을 구성한다. 전류 거울의 출력 분기(17)는 출력 단자(4)에 접속된다. 이 전류 거울은 1개보다 많은 출력 분기를 가질 수 있다. 본 실시예에 있어서, 전류 거울은 또 다른 출력 단자(21)에 접속된 또 다른 출력분기(18)를 갖는다. 이 또 다른 출력 단자(21)는 저항 임피던스(19)를 통해 또 다른 입력 단자(20)에 접속된다. 입력 분기(16)는, 다이오드 접속된 제어가능한 반도체 소자(21)의 주 전류 경로로 이루어진다. 출력 분기(22)와 또 다른 출력 분기(18)는 제어가능한 반도체 소자(22, 22") 각각의 주 전류 경로로 이루어진다. 이들 반도체 소자 21, 22 및 22'의 제어 전극은 서로 연결된다. 각각의 반도체 소자는 제 1 공급 단자(1)에 연결된 주 소자를 갖는다.
도 2에 도시된 실시예에 있어서, 분압기(12, 13)는 기준 전압 발생원으로서 동작한다. 분압기(12, 13)는 제 1 제어가능한 반도체 소자(14)의 제어전극(143)으로 거의 일정한 전압을 공급한다. 제어 전극(143)과 주 전극(142) 사이에는 거의 일정한 전압차가 존재하므로, 주 전극(142) 상의 전압도 거의 일정하게 된다. 제 1 전류 거울의 입력 분기(16)를 통해, 제 1 제어가능한 반도체 소자(14)의 주 전류 경로는 기준 출력(9) 상의 기준 전압과 입력 단자(7) 상의 바이어스 전압 Sis의 차이에 대략 비례하는 전류 I'을 공급한다. 이와 같은 전압 I'은 전류 거울에 의해 복제됨으로써, 저항 임피던스(6) 양단에 전압 강하가 발생되며, 이 전압 강하는 EH 다른 저항 임피던스(8) 양단의 전압 강하에 비례한다. 바람직하게는, 저항 임피던스(6) 양단의 전압 강하가 또 다른 저항 임피던스(8) 양단의 전압 강하와 동일하도록, 전류 거울, 저항 임피던스(6)와 또 다른 저항 임피던스(8)는 서로에 대해 배분된다.
도 3에 있어서, 동일한 도면부호를 지닌 부분은 도 2에 도시된 부분에 대응한다. 마찬가지로, 부분 9A, 14A, 16A, 17A, 21A 및 22A는 도 2에 도시된 부분 9,14, 16, 17, 21 및 22에 각각 대응한다. 도 3에 도시된 본 발명에 따른 회로장치의 실시예에 있어서, 전류 공급원은 전류공급 제 1 전류 거울의 출력 분기(17A)와 전류배출 제 2 전류 거울의 출력 분기(17B)를 구비한다. 이 전류 공급원의 출력은 상기한 출력 분기(17A, 17B) 사이에 있는 노드(17)로 이루어진다.
상기한 회로장치는, 주 전극과 주 전류 경로를 각각 갖는 제 2 제어가능한 반도체 소자(14B), 제 3 제어가능한 반도체 소자(24A)와 제 4 제어가능한 반도체 소자(24B)를 갖는다. 제 2 전류 거울의 입력 분기(16B)는 제 2 제어가능한 반도체 소자(14B)의 주 전류 경로를 통해 노드(15)에 접속된다. 분압기의 제 1 저항 임피던스(12)와 제 2 저항 임피던스(13)는, 제 3 제어가능한 반도체 소자(24A)와 제 4 제어가능한 반도체 소자(24B)의 연속적인 주 전류 경로를 통해 서로 접속된다. 제 3 제어가능한 반도체 소자(24A)는 그것의 제어 전극(24A3)이 제 1 제어가능한 반도체 소자(14A)의 제어 전극(14A3)에 접속된다. 제 4 제어가능한 반도체 소자(24B)의 제어 전극(24B3)과 제 2 제어가능한 반도체 소자(14B)의 제어 전극(14B3)은 서로 접속되고 분압기의 제 2 탭(9B)에 접속된다. 제 1 탭(9A)은, 제 3 제어가능한 반도체 소자(24A)의 주 전류 경로와 제 4 제어가능한 반도체 소자(24B)의 주 전류 경로를 통해 제 2 탭(9B)에 접속된다. 본 실시예에 있어서, 저항 임피던스 8 및 6은 용량 임피던스 25 및 26에 의해 각각 분로가 설치된다.
도 3에 도시된 상태에서, 회로장치는 회로장치가 접속된 공급 전압 Vdd, Vss와 다른 공급 전압 Vdd', Vss'에 접속된 공급 단자(31, 32)를 갖는 또 다른 회로(30)에 접속된다. 이 또 다른 회로(30)는, 회로의 입력 단자(3)에 신호 Si를공급하는 신호 발생원(36)을 갖는다. 이 신호 Si는 (Vdd'+Vss')/2와 거의 동일한 d.c. 레벨을 갖는다. 이 또 다른 회로(30)는, 저항 임피던스(33, 34)와 연산 증폭기(35)로 이루어진 바이어스 전압 발생원을 더 갖는다. 이 저항 임피던스(33, 34)의 저항값이 동일한 경우에, 바이어스 전압 발생원은 (Vdd' + Vss')/2와 동일한 바이어스 전압 Sis를 공급한다.
도 3에 도시된 회로장치는 다음과 같이 동작한다. 공급 단자(1, 2)가 공급 전압 Vdd 및 Vss에 연결되었을 때, 저항 임피던스(12), 제 3 반도체 소자(24A), 제 4 반도체 소자(24B)와 저항 임피던스(13)를 통해 전류 Ib가 흐른다. 전류 Ib의 값은 주로 저항 임피던스(12, 13)의 저항값에 의해 결정된다. 이때, 저항 임피던스(12, 13)가 동일한 저항값 R을 갖는 것으로 가정한다. 그러나, 이것이 필수적인 것은 아니다.
또 다른 입력 단자(7)가 접속되지 않은 경우에, 회로장치는 중립 상태를 취하며, 이때 전극 14A1과 14A3 사이, 전극 14B1과 14B3 사이, 전극 24A1과 24A3 사이 및 전극 24B1과 24B3 사이에서 거의 동일한 전압 강하가 나타난다. 따라서, 노드(15)는 대략 (Vdd + Vss)/2에 해당하는 전압 Vref로 존재한다. 제 1 반도체 소자(14A)와 제 2 반도체 소자(14B)의 주 전류 경로를 통해, 제 3 반도체 소자(24A)와 제 4 반도체 소자(24B)를 통과한 전류 Ib와 대략 동일한 진폭 및 동일한 방향을 갖는 영 입력 전류(quiescent current)가 흐른다. 이와 같은 상태에서, 제 1 전류 거울의 입력 분기(16A)와 출력 분기(17A)도 전류 Ib를 공급한다. 제 2 전류 거울의 입력 분기(16B)와 출력 분기(17B)는 전류 Ib를 배출한다. 이와 같은상태에서, 제 2 전류 거울의 출력 분기(17B)는 제 1 전류 거울의 출력 분기(17A)에 의해 공급된 전류와 동일한 전류를 배출한다. 따라서, 전류 거울의 출력 분기(17A, 17B)로 이루어진 전류 공급원은 어떠한 전류도 발생하지 않으며, 그 결과, 저항 임피던스(6) 양단에 전압 강하를 발생하지 않는다.
또 다른 입력 단자(7)가 기준 전압 Vref보다 낮은 바이어스 전압 Sis를 갖는 바이어스 전압 발생원에 접속되었을 때, 전류 I'이 노드(15)로부터 또 다른 저항 임피던스(8)를 통해 또 다른 입력 단자(7)로 흐른다. 이에 따라, 제 1 반도체 소자(14A)는, 전극 14A1 및 14A3 양단의 전압 강하가 약간 증가하고, Ib + I'/2와 대략 동일한 전류가 그것의 주 전류 경로를 통해 흐르도록 동작한다. 이와 같은 전류는 제 1 전류 거울의 입력 분기(16A)에 의해 공급된다. 따라서, 제 1 전류 거울도 전류 Ib + I'/2를 공급한다. 이에 따라, 제 2 반도체 소자(14B)는, 전극 14B1 및 14B3 양단의 전압 강하가 약간 감소하고 Ib - I'/2와 대략 동일한 전류가 그것의 주 전류 경로를 통해 흐르도록 동작한다. 이 전류는 제 2 전류 거울의 입력 분기(16B)에 의해 배출된다. 따라서, 제 2 전류 거울의 출력 분기도 전류 Ib - I'/2를 배출한다. 이에 따라서, 전류 거울의 출력 분기(17A, 17B)로 이루어진 전류 공급원은, 전류 I'을 발생하고, 그 결과 저항 임피던스(6) 양단에 전압 강하를 생성하는데, 이 전압 강하는 또 다른 저항 임피던스(8) 양단의 전압 강하에 대응한다.
바이어스 전압 공급원이 기준 전압 Vref보다 높은 바이어스 전압 Sis를 공급하는 경우에, 전류 I'이 또 다른 입력 단자(7)로부터 노드(15)로 흐른다. 이때, 제 1 반도체 소자(14A)에는, 전극 14A1 및 14A3 양단의 전압이 중립 상태에 대해 약간증가하고, 전류 Ib + I'/2가 그것의 주 전류 경로를 통해 흐르는 설정이 주어진다. 또한, 제 2 반도체 소자(14B)에는, 전극 14B1 및 14B3 양단의 전압이 중립 상태에 대해 약간 증가하고 전류 Ib + I'/2가 그것의 주 전류 경로를 통해 흐르는 설정이 주어진다. 이와 같은 상태에서, 전류 거울의 출력 분기(17A, 17B)로 이루어진 전류 공급원은 전류 I'을 배출함으로써, 저항 임피던스(6) 양단에 또 다른 전압 강화를 생성하는데, 이 전압 강하는 또 다른 저항 임피던스(8) 양단의 전압 강하에 대응한다.
따라서, 입력신호에 대한 출력신호 So의 d.c. 레벨에 있어서의 원하는 시프트가 바이어스 전압 Sis를 사용하여 제어될 수 있다. 도 3에 도시된 회로장치(0)와 또 다른 회로(30)의 조합에 있어서, 입력신호 Si에 대한 출력신호 So의 d.c. 레벨에 있어서의 시프트는 (Vdd + Vss)/2와 (Vdd' + Vss')/2의 차이값과 동일하다. 이 결과, 회로장치(0)와 또 다른 회로(30)에 대한 공급 전압은 서로에 무관하게 선택될 수 있다.
바이어스 전압 Sis와 입력신호 Si는 서로 동일한 공급 전압 Vdd', Vss'을 사용하여 전력이 공급된 회로(34, 35)에 의해 주어진다. 이와 같은 구성은, 공급 전압 Vdd', Vss'의 변동에 기인하는 입력신호 Si의 변동이 d.c. 레벨에 있어서의 시프트의 크기의 상보적인 변동에 의해 보상된다는 이점을 갖는다.
도 3에 도시된 실시예는, 레벨 시프트수단(22A, 17A, 17B, 22B, 6, 3, 4)의 도움으로 d.c. 레벨에 있어서 한 개의 신호 Si를 시프트시킬 수 있다. 이에 반해, 본 회로장치는, 도 2에 도시된 회로장치와 마찬가지로, 복수의 레벨 시프트수단을가질 수 있다. 이것은, 추가적인 설정수단이 필요없이, 복수의 신호를 d.c. 레벨에서 시프트될 수 있도록 한다.
본 발명에 따른 회로장치에 있어서 어떤 형태의 제어가능한 반도체 소자가 사용되는가는 본 발명의 본질과 무관하다. 상기한 회로장치를 구현하데 적합한 반도체 기술은, 예를 들어, CMOS, 바이폴라 기술 또는 BICMOS이다.
본 발명에 따른 레벨 시프트수단은, 광 정보매체에 정보를 판독 및/또는 기록하는 장치에 사용하는데 특히 적합하다. 이와 같은 장치를 도 4에 도시하였다.
정보매체(51)는, 예를 들면 1회 기록형으로, 예를 들어 착탈가능한 형태의 정보매체이다. 이 정보매체는 재기록가능한 형태, 예를 들어, 정보층을 연속적으로 가열 및 냉각함으로써 결정 구조로 국부적으로 전환될 수 있는 비정질 구조를 갖는 물질로 이루어진 정보층을 지닌 정보매체일 수 있다. 이와 같은 물질은, 예를 들면, Te, Se 및 Sb의 합금이다. 이와 달리, 정보매체는, 예를 들어 광자기 형태를 가질 수 있다. 이들 정보매체는 자화가능한 물질로 구성된 정보층을 갖는다. 이와 같은 자화는, 정보층을 예를 들어 레이저 빔을 사용하여 큐리 온도를 초과하여 국부적으로 가열하고, 이와 동시에 그것을 자기장에 노출시킴으로써 영향을 받는다.
상기한 장치는, 제 1 동작 모드에서 정보신호 Sinfo에 응답하여 펄스화된 변환기 제어신호 St를 발생하는 제어부(57)를 구비한다. 정보신호는 입력신호 Si로부터 발생된다. 오류정정 인코딩수단(58)의 도움으로 오류정정 인코딩이 적용된다. 그후, 채널 인코딩수단(59)의 도움으로 채널 인코딩에 의해 결과적으로 얻어진 신호로부터 정보신호 Sinfo가 유도된다. 이때, 채널 인코딩수단(59)은, 예를 들면EFM 또는 EFM+ 채널 인코딩수단이다.
정보 기록 중에, 변환기(60)는 변환기 제어신호 St에 응답하여 정보매체(51)의 정보층(52) 내부에 물리적으로 검출가능한 복수의 패턴을 생성한다.
이 장치는 정보매체(51)로부터 정보를 판독하는 제 2 동작 모드를 갖는다. 정보매체(51)는, 전술한 것과 같은 장치를 사용하여 정보를 구비한 정보매체일 수 있으며, 이와 달리 다른 방식으로, 예를 들어 다른 장치, 예를 들면, 복수의 패턴이 프레싱에 의해 정보층 내부에 형성된 장치에서 얻어진 정보매체일 수도 있다. 도시된 장치에 있어서, 변환기(60)는 정보매체 내부의 물리적으로 검출가능한 복수의 패턴에 응답하여 판독신호 Sls를 발생하도록 더 구성된다. 판독신호를 발생하기 위한 변환기(60)는 방사원(61)을 구비한다. 이 장치는, 전력을 사용하여 방사원(61)에 전력을 공급하는, 본 경우에 있어서는 제어부(57)로 이루어진 전원을 더 갖는다. 전원은 변환기로부터 신호 Sp를 수신하는데, 이 신호는 방사원에 의해 방출된 방사선의 강도의 측정값에 해당한다. 전원(57)의 일부분을 구성하는 제어기구는 이 신호 Sp에 응답하여, 방사원에 의해 방출된 방사선의 강도가 방사원(61)의 경시변화 및/또는 워밍업에 의해 영향을 받지 않도록 하는 방식으로 방사원(62)으로 공급되는 전력을 제어한다. 예를 들어, 정보매체(51) 상에 지문에 발생한 경우에, 기록신호가 여전히 신뢰할 수 있게 기록될 수 있도록, 정보매체(51)의 상태에 맞추어 전원(61)으로 공급되는 전력을 변형하기 위해, 또 다른 제어기구가 설치될 수 있다. 이와 같은 제어기구는 정보매체로부터 반사된 방사선의 강도의 측정값에 해당하는 신호를 이용할 수 있다.
도시된 실시예에 있어서, 이 장치는 디스크 형태의 정보매체(51)로부터/정보매체에 정보를 판독 및 기록하도록 구성된다. 이와 같은 목적을 위해, 상기한 장치는 정보매체를 회전시키는 모터(63)와, 모터(63)를 제어하는 제어부(64)를 갖는다. 변환기(60)의 반경방향의 위치는 서보계(65)에 의해 결정된다. 서보계(65)와 제어부(64)는 마이크로프로세서(66)에 의해 제어된다. 이때, 모터(63), 제어부(64), 서보계(65)와 마이크로프로세서(66)는 통상적인 형태를 갖는다.
도시된 실시예에 있어서, 변환기(60)는 정보가 정보매체 상에 기록될 때와 정보가 정보매체(51)로부터 판독될 때의 모든 경우에 사용된다. 이와 달리, 정보를 기록 및 판독하는데 서로 다른 변환기가 사용될 수 있다. 변환기(60)를 도 5에 더욱 상세하게 도시하였다. 방사원(61) 이외에, 변환기(60)는 광학계, 제 1 검출기(70) 및 제 2 검출기(71)를 구비한다. 광학계는, 제 1 빔 스플리터(62), 렌즈(73), 제 2 빔 스플리터(74), 초점 대물렌즈(75)와 비점수차 부재(76)를 포함한다. 제 2 검출기(71)는 복수의 서브검출기로 분할되며, 적어도 서브검출기들은 정보매체(51) 상에 기록될 트랙의 방향으로 연장되는 라인(77)(도 6 참조)의 반대층에 배치된다. 정보 기록중에, 방사원(61)은 제어신호 St에 응답하여 방사빔을 발생한다. 제 1 빔 스플리터(72)는 방사선 내부의 방사선의 일부분을 제 1 검출기(70) 상에 투사한다. 제 1 검출기(70)에 의해 주어진 출력신호 Sp는, 인가된 전력에 대한 방사원(61)의 응답에 맞추어 방사원(61)으로 공급되는 전력을 변경하기 위해 전원부(57)로 인가된다. 렌즈(73)에 의해 빔 스플리터(74)를 거쳐 초점 대물렌즈(75)를 사용하여 정보매체(561)의 정보층(52) 위에 방사빔의 상이 더 형성되며, 상기한 층 내부에 물리적으로 검출가능한, 본 경우에는 광학적으로 검출가능한 효과를 생성한다. 장치의 제 2 동작 모드에서는, 방사원(61)이 마찬가지로 방사빔을 발생한다. 제 1 동작 모드에서와 동일한 방식으로, 방사빔의 상이 정보층(52) 위에 형성된다. 광학적으로 검출가능한 효과에 의존하여, 정보층(52)은 더 많은 방사빔 또는 더 적은 방사빔을 반사시킨다. 방사된 방사선의 상이 대물렌즈(75), 빔 스플리터(74) 및 비점수차 부재(76)를 거쳐 검출기 위에 형성된다. 검출기 상에 입사한 방사선에 응답하여, 검출기(71)는 신호, 본 경우에는 4중 신호를 발생한다. 전처리기는 4중 신호로부터 신호 FE, 신호 PP와 판독신호 Sls를 유도한다. 서보계(65)는, 신호 FE를 사용하여 정보매체(51) 상의 방사빔의 초점 제어를 수행한다. 서보계는 신호 PP를 사용하여 변환기(60)의 반경방향의 위치지정을 한다.
오류정정 디코딩수단(80)과 채널 디코딩수단(81) 수단의 도움으로, 출력신호 Sout이 판독신호로부터 유도된다.
방사원(61)을 위한 전원부(57)를 도 7에 더욱 상세히 나타내었다. 도시된 전원부(57)는, 제 1 및 제 2 공급 전압 Vss'과 Vdd'을 사용하여 전력이 공급되는 제 1 회로(110)와, 제 3 및 제 4 공급 전압 Vss 및 Vdd를 사용하여 전력이 공급되는 제 2 회로(120)를 갖는데, 이때 Vss'은 Vss와 다르고, Vdd'은 Vdd와 다르다. 전압 Vdd, Vdd'과 Vss'은 전원(미도시)에 의해 공급되며, 전압 Vss'은 접지를 통해 얻어진다. 전압 Vss는 전압 조정기(121)와 저항 임피던스(122)를 사용하여 전압 Vdd와 Vss'으로부터 유도된다. 전압 조정기(121)는, 예를 들면 제너 다이오드와 같은 항복소자이다. 제 2 회로(120)는, 신호 Sinfo에 대해 d.c. 레벨이 시프트된 신호Sinfo'와 신호 Lp에 대해 d.c. 레벨이 시프트된 신호 Lp'을 발생하는 회로(124)를 더 구비한다. 신호 Lp는 방사원(61)에 의해 소모되는 평균 전력을 제어하는 제어신호이다. 이 회로(124)는 도 2에 도시된 회로장치에 대응한다. 이와 달리, 도 3에 도시된 것과 같은 실시예에 있어서의 회로장치가 사용될 수 있다. 펄스 발생회로(125)는 d.c. 레벨이 시프트된 신호 Sinfo'로부터 맥동 신호 Sp를 유도한다. 상기한 신호 Sp는 방사원(61)에 대한 전력 공급을 위해 제어가능한 반도체 소자(127)를 제어하는 제어회로(126)로 인가된다. 방사원(61)은 반도체 소자(127)의 주 전류 경로 내부에 포함된다. 또한, 제어회로(126)는 d.c. 레벨 시프트된 신호 Lp'을 수신한다. 반도체 소자(127) 및 방사원(61)을 포함하는 부분에는 용량 임피던스(140)에 의해 분로가 설치된다. 이 결과, 방사원(61)을 구동하는데 필요한 비교적 큰 고주파 전류가 주로 반도체 소자(127), 방사원(61)과 용량 임피던스(140)로 이루어진 회로를 통해 흐르게 된다.
본 발명의 보호범위는 전술한 설명에 기재된 실시예에 한정되지는 않는다는 점에 유의하기 바란다. 또한, 본 발명의 보호범위는 청구항에서 사용된 도면부호에 의해서도 제한되지 않는다. 동사 "포함한다"라는 용어의 사용은 청구항에 기재된 것 이외의 구성요소의 존재를 배제하는 것은 아니다. 더구나, 구성요소 앞의 부정관사 "a"의 사용은 이와 같은 복수의 구성요소의 존재를 배제하는 것은 아니다.

Claims (9)

  1. 전원(Vdd, Vss)에 접속하기 위한 제 1 및 제 2 공급 단자(1, 2)와, 입력신호(Si)를 수신하기 위한 입력 단자(3)와, 출력신호(So)를 공급하기 위한 출력 단자(4)를 갖고, 입력신호(Si)에 대해 출력신호(so)의 d.c. 레벨의 시프트를 달성하기 위한 레벨 시프트수단(5, 6)을 더 구비한 회로장치에 있어서,
    상기 레벨 시프트수단이 전류 공급원(5)과 저항수단(6)을 구비하고, 상기 출력 단자(4)는 전류 공급원(5)의 출력에 접속되며, 이 출력 단자(4)는 저항수단(6)을 통해 입력 단자(3)에 접속된 것을 특징으로 하는 회로장치.
  2. 제 1항에 있어서,
    회로장치는, 기준 전압을 공급하는 기준 전압 발생원(10)과, 바이어스 전압(Sis)을 수신하는 또 다른 입력 단자(7)를 갖고, 전류 공급원(5)에 의해 발생된 전류(I)를 기준 전압과 바이어스 전압의 차이값의 함수인 값으로 설정하는 설정수단(11)을 더 구비한 것을 특징으로 하는 회로장치.
  3. 제 2항에 있어서,
    바이어스 전압(Sis)과 입력신호(Si)가 서로 동일한 공급 전압(Vdd', Vss')을사용하여 전력이 공급되는 회로(35, 36)에 의해 공급되는 것을 특징으로 하는 회로장치.
  4. 제 2항 또는 제 3항에 있어서,
    기준 전압 발생원(12, 13)이 또 다른 저항수단(8)을 통해 상기 또 다른 입력 단자(7)에 접속되고, 전류 공급원(5)이 상기 또 다른 저항수단(8)을 통해 상기 또 다른 입력수단(7)에 마찬가지로 접속된 입력 분기(16)를 갖는 제 1 전류 거울의 출력 분기(17)를 구비하며, 출력 분기(17)가 출력 단자(4)에 접속된 것을 특징으로 하는 회로장치.
  5. 제 4항에 있어서,
    상기 기준 전압 발생원(10)은 제 1 및 제 2 저항수단(12, 13)을 갖는 분압기(12, 13)를 구비하고, 기준 출력점(9)은 분압기의 제 1 탭으로 이루어지며, 이 탭은 제 1 저항수단(12)을 통해 제 1 공급 단자(1)에 접속되고 제 2 저항수단(13)을 통해 제 2 공급단자(2)에 접속되며, 설정수단(11)은 주 전류 경로와 제어 전극(143)을 갖는 제 1 제어가능한 반도체 소자(14)를 구비하고, 기준 출력점(9)은 제 1 제어가능한 반도체 소자(14)의 제어 전극(143)을 통해 상기 또 다른 저항수단(8)에 접속된 것을 특징으로 하는 회로장치.
  6. 제 4항에 있어서,
    상기 전류 발생원이 제 2 전류 거울의 출력 분기(17B)를 더 구비하고, 상기 제 1 및 제 2 전류 거울 중에서 한 개는 전류배출 전류 거울이며 상기 잔류 거울 중에서 나머지 한 개는 전류공급 전류 거울이고, 제 2 전류 거울의 입력 분기(16B)는 상기 또 다른 저항수단(8)과 출력 단자(4)에 접속된 제 2 전류 거울의 출력 분기(17B)를 통해 상기 또 다른 입력 단자(7)에도 접속된 것을 특징으로 하는 회로장치.
  7. 제 4항에 있어서,
    상기 설정수단(11)은 제 1 및 제 2 제어가능한 반도체 소자(14A, 14B)를 구비하고, 기준 전압 발생원(10)은 제 1 및 제 2 저항수단(12, 13)과 제 3 및 제 4 제어가능한 반도체 소자(24A, 24B)를 갖는 분압기(12, 13)를 구비하며, 전류 발생원은 제 2 전류 거울의 출력 분기(17B)를 더 구비하고, 상기 제 1 및 제 2 전류 거울 중에서 한 개는 전류배출 전류 거울이며 상기 전류 거울 중에서 나머지 한 개는 전류공급 전류 거울이고, 상기 반도체 소자들 각각은 주 전류 경로와 제어 전극(14A3, 14B3, 24A3, 24B3)을 가지며, 제 1 반도체 소자(14A)의 제어 전극(14A3)과 제 3 반도체 소자(24A)의 제어 전극(24A3)은 분압기의 제 1 탭(9A)에접속되고, 제 2 반도체 소자(14B)의 제어 전극(14B3)과 제 4 반도체 소자(24B)의 제어 전극(24B3)은 분압기의 제 2 탭(9B)에 접속되며, 분압기의 제 1 탭(9A)은 제 1 저항수단(12)을 통해 제 1 공급 단자(1)에 접속되고 제 2 저항수단(13)을 통해 제 2 공급 단자(2)에 접속되며, 상기 설정수단은 제 1 제어가능한 반도체 소자(14)의 주 전류 경로를 통해 제 1 전류 거울의 입력 분기(16)에 접속되고 제 2 반도체 소자(14B)의 주 전류 경로를 통해 제 2 전류 거울의 입력 분기(16B)에 접속되며, 상기 또 다른 입력 단자(7)는 상기 또 다른 저항수단(8)을 통해 노드(15)에 접속되고, 분압기(12, 13)의 제 1 탭(9A)과 제 2 탭(9B)은 제 3 반도체 소자(24A)의 주 전류 경로와 제 4 반도체 소자(24B)의 주 전류 경로를 통해 서로 접속된 것을 특징으로 하는 회로장치.
  8. 제 2항 내지 제 7항 중 어느 한 항에 있어서,
    상기 저항수단(6)과 또 다른 저항수단(8) 각각에는 용량성수단(26, 25)에 의해 분로가 설치된 것을 특징으로 하는 회로장치.
  9. 광 기록매체(51)에 정보를 판독 및/또는 기록하는 장치에 있어서, 제 1 쌍의 공급 전압(Vdd', Vss')에 접속된 제 1 회로(100)와 제 2 쌍의 공급 전압(Vdd, Vss)에 접속된 제 2 회로(124)를 갖고, 제 2 회로는 청구항 1 내지 8 중에서 어느 한항에 기재된 회로장치를 구비하며, 이 회로장치를 통해 제 1 회로는 제 2 회로로 신호(Lp)를 전달하고, 상기 장치는 오류정정 인코딩 및/또는 채널 인코딩을 사용하여 입력신호(Sin)로부터 정보신호(Sinfo)를 유도하는 오류정정 인코딩수단(58) 및/또는 채널 인코딩수단(59)을 더 구비하거나, 및/또는 오류정정 디코딩 및/또는 채널 디코딩을 사용하여 판독신호(Sls)로부터 출력신호(Sout)를 유도하는 오류정정 디코딩수단(80) 및/또는 채널 디코딩수단(81)을 구비한 것을 특징으로 하는 장치.
KR1020017000077A 1999-05-06 2000-04-20 회로장치와 이 회로장치를 구비한 광학 판독/기록장치 KR20010071726A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99201415.9 1999-05-06
EP99201415 1999-05-06
PCT/EP2000/003779 WO2000069070A1 (en) 1999-05-06 2000-04-20 Circuit arrangement and optical read/write device including the circuit arrangement

Publications (1)

Publication Number Publication Date
KR20010071726A true KR20010071726A (ko) 2001-07-31

Family

ID=8240182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017000077A KR20010071726A (ko) 1999-05-06 2000-04-20 회로장치와 이 회로장치를 구비한 광학 판독/기록장치

Country Status (6)

Country Link
EP (1) EP1095451A1 (ko)
JP (1) JP2002544698A (ko)
KR (1) KR20010071726A (ko)
CN (1) CN1316132A (ko)
BR (1) BR0006099A (ko)
WO (1) WO2000069070A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152923A (ja) * 2016-02-24 2017-08-31 株式会社デンソー 負荷駆動装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767946A (en) * 1987-01-12 1988-08-30 Tektronix, Inc. High-speed supply independent level shifter
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
DE69425368T2 (de) * 1994-04-15 2000-12-07 St Microelectronics Srl Schaltung zur Verschiebung des Signalpegels von hohem auf ein niedriges Potential
JPH08181546A (ja) * 1994-12-27 1996-07-12 Mitsubishi Electric Corp レベルシフト回路
US5682108A (en) * 1995-05-17 1997-10-28 Integrated Device Technology, Inc. High speed level translator

Also Published As

Publication number Publication date
WO2000069070A1 (en) 2000-11-16
BR0006099A (pt) 2001-04-03
CN1316132A (zh) 2001-10-03
EP1095451A1 (en) 2001-05-02
JP2002544698A (ja) 2002-12-24

Similar Documents

Publication Publication Date Title
JPS60190010A (ja) パルス幅変調信号による制御回路
KR19980018205A (ko) 광기록재생장치
KR920003504B1 (ko) 광학디스크 시스템의 광제어회로 및 그의 기준값 세팅방법
KR20000062845A (ko) 광디스크 재생장치에 이용되는 트래킹 에러 밸런스조정회로 및 전류제어회로 및 이를 탑재한 광디스크재생장치
US5574707A (en) Pulse width control apparatus for optical disk
JP2001274504A (ja) 半導体レーザ駆動回路
KR20010071726A (ko) 회로장치와 이 회로장치를 구비한 광학 판독/기록장치
JPH04195938A (ja) 光学的情報記録再生装置
US5003523A (en) Apparatus for recording and reproducing information on an optical disk with a focus servo system for avoiding influence of traverse signal during search
JPH0896394A (ja) 光ディスク用レーザ駆動装置
JPH0731823B2 (ja) 光源駆動回路
JPH09172329A (ja) 電流電圧変換回路及び光電変換装置
KR100374639B1 (ko) 광디스크 시스템의 광전력 조정방법, 장치 및 이를구비하는 광 디스크 시스템
JPH05503817A (ja) 自動利得制御回路装置
JP4032868B2 (ja) 光量検出器および光ピックアップ装置
JP4702921B2 (ja) 光ディスク装置用の増幅回路
JP4093732B2 (ja) ブリッジ回路およびそれを用いた光磁気ディスク装置
JPS5987666A (ja) 情報再生装置のサ−ボコントロ−ル回路
JP3879590B2 (ja) サーボ回路
JP2685451B2 (ja) 光学的情報記録再生装置
KR100200212B1 (ko) 광디스크 재생장치의 서치구간 검출신호 발생회로
JPS63146232A (ja) 光デイスク情報記録再生装置におけるサ−ボ装置
JPS6132224A (ja) 光方式情報記録再生装置
KR900002605B1 (ko) 브이.티.알의 음성신호 처리용 기록, 재생, 뮤트모우드로직 조절회로
JP3544581B2 (ja) 情報信号検出装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid