KR20010071394A - 디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동시스템 - Google Patents

디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동시스템 Download PDF

Info

Publication number
KR20010071394A
KR20010071394A KR1020007013725A KR20007013725A KR20010071394A KR 20010071394 A KR20010071394 A KR 20010071394A KR 1020007013725 A KR1020007013725 A KR 1020007013725A KR 20007013725 A KR20007013725 A KR 20007013725A KR 20010071394 A KR20010071394 A KR 20010071394A
Authority
KR
South Korea
Prior art keywords
analog
digital
pixel data
row
parallel
Prior art date
Application number
KR1020007013725A
Other languages
English (en)
Other versions
KR100607614B1 (ko
Inventor
은구 김
Original Assignee
실리콘 이미지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 이미지, 인크. filed Critical 실리콘 이미지, 인크.
Publication of KR20010071394A publication Critical patent/KR20010071394A/ko
Application granted granted Critical
Publication of KR100607614B1 publication Critical patent/KR100607614B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이될 화상의 디지털 픽셀 데이터가 하나의 병렬 버스 라인이 아니라 다수의 전용 버스 라인을 통해 직렬 형태로 한 행씩에 기초하여 다수의 열 구동기에 제공되는 디스플레이 모듈 구동 시스템에 관한 것이다. 완전한 화상 행의 디지털 픽셀 데이터는 세그먼트로 나누어지는데, 다수의 세그먼트는 각각 다수의 열 구동기용이다. 그 다음, 각각의 세그먼트는 직렬화되어 대응하는 열 구동기에 전송되어, 전체 행의 디지털 픽셀 데이터가 동시에 다수의 열 구동기들의 각각에 전달되게 한다. 열 구동기는 세그먼트를 수신하여, 데이터를 병렬로 재정렬한다. 그 다음, 픽셀은 양호하게 한번에 2개의 픽셀씩 디지털-아날로그 변환기에 전달되는데, 각각의 픽셀은 아날로그 적색, 녹색 및 청색 신호들로 변환된다. 아날로그 샘플 및 홀드 모듈은 디스플레이의 주어진 행에서 모든 픽셀에 대해 각각의 아날로그 신호를 샘플링하여, 이 신호들을 다수의 샘플 및 홀드 캐패시터 쌍의 제1 캐패시터 내에 저장한다. 샘플 및 홀드 캐패시터 쌍은, 각각의 쌍 중 하나의 캐패시터가 후속하는 행에 대한 아날로그 적색, 녹색 및 청색 전압 중의 하나를 저장할 때, 다른 캐패시터가 아날로그 신호가 현재의 행에서 나온 아날로그 전압 신호를 디스플레이의 열 전극에 전송하도록, 아날로그 신호가 한 행씩에 기초하여 샘플되어 홀드될 수 있게 한다.

Description

디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동 시스템{DISPLAY MODULE DRIVING SYSTEM COMPRISING DIGITAL TO ANALOG CONVERTERS}
<관련 기술>
미국 특허법 제119(e)조의 35 하에서, 본 건은 1998년 6월 4일자로 출원된 미국 가출원 명세서 제60/088,128호의 권리를 주장한다.
최근의 액티브 매트릭스(박막 트랜지스터) 액정 디스플레이의 다양한 기술 진보에 따라, 지난 수 년 동안 액티브 매트릭스 디스플레이는 급격한 증가를 보여 왔다. 액티브 매트릭스 디스플레이에는, 매트릭스의 각 디스플레이 셀에 대응하는 1 트랜지스터 또는 스위치로 구성된 게이트가 존재한다. 액티브 매트릭스 디스플레이는 우선 행 전극에 해당 셀의 행의 게이트를 활성화시키기 위한 선택 전압을인가하고 나서, 열 전극에 적당한 아날로그 데이터 전압을 인가하여 선택된 행에서의 각 셀을 희망 전압 레벨로 충전시킨다.
전형적으로, 액티브 매트릭스 액정 디스플레이는 열 구동기를 이용하여 아날로그 데이터 전압을 열 전극으로 구동시키는 구동 시스템을 포함한다. 액티브 매트릭스 액정 디스플레이의 모든 행을 지원하기 위해 다수의 열 구동기를 사용한다. 예를 들어, 1024 × 768의 픽셀 치수를 갖는 매트릭스 디스플레이의 경우에는, 행 마다 실제로 3072개의 서브픽셀 또는 디스플레이 셀이 있다(각 픽셀은 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀을 가짐). 따라서, 이러한 디스플레이에는 8개 까지의 열 구동기를 필요로 할 수 있으며, 각 열 구동기는 384 서브픽셀 또는 디스플레이 셀을 지원하는 것이 바람직하다. 전형적으로, 각 서브픽셀은 6비트 또는 8비트의 비트 길이를 갖는 디지털 픽셀 데이터로 표현된다. 비트 길이는 해당 서브픽셀에 표시되는 적색, 녹색 및 청색의 휘도를 제어하기 위해 서브픽셀당 이용가능한 비트수를 나타낸다. 픽셀 길이는 구동 시스템에 따라 변화할 수 있다. 따라서, 종래 구동 시스템에서는, 각 열 구동기에는 적어도 2304비트(서브픽셀당 6비트 × 384 서브픽셀)가 로드된다. 모든 비트들은 각 열 구동기에 차례로 로딩되도록 단일의 병렬 버스 라인을 통해 열 구동기 내로 순차로 로드된다.
일단 임의의 한 열 구동기 내로 384 서브픽셀의 모든 비트들이 로딩되어지면, 디지털 기억 레지스터를 사용하여 8개의 모든 열 전극이 로딩될 때까지 디지털 픽셀 데이터를 보유한다. 8개의 모든 열 구동기에 로딩된 후, 각 세브픽셀의 디지털 픽셀 데이터는 아날로그 적색, 녹색 및 청색 신호로 변환된다. 이는 전형적으로 각 열 구동기에서 각 서브픽셀마다 하나의 디지털-아날로그 변환기를 사용함으로써 달성된다. 따라서, 각 열 구동기는 384개의 디지털-아날로그 변환기를 필요로 한다. 이들 변환기는 구동 시스템의 비트 길이에 따라 8비트 또는 6비트 변환기일 수 있다. 이로 인해, 각 변환기가 6비트 또는 8비트 변환기인지에 따라 상당량의 다이 영역을 차지하는, 대다수의 디지털-아날로그 변환기를 필요로 하게 된다. 또한, 종래 예에서의 디지털-아날로그 변환기는 모든 RGB 아날로그 신호가 동시에 모든 384 서브픽셀에 대해 생성되도록 동일 레이트로 모두 동작하도록 설계되어 있다. 따라서, 이러한 설계는 매우 곤란하며 고가이다.
일단 모든 열 디코더들에서 각 서브픽셀의 디지털 픽셀 데이터가 RGB 아날로그 신호로 변환되면, 아날로그 신호들은 통상적으로 버퍼에 인가되어 액티브 매트릭스 액정 디스플레이의 열 전극을 구동시키기에 충분한 전류가 발생된다.
도 1은 종래의 액티브 매트릭스 액정 디스플레이 구동 시스템을 도시한 것이다. 도시된 바와 같이, 종래 시스템은 해상도가 1024 × 768 픽셀인 액티브 매트릭스 액정 디스플레이(100)를 포함한다. 이 디스플레이는 게이트 모듈(180a-180d) 및 열 구동기160a-160h)에 의해 구동된다. 공간적인 제약으로 인해, 도 1은 열 구동기(160a, 160b, 160c, 160h)만을 도시하고 있지만, 해상도가 1024 픽셀 × 768 픽셀 해상도인 디스플레이를 구동하기 위한 종래의 구동 시스템에서 8개의 열 구동기가 이용되고, 각각의 열 구동기가 384 서브픽셀 또는 메모리셀을 지원한다는 것을 알 수 있다. 도 1에 도시된 바와 같이, 타이밍 제어기(110)는 병렬 데이터 버스 라인(150)을 통해 열 구동기(160a 내지 160h) 각각에 결합된다. 타이밍제어기(110)는 게이트 모듈(180a 내지 180d) 각각에 결합되어, 각 행의 디스플레이 셀을 활성화시키기 위한 행 전압을 제공한다.
타이밍 제어기(110)는 디스플레이될 화상의 디지털 디스플레이 데이터를 각 행마다의 디지털 픽셀 데이터 형식으로 열 구동기에 제공한다. 디지털 픽셀 데이터는 병렬 데이터 버스 라인(150)을 이용하여 병렬로 제공된다. 마스터 클럭 신호 MCLOCK(112)는 병렬 데이터 버스 라인(150)을 통해 디지털 픽셀 데이터가 전송되는 속도를 제어하는 데에 이용된다. 타이밍 제어기(110)는, 몇몇 외부 소스로부터 한번에 한 디스플레이 행 분량의 정보씩을 수신하는 방식으로, 디스플레이될 화상의 디지털 디스플레이 데이터를 수신하고, 그 정보를 저장한다. 외부 소스는 컴퓨터 내의 하드 디스크 구동, CD롬 구동, 플래시 메모리 카드, 또는 그외의 적합한 외부 저장 장치일 수 있다. 대안적으로, 외부 소스는 인트라넷 또는 인터넷으로 구성될 수 있다. 디지털 디스플레이 데이터는 디지털 픽셀 데이터로서 수신된다. 타이밍 제어기(110)는 타이밍 제어기 내의 메모리 어레이(도시되지 않음)에 디지털 픽셀 데이터를 저장한다. 그 다음, 타이밍 제어기(110)는 병렬 데이터 버스 라인(150) 및 마스터 클럭 MCLOCK 신호(112)를 이용하여, 디지털 픽셀 데이터를 열 구동기(160a 내지 160h)에 병렬로 전송한다. 디스플레이될 화상의 각 행이 병렬 데이터 버스 라인(150)을 통해 열 구동기로 전송되면, 다음 행의 디지털 픽셀 데이터가 수신되어 타이밍 제어기(110)의 내부 메모리에 저장된다.
각각의 픽셀은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 지원한다. 대부분의 비디오 디스플레이 애플리케이션에서, 각각의 픽셀은 6 또는 8 비트 픽셀깊이를 갖는다. 이는, 각각의 적색, 녹색 및 청색 서브픽셀이 6 또는 8 비트를 요구하며, 그 결과 병렬 데이터 버스 라인(150)이 36 또는 48 비트폭으로 되야 한다는 것을 의미한다. 이것은, 전형적으로, 디지털 픽셀 데이터가 병렬 데이터 버스 라인(150)을 통해 한 번에 2 픽셀씩, 즉 6비트 픽셀 깊이 애플리케이션의 경우에서 65㎒ 클럭 레이트의 MCLOCK 펄스 당 2 픽셀씩 전송되기 때문이다. 따라서, 도 1에 도시된 종래의 구동 시스템에서, 병렬 데이터 버스 라인(150)은 36 비트 버스 라인으로 도시되어 있으며, 한번에 2개의 18 비트 픽셀을 전송한다 [(R0(5:0), G0(5:0), B0(5:0)) 및 (R1(5:0), G1(5:0), B1(5:0)].
열 구동기들(160a 내지 160h)의 각각은 병렬 데이터 버스 라인(150)에 결합된다. 종래 기술에서, 열 구동기들(160a 내지 160h)은 두개의 픽셀을 동시에 받으면서, 디지털 픽셀 데이터가 순차적으로 로드된다. 따라서, 도 1의 종래 기술의 구동 시스템에 있어서, 모든 384 서브픽셀들이 제1 열 구동기(160a)에 로드될때까지 제1 열 구동기(160a)에는 제어기(100)로부터 디지털 픽셀 데이터가 로드된다. 시프트 레지스터 또는 일부 다른 적합한 장치는 로딩 과정을 트랙하는데 바람직하게 이용된다. 일단 제1 열 구동기(160a)가 완전히 로드되면, 허용 신호(165)는 그후 제1 열 구동기(160a)로부터 제2 열 구동기(160b)로 활성되기 때문에, 제2 열 구동기(160b)가 디지털 픽셀 데이터를 병렬 데이터 버스 라인(150)으로부터 다운로드하는 것을 시작할 수 있게 한다. 다시, 제2 열 구동기(160b)는 로딩 과정을 트랙하기 위한 시프트 레지스터 또는 일부 다른 적합한 장치를 포함한다. 일단 제2 열 구동기(160b)가 모든 384 서브픽셀들을 로드하면, 그의 허용 신호(165)는 제2 열구동기(160b)로부터 제3 열 구동기(160c)로 활성화되기 때문에, 제3 열 구동기(160c)가 디지털 픽셀 데이터를 병렬 데이터 버스 라인(150)으로부터 다운로드하는 것을 시작할 수 있게 한다. 이 과정은 모든 열 구동기들이 로드될 때까지 계속된다.
한차례 모든 열 구동기들(160a 내지 160h)이 로드된다. 타이밍 제어기는 로드 신호(115)를 열 구동기들(160a 내지 160h)의 각각으로 송신하여, 그들에게 각 서브픽셀에 대한 디지털 픽셀 데이터를 아날로그의 적색, 녹색, 또는 청색 신호들로 변환하기 시작하라는 것을 지시한다. 열 구동기들(160a 내지 160h)에서 각 서브픽셀에 대한 디지털 픽셀 데이터는 그후 아날로그 전압으로 변환된다. 이것은 각 서브픽셀을 디지털-아날로그 변환기로 로드함으로써 완결된다. 타이밍 제어기로부터의 로드 신호(115)는 모든 열 구동기들에게 각 서브픽셀을 디지털-아날로그 변환기로 로드하라고 지시한다. 이와 같이, 각 열 구동기들(160a 내지 160h)은 각 서브픽셀을 적색, 녹색 또는 청색의 아날로그 신호로 변환하기 위하여, 384개의 상이한 디지털-아날로그 변환기를 필요로 한다. 따라서, 도 1에 도시된 종래 기술의 실시예에서, 각 디지털-아날로그 변환기는 6 비트 변환기이어야만 하고, 각 픽셀의 디지털 픽셀 데이터로부터 아날로그 신호로의 변환은, 모든 열 구동기들이 로드되고 타이밍 제어기(110)가 로드 신호(115)를 송신한 후에 발생한다. 도 1에 도시된 실시예는 서브픽셀 당 6 비트 깊이를 나타내지만, 종래의 기술은 통상, 8 비트 픽셀 깊이를 사용할 수 있어서, 384개의 8 비트 디지털/아날로그 변환기(각 서브픽셀 당 한 개)를 필요로 한다는 것을 알 수 있다.
각 서브픽셀에 대한 디지털 픽셀 데이터가 아날로그 신호로 변환된 후, 각각의 아날로그 적색, 녹색 및 청색 신호들이 버퍼를 통과하여, 충분한 전류 레벨을 발생시킨 후 전체 행에 기초하여 열 전극들을 넣는다. 따라서, 이와 동시에 행 내의 각 서브픽셀에 대한 모든 적색, 녹색 및 청색 아날로그 신호들이 열 전극들에 보내져서, 전체 행이 동기를 맞추어 디스플레이된다. 상술된 전체 단계는 디스플레이될 전체 화상이 전송되고 변환되어 표시될 때까지, 한 행씩에 기초하여 반복된다.
도 2는 종래의 열 구동기(160)의 기능 블럭도를 도시한다. 도시된 바와 같이, 종래의 열 구동기(160)는 병렬 데이터 버스 라인(150)으로부터 디지털 픽셀 데이터를 로딩하기 위한 데이터 레지스터(200)와, 로딩 과정의 추적을 유지하려는 시프트 레지스터(210)를 포함한다. 종래의 열 구동기(160)는 또한, 일단 특정 열 구동기에 대한 완성된 행 데이터가 병렬 데이터 버스 라인(150)으로부터 로딩되면, 384개의 서브픽셀 데이터를 유지하기 위해 독립적인 홀딩 레지스터(holding register)(220)를 포함한다. 이러한 방식으로, 종래의 열 구동기(160)는 디스플레이를 하기 위해 다음 행에 대한 디지털 픽셀 데이터의 샘플링을 계속하는 한편, 현재의 행에 대하여 수신된 384개의 서브픽셀 데이터를 처리할 수 있다.
디지털 픽셀 데이터는 병렬 방식의 36 비트로 또는 한 번에 2개의 픽셀들로, 열 구동기의 데이터 레지스터(20)에 로딩된다. 시프트 레지스터(210)는 바람직하게는, 64 스테이지 시프트 레지스터이다. 36 비트 또는 2개의 픽셀들이 열 구동기의 데이터 레지스터(200)에 로딩될 때마다, 시프트 레지스터(210)는 하나의 스테이지를 증가시킨다. 따라서, 36 비트 또는 2개의 픽셀들이 병렬 데이터 버스 라인(150)으로부터, 데이터 레지스터(200)로 로딩될 때, 시프트 레지스터(210)는 하나의 스테이지를 증가시킨다. 그 다음의 36 비트 또는 2개의 픽셀들이 병렬 방식으로, 데이터 레지스터(200)에 로딩될 때, 시프트 레지스터(210)는 다른 한 스테이지를 증가시킨다. 128개의 모든 픽셀들이 데이터 레지스터(200)로 로딩되었을 때, 시프트 레지스터(210)는 최종 64번째 스테이지로 증가하고, 그에 따라 열 구동기(160a)가, 인에이블 신호(165)를 다음 열 구동기(160b)로 전송하도록 열 구동기(160a)를 트리거링(triggering)하여서, 다음 열 구동기(160b)는 병렬 데이터 버스 라인(150)으로부터 디지털 픽셀 데이터의 다운로딩을 시작할 수 있다.
128 픽셀 모두가 데이터 레지스터(200)에 로드되면, 타이밍 제어기(110)는 로드 신호(115)를 홀드 레지스터(220)로 전송하며, 128 픽셀은 모두 홀드 레지스터(220)로 병렬 전송되어 홀딩된다. 이러한 방식으로, 최종 열 구동기(160h)가 완전히 로드되면, 제1 열 구동기(160a)는 병렬 버스 라인(150)에서 데이터 레지스터(200)로의 디지털 픽셀 데이터의 다운로드를 다시 한 번 시작할 수 있게 된다.
종래의 열 구동기는 또한 384개의 디지털-아날로그 변환기를 포함한다(각 서브픽셀에 하나씩). 완전한 행 내의 각 서브픽셀에 대한 디지털 픽셀 데이터 모두가 모든 열 구동기(160a 내지 160h)에 로드되면, 각각의 6 비트 서브픽셀(적색, 녹색, 청색)은 각 열 구동기(160a 내지 160h)에서 아날로그 적색, 녹색 또는 청색 신호로 변환되며, 이 신호는 버퍼링되어 디스플레이의 열 전극으로 전달된다. 따라서, 각 열 구동기는 각 서브픽셀에 대해 하나씩인 384개의 디지털-아날로그 변환기를 필요로 하며, 이 변환기들은 6 비트 또는 8 비트 변환기일 수 있다(관련된 특정 구동 시스템의 비트 깊이에 따라 정해짐). 모든 열 구동기 내의 모든 디지털 픽셀 데이터가 아날로그 신호로 변환된 후 아날로그 적색, 녹색 및 청색 신호는 충분한 전류가 발생하도록 버퍼링되어 디스플레이의 열 전극으로 전달된다.
통상적으로, 한 데이터 행은 16μsec내에 65MHz의 픽셀 속도로 한 번에 한 픽셀씩 또는 32.5MHz의 픽셀 속도로 한 번에 두 픽셀씩 제공된다. 이 16μsec는 각 열 구동기가 디지털 픽셀 데이터를 순차적으로, 즉 선행 열 구동기가 모든 디지털 픽셀 데이터를 수신하고 인에이블 신호가 활성화된 후에 수신하므로 열 구동기들간에 분할된다. 따라서, 데이터를 각 열 구동기로 전송하여 이 데이터를 아날로그 값으로 변환하는 데 필요한 시간량이 제한된다는 것을 알 수 있다. 액티브 매트릭스 디스플레이가 더 커짐에 따라 구동 시스템의 구현 및 성능을 설계하기가 점점 어려워진다. 열 구동기의 수는 증가하고, 각 열 구동기에 데이터를 로드하여 아날로그 신호로 변환하는 데 필요한 시간량은 감소하며, 따라서 구동기는 픽셀 수 또는 디스플레이의 해상도가 증가할 때마다 더 빨라져야 한다.
따라서, 픽셀 수 또는 디스플레이의 해상도가 증가함에 따라 효율적으로 액티브 매트릭스 액정 디스플레이를 구동할 수 있는 시스템 및 방법이 요구된다.
<발명의 요약>
본 발명의 목적은 384개의 디지털-아날로그 변환기 대신에 열 구동기 당 6개의 디지털-아날로그 변환기를 구비한 개량된 디스플레이 모듈 구동시스템을 제공하는 데 있다. 더욱이, 본 발명의 개량된 디스플레이 모듈 구동 시스템은, 종래의 구동기 시스템과 달리, 병렬 데이터 버스 라인을 사용하지 않고, 열 구동기 각각에 직렬로 동시에 데이터를 전송한다. 이러한 구성은 EMI 및 전류 소모를 줄이며, 디지털-아날로그 변환을 위해 각 열 구동기에 할당되는 처리 시간을 증가시킨다.
본 발명의 한 양태에 따르면, 구동 시스템은 하나의 병렬 데이터 버스 라인이 아니라 다수의 전용 직렬 버스 라인을 통해 디지털 디스플레이 데이터를 다수의 열 구동기에 직렬로 공급하는 제어기를 포함한다. 직렬 버스 라인은 RGB 서브픽셀 당 사용되는 비트 수에 따라 2 또는 3개의 비트 라인일 수 있다. 픽셀 데이터를 하나의 병렬 버스 라인을 통해 병렬로 전송하는 대신 디지털 픽셀 데이터를 전용 직렬 버스 라인들을 통해 각 열 구동기에 직렬 전송함으로써 각 열 구동기는 디지털 디스플레이 데이터를 동시에 수신하여 처리할 수 있으며, 따라서 각 열 구동기에 대해 병렬 픽셀 데이터를 처리할 시간이 더 많이 허용된다.
본 발명의 다른 양태에 따르면, 구동 시스템은 액티브 매트릭스 액정 디스플레이의 열 전극을 구동하기 위한 다수의 열 구동기를 포함한다. 각 열 구동기는 전용 버스 라인을 통해 직렬로 디지털 픽셀 데이터를 수신하고 디지털 픽셀 데이터를 병렬로 배열한다. 디지털 픽셀 데이터가 병렬로 배열되면, 각 서브픽셀은 종래 기술보다 더 이른 열 구동기의 스테이지에서 아날로그 신호로 변환된다. 이어서 아날로그 신호는 샘플링되고 모든 열 구동기가 자신의 디지털 픽셀 데이터를 변환한 때까지 홀드된다. 더 이른 스테이지에서 변환이 수행되므로 각 열 구동기는 384개의 디지털-아날로그 변환기 대신에 6개의 디지털-아날로그 변환기만이 필요하게 된다.
본 발명의 또 다른 양태에 따르면, 각 열 구동기는 6쌍의 샘플/홀드 캐패시터 및 2개의 상이한 스위치 세트를 포함하는 아날로그 샘플/홀드 모듈을 포함한다. 아날로그 신호는 선택적으로 샘플링되어 6쌍의 샘플/홀드 캐패시터 각각의 캐패시터 중 하나를 충전하는 데 사용된다. 한편, 6쌍의 샘플/홀드 캐패시터 각각의 다른 캐패시터는 방전되며, 캐패시터에 저장된 전압은 방전 캐패시터에서 열 구동기로 전달되어 디스플레이가 구동된다. 이러한 방식으로, 샘플/홀드 캐패시터는 디스플레이의 열 전극을 구동하는 데 사용되는 아날로그 전압을 교대로 저장/방출하며, 따라서 열 구동기가 고속으로 동작하는 것이 가능해진다.
본 발명은 액티브 매트릭스(박막 트랜지스터) 액정 디스플레이용 구동 시스템에 관한 것이다. 특히, 본 발명은 디지털 픽셀 데이터의 세그멘트들을 독립된 직렬 버스 라인을 통해 다수의 열 구동기로 직렬 전송하는 구동 시스템에 관한 것으로, 열 구동기는 디지털 픽셀 데이터의 세그멘트들을 병렬로 배열하고, 이들 세그멘트를 아날로그 신호로 변환하고, 이들 아날로그 신호를 샘플링하여 액티브 매트릭스 액정 디스플레이의 열 전극을 구동시킨다.
도 1은 종래의 액티브 매트릭스 액정 디스플레이 구동 시스템을 나타내는 도면.
도 2는 종래의 열 구동기의 기능 블록도.
도 3은 본 발명에 따른 디스플레이 구동 시스템의 기능 블록도.
도 4는 본 발명의 시스템에 있어서 타이밍 제어기에서 개별 열 구동기 각각으로의 디지털 픽셀 데이터의 직렬 전송을 설명하기 위한 도면.
도 5는 본 발명에 따른 디스플레이 구동 시스템에 사용되는 제어기의 바람직한 실시예의 기능 블록도.
도 6은 본 발명에 따른 디스플레이 구동 시스템에 사용되는 열 구동기의 바람직한 실시예의 기능 블록도.
도 7은 본 발명에 따른 디스플레이 구동 시스템에 사용되는 열 구동기의 바람직한 실시예의 동작을 나타내는 개략도.
도 3은 본 발명에 따른 디스플레이 구동 시스템을 예시하는 도면이다. 액티브 매트릭스 디스플레이는 게이트 모듈(380a - 380d)과 열 구동기(340a - 340h)에 의해 구동된다. 공간적 제한으로 인해, 도 3은 열 구동기(340a,340b, 340c, 및 340h)만을 나타내고 있다. 그러나, 본 발명의 구동 시스템에서는 1024 픽셀 × 768픽셀을 갖는 액티브 매트릭스 디스플레이를 구동하기 위해, 8개의 열 구동기가 사용되며, 이 열 구동기 각각은 384 서브픽셀 혹은 메모리셀인 액티브 매트릭스 디스플레이를 지원한다.
도 3에 도시한 바와 같이, 타이밍 제어기(300)는 8개의 열 구동기(340a - 340h)와 4개의 게이트 모듈(380a - 380d)에 연결된다. 게이트 모듈(380a - 380d)은 디스플레이의 각각의 행내 디스플레이셀을 활성화하기 위해 액티브 매트릭스 디스플레이에 행 전압(row voltage)을 제공한다. 타이밍 제어기(300)는 디스플레이될 화상의 디지털 픽셀 데이터를 저장하고, 이 디지털 픽셀 데이터를 열 구동기(340a - 340h)에 공급한다. 디지털 데이터는 타이밍 제어기(300) 내의 한 쌍의 메모리 모듈(310a와 310b)에 저장되는 것이 바람직하다.
메모리 모듈(310a와 310b)은 행 및 열 형태로 배열되는 메모리셀의 매트릭스로 각각 이루어지는 것이 바람직하다. 액티브 매트릭스 디스플레이 상에 디스플레이될 화상의 디지털 픽셀 데이터는 CD-Rom, 하드디스크 구동, 혹은 인트라넷/인터넷에 연결되어 있는 모뎀 등의 외부 소스로부터 타이밍 제어기(300)에 의해 수신된다. 디스플레이될 화상의 디지털 픽셀 데이터는 데이터가 수신됨에 따라 한 행씩 타이밍 제어기의 메모리 모듈(310a와 310b) 각각에 저장되는 것이 바람직하다. 타이밍 제어기는 메모리 모듈(310a 혹은 310b)의 한 모듈에 디지털 픽셀 데이터의 제1 행을 저장하는 것이 바람직하다. 이와 같이 하여, 하나의 메모리 모듈(310a 혹은 310b)로부터 디지털 픽셀 데이터가 판독되는 경우, 디스플레이될 화상의 다음번 행의 디지털 픽셀 데이터는 다른 메모리 모듈(310a 혹은 310b) 내에 로드될 수 있고, 따라서 2개의 메모리 모듈(310a와 310b)은 디스플레이될 화상의 각각의 행의 모든 디지털 픽셀 데이터가 처리되어 디스플레이될 때까지 교호적으로 판독 및 기록된다. 이와 달리, 타이밍 제어기는 디지털 픽셀 데이터의 별도의 행을 임시로 저장하기 위해 어느 다른 적절한 메모리를 이용할 수도 있으며, 메모리 디바이스에 하나의 행이 저장되고 있는 동안 다른 행은 디스플레이를 위해 메모리 디바이스로부터 판독되어 처리된다.
타이밍 제어기(300)는 다수의 열 구동기(340a - 340h)에 디지털 픽셀 데이터를 제공하여 액티브 매트릭스 액정 디스플레이의 열 전극을 구동한다. 종래의 디스플레이 구동 시스템과 달리, 본 발명의 타이밍 제어기(300)는 열 구동기 당 하나의 전용 버스 라인을 갖는 다수의 전용 버스 라인(325a-325h)에 의해 다수의 열 구동기(340a-340h) 각각에 연결된다. 각각의 전용 버스 라인(325a-325h)은 3비트 버스 라인이 바람직하다. 혹은, 각각의 전용 버스 라인은 2비트 버스 라인일 수도 있다.
동작시, 전체 행에 대한 픽셀 데이터는 열 구동기(340a-340h) 각각의 병렬 처리를 기초(parallel basis)로 타이밍 제어기(300)의 메모리로부터 타이밍 제어기(300)에 의해 검색된다. 다음에 디지털 픽셀 데이터는 8개의 병렬 세그멘트로 분할되며, 각각의 열 구동기(340a-340h)에 대해 하나의 병렬 세그멘트가 유지된다. 각각의 병렬 세그멘트내 디지털 픽셀 데이터는 직렬 형태로 변환되어 전용 버스 라인(325a-325h)을 통해 열 구동기(340a-340h)에 전송된다. 따라서, 디스플레이될 화상내 하나의 행에 대한 완전한 디지털 픽셀 데이터는 열 구동기(340a-340h) 각각에 동시에 전송되며, 따라서 어느 하나의 열 구동기는 직렬 디지털 픽셀 데이터로 된 그 자신의 개별적인 세그멘트를 동시에 수신하게 되며 나머지 다른 열 구동기들 각각도 직렬 디지털 픽셀 데이터로 된 자신의 개별적인 세그멘트를 수신한다. 따라서, 각각의 열 구동기(340a-340h)는 디지털 픽셀 데이터가 다른 각각의 열 구동기에 전송되는 것을 기다릴 필요없이 직렬 디지털 픽셀 데이터로 된 자신의 세그멘트의 처리를 시작하는 것이 가능하다. 따라서, 종래의 열 구동기와 달리, 본 발명의 열 구동기(340a-340h)는 로드되기 전에 인에이블 신호를 요구하지 않는다.
특히, 액티브 매트릭스 액정 디스플레이의 제1 행에 걸친 디지털 픽셀 데이터는 타이밍 제어기(300)의 메모리로부터 검색되어 세그멘트들로 분할되거나 중단된다(break). 각각의 세그멘트는 128 픽셀 정도이거나 혹은 348 RGB 서브픽셀이 바람직하다. 디지털 픽셀 데이터의 각각의 세그멘트는 적절한 대응 전용 버스 라인(325a-325h)을 통해 대응하는 열 구동기(340a-340h)에 직렬로 전송된다. 따라서, 제1 세그멘트로부터의 디지털 픽셀 데이터는 전용 버스 라인(325a)을 통해 열 구동기(340a)에 직렬로 전송되며, 동시에 최종 세그멘트로부터의 디지털 픽셀 데이터는 전용 버스 라인(325h)을 통해 열 구동기(340h)에 전송된다. 이와 같이 하여, 디지털 픽셀 데이터는 각각의 열 구동기에 직렬로 전송되며, 각각의 열 구동기는 이전 열 구동기들이 자신들의 세그멘트를 수신하는 것을 기다릴 필요없이 자신의 행 세그멘트에 대응하는 디지털 픽셀 데이터를 수신한다.
더욱이, 도 4는 디지털 픽셀 데이터가 타이밍 제어기(300)로부터 열 구동기(340a 내지 340h) 각각의 전송 방법의 개념을 설명하고 있다. 도 4는 액티브 매트릭스 액정 디스플레이(100)의 행을 나타내는 디지털 픽셀 데이터 스트림(400)을 도시한다. 완전한 디지털 픽셀 데이터는 실제로는 18,432 비트로 구성된 1024개의 픽셀로 이루어지며, 행내의 각 픽셀는 6비트 길이의 적색 서브픽셀, 6비트 길이의 녹색 서브픽셀, 및 6비트 길이의 청색 서브픽셀를 갖고 있다. 그러나, 본 발명의 기본 동작의 이해의 간편함을 위해, 도시된 디지털 픽셀 데이터는 각각이 하나의 픽셀을 나타내는 블록들로 구성된다. 총 픽셀수는 같지 않으며 설명 목적상 줄어든 것이다.
도시된 바와 같이, 도 4에는, 병렬 디지털 픽셀 데이터의 완전한 행은 8개의 부분(410a 내지 410h)(열 구동기(340a 내지 340h) 각각에 대해 하나의 부분)으로 분할된다. 병렬 디지털 픽셀 데이터의 완전한 행의 제1 부분(410a)은 열 구동기(340a)로 전송되도록, 병렬 디지털 픽셀 데이터의 완전한 행의 제2 부분(410b)은 열 구동기(340b)로 전송되도록 하는 식으로 전송된다. 그러나,부분(410a 내지 410h)이 각자의 해당 열 구동기에 전송되기 전에 이 부분들은 각각 한 번에 하나의 픽셀씩 직렬 디지털 픽셀 데이터의 세그먼트로 변환된다. 병렬 디지털 픽셀 데이터를 직렬 디지털 픽셀 데이터로 이 부분들을 변환시키는 프로세스는 열 구동기에 대응하는 128개 픽셀 모두를 통해 진행된다.
따라서, 병렬 디지털 픽셀 데이터(410a)의 제1 부분은 128개 픽셀 모두가 변환될 때까지 한번에 한 픽셀씩 직렬 디지털 픽셀 데이터의 세그먼트로 변환된다. 그 다음, 직렬 픽셀 데이터의 세그먼트는 전용 버스 라인(325a)을 통해 제1 열 구동기(340a)로 직렬로 전송된다. 6비트 픽셀 깊이 디자인(각 서브픽셀이 6비트로 표현됨)에 있어서는, 전용 버스 라인(325a)은 두 개의 픽셀이 각 MCLOCK 펄스에 대해 한번에 두 비트씩 (각 비트라인을 통해 한 비트씩) 전용 버스 라인(325)을 통해 직렬로 전송될 수 있도록 2비트 폭을 갖는 것이 바람직하다. 따라서, 2개의 픽셀내의 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀의 모든 비트는 18개의 MCLOCK 펄스 내의 2개의 비트라인을 통해 직렬로 전송된다. 하나의 열 구동기에 전송된 데이터의 128개 픽셀은 65 MHz의 클럭 속도를 위해서는 클럭 사이클당 라인당 하나의 비트로 1152 클럭 사이클을 필요로 할 것이다.
8 픽셀 깊이 설계(각 서브픽셀은 8비트로 표현됨)를 위한 다른 실시예에서는, 각 전용 버스 라인은 3 비트 선폭을 가지며, 따라서 각 MCLOCK 펄스에 대해 3 비트가 동시에(각 비트선으로 한 비트씩) 전송된다. 따라서, 이 다른 실시예에서는, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀에 대한 모든 비트는 16 MCLOCK 펄스내에 3개의 비트 라인으로 직렬로 전송된다. 단일의 열 구동기로 보내진 128 픽셀의 데이터는 65 MHx의 클럭 레이트에 대해 매 클럭 사이클마다 라인당 1비트씩 1024 클럭 사이클을 필요로 한다. 그 대신에, 디지털 픽셀 데이터는 클럭 레이트의 절반의 레이트로 보내질 수 있으며, 클럭 펄스의 상승 및 하강 엣지 모두에서 샘플링된다.
병렬의 디지털 픽셀 데이터(410b)의 제2 부분은 128 픽셀 모두가 변환될 때까지 한번에 한 픽셀씩 직렬 디지털 픽셀 데이터의 세그먼트로 변환된다. 직렬 픽셀 데이터의 세그먼트는 그 다음에 전용 버스 라인(325b)을 거쳐 양호하게는 한번에 2픽셀씩 제2 열 구동기(340b)로 전송된다. 또 다시, 6비트 픽셀 깊이(각 서브 픽셀은 6비트로 표현됨)에 대한 양호한 실시예에서, 전용 버스 라인(325b)은 양호하게는 2비트 폭을 가지며, 따라서 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀에 대한 모든 비트는 18 MCLOCK 펄스내에 2개의 비트선을 거쳐 직렬로 전송된다.
병렬의 디지털 픽셀 데이터의 전체 행의 8개의 섹션(410a-410h) 모두에 대해 프로세스는 동일하다. 8개의 섹션(410a-410h) 모두는 직렬 디지털 픽셀 데이터의 세그먼트로 변환된 다음에, 대응하는 전용 버스 라인(325a-325h)을 통해 적절한 열 구동기(340a-340h)로 전송된다. 병렬 디지털 픽셀 데이터가 섹션들로 분할되어 있고, 그 섹션들이 디지털 픽셀 데이터의 직렬 세그먼트에 정렬되어 있으며, 디지털 픽셀 데이터의 세그먼트가 전용 버스 라인(325a-325h)상으로 전송되는 한, 타이밍 제어기(300)로부터 열 구동기(340a-340h)로의 직렬 디지털 픽셀 데이터의 세그먼트의 전송에 있어 다른 실시예들이 있을 수 있다는 것을 알아야 한다.
도 5는 본 발명에 따른 디스플레이 구동 시스템에 사용되는 타이밍 제어기(200)의 양호한 실시예를 도시한 것이다. 도시한 바와 같이, 제어기(200)는 구동기 및 게이트 타이밍 제어 회로(500), 데이터 경로 제어 회로(510), 2개의 별도의 메모리 모듈(520a, 520b) 및 병렬-직렬 변환기(525)를 포함하고 있다.
바람직한 실시예에서, 두개의 각 메모리 모듈은 6비트 적색, 녹색 및 청색 서브픽셀을 갖는 1024 디지털 픽셀 데이터를 홀딩하여, 각 메모리가 18432 비트 (1024 픽셀 x 3 서브픽셀 x 서브픽셀 당 6비트)의 디지털 픽셀 데이터를 저장할 수 있다. 대안적인 실시예에서, 두개의 각 메모리 모듈은 8비트의 적색, 녹색 및 청색 서브픽셀을 갖는 1024 픽셀의 디지털 픽셀 데이터를 홀딩할 수 있고, 각 메모리는 24576 비트(1024 픽셀 x 3 서브픽셀 x 서브픽셀 당 8비트)의 디지털 데이터를 저장할 수 있다. 각 메모리는 바람직하게는 행렬상으로 정렬된 메모리 셀 매트릭스이다. 대안적으로, 어떤 다른 적합한 임시 데이터 저장 수단을 메모리로서 사용할 수 있다.
디지털 픽셀 데이터는 CD-ROM 등의 외부 소스로부터 6 비트 RGB 신호선을 통해 판독되고 두개의 각 메모리 모듈(525a 및 525b)에 한 행씩 저장된다. 따라서, 1024 픽셀 화상의 제1행의 디지털 픽셀 디이터가 제1 메모리에 저장된다. 이 데이터가 열 구동기 내에서 판독됨에 따라, 1024 픽셀 화상의 제2행의 디지털 픽셀 데이터가 제2 메모리에 저장된다. 제1 메모리로부터의 모든 데이터가 열 구동기로 전송되면, 제2 메모리는 제2 행의 디지털 픽셀 데이터를 열 디코더로 전송하는 한편 제1 메모리는 제3행의 화상에 해당하는 데이터를 저장한다. 이러한 방법으로,1개 메모리가 열 구동기로의 데이터를 판독하는 한편, 다른 메모리는 CD-롬 등의 외부 소스로부터의 데이터를 수신한다. 데이터 경로 제어 회로(501)는 어떤 메모리에서는 외부 소스로부터의 입력 디지털 화상 데이터를 수신하고 어떤 메모리에서는 열 구동기로의 디지털 픽셀 데이터를 판독하도록 제어한다.
본 발명에서, 제어기(200)는 병렬-직렬 데이터 변환기(525)를 포함한다. 종래의 제어기와는 달리, 디지털 픽셀 데이터가 병렬 데이터 버스 라인이라기보다는 전용 버스선(325a 내지 325h)을 통해 열 구동기(340a 내지 340h) 각각에 직렬적으로 제공된다. 병렬-직렬 데이터 변환기(525)는 메모리부터의 데이터를 병렬로 복원하고 이 데이터를 세그먼트 단위로 분할하며, 여기서 세그먼트 수가 열 구동기의 수와 동일하다. 각 세그먼트는 직렬 데이터로 변환되고 대응하는 전용 버스 라인을 통해 적절한 열 구동기로 전송된다.
도 6은 본 발명에 따른 디스플레이 구동 시스템에 사용된 열 구동 시스템(340a)에 대한 바람직한 실시예를 도시한 것이다. 도시된 바와 같이, 열 구동기(340a)는 주파수 분할기(610)를 포함하되, 주파수 분할기는 시프트 레지스터(630)와 결합되어 있고, 시프트 레지스터는 아날로그 샘플 및 홀드 모듈(640)에 결합되어 있다. 열 구동기(340a)는 또한 주파수 분할기(610)와 디지털-아날로그 변환기 모듈(625) 사이에 결합된 직렬-병렬 변환기(serial-parallel converter)(620)를 포함한다. 디지털-아날로그 변환기 모듈(625)은 6개의 개별적인 디지털-아날로그 변환기(635a 내지 635f)로 구성되어 있다. 디지털-아날로그 변환기 모듈(625)은 또한 아날로그 샘플 및 홀드 모듈(640)에 결합되어 있다. 마지막으로, 열 구동기는 아날로그 샘플 및 홀드 모듈에 결합된 버퍼(650)를 포함한다.
동작 중에, 열 구동기(340a)는 직렬-병렬 변환기(620)에서 직렬 디지털 픽셀 데이터의 세그먼트를 수신하고 디지털 픽셀 데이터를 직렬 포맷으로부터 병렬로 변환하여, 각 서브픽셀(적색, 녹색 및 청색)이 6개의 병렬 비트로 재배열된다. 바람직하게는, 다음으로 병렬 디지털 픽셀 데이터가 36개 비트 버스 라인 상에서 한번에 두 픽셀씩 디지털 아날로그 변환기 모듈(625)로 공급되어, 6개의 디지털 아날로그 변환기(635a 내지 635f) 각각은 1개의 6 비트 서브픽셀을 수신한다.
상술된 바와 같이, 디지털-아날로그 변환기 모듈(625)은 바람직하게는 6개의 개별적인 디지털-아날로그 변환기(635a 내지 636f)로 구성되어 있고, 각 개별 디지털-아날로그 변환기(635a 내지 636f)는 6비트 서브픽셀을 디지털 픽셀 데이터로부터 아날로그 신호로 변환시키도록 구성되어 있다. 디지털-아날로그 변환기 모듈(625)은 바람직하게는 적어도 16개의 상이한 기준 전압을 가지고 있다. 따라서, 각 6비트 서브픽셀은 적어도 16개의 상이한 기준 전압 중에 하나로 변환된다. 따라서, 디지털-아날로그 변환기(625)에 2개의 픽셀이 입력되고, 6개의 아날로그 신호가 출력되는데, 하나의 아날로그 신호는 2개의 픽셀 내의 각 6비트 적색, 녹색 및 청색 서브픽셀에 대한 것이다.
대안적인 실시예에서, 디지털 픽셀 데이터는 한번에 2 픽셀 이상 디지털 아날로그 변환기 모듈(625)에 전달된다. 이러한 대안적인 실시예에서, 디지털-아날로그 변환기 모듈(625)은 개별 디지털-아날로그 변환기(635a 내지 635f)를 6개 이상 필요로 할 것이다. 예를 들어, 디지털-아날로그 변환기(625)는 72 비트라인 버스 상에서 한번에 4개의 픽셀로 디지털 픽셀 데이터를 수신할 수도 있다. 그러나, 종래 기술과 달리, 본 발명에서 모든 서브픽셀이 동시에 변환되는 것이 필요하지 않다. 따라서, 384개의 디지털-아날로그 변환기는 필요가 없다. 게다가, 기준 전압의 수치는 변할수 있고 좀더 높은 또는 좀더 낮은 기준 전압을 갖는 대안적인 실시예가 여기서 포함될 것이 의도된다.
가급적이면, 모든 2개 픽셀이 각 디지털-아날로그 변환기(635a 부터 635h 까지)에 대해 1개 아날로그 신호로 변환된 후, 6개 아날로그 신호가 디지털-아날로그 변환기 모듈(625)로부터 출력된다. 아날로그 신호는 샘플 및 홀드 모듈(640)에 의해 샘플되는 6개의 라인 버스를 거쳐서 출력된다. 주파수 분할기(610) 및 시프트 레지스터(630)는 샘플 및 홀드 모듈(640)의 샘플링 비를 제어한다. 가급적이면, 시프트 레지스터(630)는 6개의 아날로그 신호(2개 픽셀내 각 서브픽셀에 대해 하나)가 각 스테이지에서 샘플되는 64개 스테이지 시프트 레지스터이다. 따라서, 디지털-아날로그 변환기 모듈(625)이 한번에 2개 픽셀씩 디지털 픽셀 데이터를 변환시킬때, 그것은 시프트 레지스터가 그 64개 스테이지 각각을 순환할때 샘플되는 6개 아날로그 신호를 출력한다. 그러므로, 그 시프트 레지스터(630)가 그 64개 스테이지를 순환했을 땐, 모든 384개의 다른 아날로그 신호(각 서브픽셀에 대해 하나)는 샘플되었다. 이런 방식으로, 모든 64개 스테이지를 순환한 후, 128개 픽셀 각각에 대해 3개의 다른 적색, 녹색, 청색의 아날로그 신호가 완전히 각 열 구동기에 의해 샘플되었다. 샘플 및 홀드 회로는 가급적이면 2개 픽셀 각각에 대해 아날로그 신호가 양자 택일적으로 캐패시터의 각각에 저장되고 샘플될수 있는 이중 캐패시터 배열을 사용한다.
도 7은 본 발명에 따른 디스플레이 구동기 시스템이 이용된 열 구동기에 대한 바람직한 실시예의 동작을 보여주는 개략도를 도시한다. 각 열 구동기는 각 스테이지로부터 출력된 6개 아날로그 신호가 있는 64개 스테이지를 포함한다. 이해의 단순화와 공간적 제약 때문에, 단지 제1의 3개의 스테이지(702a부터 702c까지)가 도 7에서 보여진다. 그러나, 도 7에서 보여지고, 이하에서 설명되는 것과 같이 스테이지(702b와 702c)는 구조와 성능에 있어 동일하다. 게다가, 도 7에서 묘사되지 않은 다른 61개 스테이지는 도 7의 스테이지(702b와 702c)에서 보여진 것과 똑같은 구조와 성능을 또한 공유한다. 따라서, 본 발명에 따라 설계된 열 구동기의 동작을 이해하기 위해서 모든 64개 스테이지를 보여주는 것은 필수적이지 않다.
도 7을 참조하면, 각각의 스테이지(702a 내지 702c)는 데이터 입력 D 및 두 개의 출력 Q, QN을 갖는 플립플롭(710)을 포함한다. 플립플롭(710)은 클럭 신호 입력을 갖는 래치로서 사용되며, 상기 클럭 신호 입력은 클럭 신호가 액티브일 때마다 래치를 활성화한다. 도 6에 도시된 것처럼, 클럭 신호는 실제로는 열 구동기의 주파수 분할기(610)의 출력인 샘플링 클럭 신호(660)이다. 양호한 실시예에서, 각 플립플롭(710)은 샘플링 클럭 신호(660)가 로우에서 하이로 전이할 때 활성화된다. 플립플롭(710)은 제1 플립플롭(710a)이 스테이지(702a)를 활성화하고, 제2 플립플롭(710b)이 스테이지(702b)를 활성화하는 식으로 대응하는 스테이지(702a 내지 702c)를 활성화하는데 사용된다. 플립플롭(710)의 동작은 이하 상세히 기술된다.
각각의 스테이지는 제1 세트의 6개 스위치(780)(도 7에서 점선으로 둘러싸인 780a 내지 780c로 표시됨) 및 6쌍의 아날로그 샘플 및 홀드 캐패시터를 더 포함한다. 6쌍의 아날로그 샘플 및 홀드 캐패시터 각각은 제1 캐패시터 및 제2 캐패시터로 구성되며, 각 쌍의 제1 캐패시터의 애노드는 각각의 스위치 터미널 A에 결합되고, 각 쌍의 제2 캐패시터의 애노드는 각각의 스위치 터미널 B에 결합된다. 6쌍의 아날로그 샘플 및 홀드 캐패시터에서 각 쌍의 캐패시터의 캐소드는 접지 신호에 접속된다.
플립플롭(710)은 주파수 분할기(610)(도 6)의 출력인 샘플링 클럭 신호(660)에 모두 접속된다. 각 열 구동기에서 제1 플립플롭(710a)으로의 데이터 입력 D은 타이밍 제어기(200)(도 5)로부터의 인에이블 신호에 접속된다. 다른 63개 스테이지에서 각각의 후속 플립플롭의 데이터 입력 D은 이전 플립플롭으로부터의 출력 Q에 접속된다. 이러한 구성으로 열 구동기의 시프트 레지스터(630)가 구현된다.
도 7을 참조하면, 시프트 레지스터(630)가 어떻게 동작하고 64개 스테이지를 순회하는지 쉽게 알 수 있다. 인에이블 신호와 샘플링 클럭 신호가 모두 액티브되면, 제1 스테이지 플립플롭(710a)은 그 출력 Q를 통해 인에이블 신호를 래치한다. 제1 스테이지 플립플롭(710a)으로부터의 출력 Q가 제2 스테이지 플립플롭(710b)의 데이터 입력 D에 접속되므로, 다음번에 샘플링 클럭 신호와 인에이블 신호가 모두 액티브되고, 제2 스테이지 플립플롭(710b)은 인에이블 신호를 그 출력 Q로 래치한다. 다시, 제2 스테이지 플립플롭(710b)으로부터의 출력 Q가 제3 스테이지 플립플롭(710c)의 데이터 입력 D에 접속되므로, 다음번에 샘플링 클럭 신호와 인에이블신호가 모두 액티브되고, 인에이블 신호는 제3 스테이지 플립플롭을 통해 그 출력 Q로 래치된다. 이러한 프로세스는 인에이블 신호가 64개 플립플롭 전부를 통해 래치될 때까지 64 스테이지에 걸쳐 반복된다.
64개 플립플롭 각각의 출력 Q는 한 쌍의 AND 게이트(750a 및 750b)의 제1 입력 A에도 결합된다. AND 게이트(750a 및 750b)의 입력 B는 로드 신호에 결합되는데, AND 게이트(750b)의 입력 B는 반전되어 있다. 도 7을 참조하면, 상기 구성에 따라 AND 게이트(750a 및 750b)로부터의 출력은 AND 게이트(750a)의 출력이 하이이면 다른 AND 게이트(750b)의 출력은 로우가 되는 식으로 서로 반대로 된다. AND 게이트(750a 및 750b)의 출력은 제1 세트의 스위치(780a 내지 780c)의 6개 스위치 각각에 결합되며, 스위치들을 교대로 활성화하는데 사용된다. 예를 들어, AND 게이트(750a)의 출력이 하이로 가면, 스위치들은 제1 위치로 활성화되고, 다른 AND 게이트(750b)의 출력이 하이로 가면, 스위치들은 제2 위치로 활성화되어, 제1 세트의 스위치(780a 내지 780c)의 6개 스위치 모두는 두 개의 AND 게이트(750a 및 750b)의 출력이 교번함에 따라 제1 및 제2 위치 사이에서 전후로 교번한다.
도 8은 제1 스테이지(702a)의 상세도이며, 제1 세트의 스위치(780a) 및 제2 세트의 스위치(790a)의 동작을 보여준다. 제1 세트의 스위치(780a) 및 제2 세트의 스위치(790a)는 각 스테이지에서의 구성이 동일하며, 따라서 스위치들은 각 스테이지에서 동일한 방식으로 동작한다. 각 스테이지에서 제1 세트의 스위치(780a)는 플립플롭의 출력 Q가 그 스테이지에 대해 유효할 때에만 동작한다.
도 8에 도시된 바와 같이, 각 스테이지는 제1 세트의 스위치(780a)에 6개의스위치 및 제2 세트의 스위치에 6개의 스위치를 포함한다. 제1 세트의 스위치(780a)에서 각 스위치의 엔드 터미널 C는 아날로그-디지털 변환기(625)(도 6)의 출력인 6개의 아날로그 신호 라인(a0 내지 a5) 중 하나에 접속된다. 아날로그 신호(a0 내지 a5)는 두 개의 분리된 픽셀에서 서브 픽셀 각각에 대한 아날로그 전압을 나타낸다. 제1 세트의 스위치(780a)에서 각각의 스위치는 제1 터미널 A 및 제2 터미널 B를 가지며, 스위치가 제1 위치에 있을 때 엔드 터미널 C는 제1 터미널 A에 접속되고, 스위치가 제2 위치에 있을 때 엔드 터미널 C는 제2 터미널 B에 접속된다. 제1 터미널 A는 6쌍의 캐패시터 중 대응하는 캐패시터 쌍의 제1 캐패시터의 애노드에 접속된다. 각 스위치의 터미널 B는 6쌍의 캐패시터 중 대응하는 캐패시터 쌍의 제2 캐패시터의 애노드에 접속된다.
제1 세트의 스위치들(780a)은 아날로그 신호 라인들(a0 내지 a5) 중의 하나를 6쌍들의 캐패시터들 중의 대응하는 캐패시터 쌍의 캐패시터들 중의 하나에 접속하여, 아날로그 신호 라인(a0 내지 a5)으로부터의 아날로그 전압 레벨을 캐패시터들 중의 하나 상에 서브픽셀용으로 저장하기 위해 사용된다. 전압들은 각각의 후속되는 행에 대해 번갈아 저장되는데, 제1 세트의 스위치들(780a) 내의 각각의 스위치가 제1 위치에 세트되면, 특정 행 내의 대응하는 서브픽셀들용의 전압 레벨이 6개의 캐패시터 쌍들 각각 내의 제1 캐패시터들에 저장되고, 제1 세트의 스위치들(780a) 내의 각각의 스위치가 제2 위치에 세트되면, 후속된 로우 내의 대응하는 서브픽셀들용의 전압 레벨이 6개의 캐패시터 쌍들 내의 제2 캐패시터들에 저장된다.
또한, 도 8에 도시된 바와 같이, 제2 세트의 여섯 스위치들(790a)은 64 스테이지들 각각에 존재하고, 샘플 및 홀드 캐패시터 쌍들 각각으로부터 출력된 전압들을 한번에 한 행씩 번갈아 전송하기 위해 사용된다. 6개의 캐패시터 쌍들 내의 캐패시터들 각각에 저장된 전압은 아날로그 샘플 및 홀드 모듈(640)의 출력을 통해 교대로 버퍼(650)에 전송된다. 제2 세트의 6개의 스위치들(790a)의 각각의 스위치는 로드 신호에 접속되는데, 로드 신호는 스위치를 활성화한다. 로드 신호는 제2 세트의 스위치들(790a)의 6개의 스위치들의 동작을 트리거하기 위해 디지털 픽셀 데이터의 각각의 새로운 행이 표시되려고 할 때 극성을 번갈아 바꾼다. 다시, 제2 세트의 스위치들(790a) 내의 각각의 스위치는 스위치 터미널 A와 B 사이에서 번갈아 바뀐다. 부가적으로, 제2 세트의 스위치들(790a)의 각각의 스위치는 아날로그 샘플 및 홀드 모듈(640)의 384 출력들 중의 하나에 접속된 엔드 터미널 G를 포함한다. 각각의 스테이지는 디스플레이의 열 전극들에 6개의 아날로그 전압들을 출력한다. 64 스테이지들이 있으므로, 따라서 384 출력 신호들이 있다.
동작중에, 제2 세트의 스위치들(790a)은 제1 세트의 스위치들(780a)과는 반대 방향으로 스위치하도록 배열되어, 제2 세트의 스위치들(790a)의 각각의 스위치가 제1 위치에 있을 때 제1 세트의 스위치 터미널 B가 엔드 터미널 G에 접속되고, 각각의 스위치가 제2 위치에 있을 때 스위치 터미널 A가 엔드 터미널 G에 접속된다. 제2 세트의 스위치들(790a 내지 790c)은 캐패시터들 각각에 저장된 전압들을 행 단위로 열 전극들에 교대로 전송하기 위해 터미널들 A와 B 사이에서 왔다 갔다 번갈아 스위치된다.
이에 따라, 제1, 제2 세트의 스위치들(780a, 790a)의 동작을 요약하자면, 각각의 스테이지가 그의 대응하는 플립플롭(710)으로부터의 Q 출력에 의해 활성화되면 제1 세트의 스위치들(780a)의 각각의 스위치가 6개의 캐패시터 쌍들 내의 캐패시터들 각각에 저장된 아날로그 신호들(a0 내지 a5)을 교대로 저장하기 위해 한 위치로부터 다른 위치로 전환한다. 이에 따라, 제1 세트의 스위치들(780a)의 각각의 스위치가 제1 위치로 전환되면, 각각의 캐패시터 쌍 내의 제1 캐패시터가 터미널 C를 통해 아날로그 전압 신호 라인들(a0 내지 a5) 중의 하나에 접속되어, 대응하는 전압이 스위치 터미널들 C와 A를 통해 제1 캐패시터 상에 저장된다. 이와 동시에, 제2 세트의 스위치들(790a) 내의 각각의 스위치도 열 전극들을 구동하기 위해 저장된 전압들을 버퍼(650)에 전송하도록 전환한다. 그러므로, 제1 세트의 스위치들(780a)의 동작을 설명한 앞서 제시된 것과 같은 예를 사용하면, 제1 세트의 스위치들(780a)이 제1 위치에 있을 때, 제2 세트의 스위치들(790a)의 각각의 스위치도 제1 위치에 있게 되어, 각각의 캐패시터 쌍의 제2 캐패시터가 터미널 G를 통해 버퍼(650)에 접속되어, 제2 캐패시터에 이전에 저장되었던 전압이 스위치 터미널들 B와 G를 통해 버퍼에 구동된다. 그러므로, 전압 신호 라인들(a0 내지 a5)로부터의 아날로그 전압들은 교대로 저장되고 전송되어, 쌍 내의 하나의 캐패시터가 후속의 또는 다음번 행의 서브픽셀을 위한 적당한 전압 레벨을 저장하는 동안, 다른 하나의 캐패시터는 열 전극들을 구동하기 위해 현재의 행의 서브픽셀을 위한 이전에 저장되었던 전압 레벨을 버퍼에 제공한다.
최종적으로, 아날로그 샘플 및 홀드 모듈(640)의 64 스테이지들 내의 6개의캐패시터 쌍들 각각으로부터의 384 출력들은 버퍼 모듈(650) 내의 개개의 버퍼에 접속된다. 개개의 버퍼들은 제2 세트의 스위치들을 통해 캐패시터들로부터 아날로그 전압 레벨들을 수신하여 디스플레이의 열 전극들을 구동하기에 충분한 전류 레벨들을 생성한다.
본 발명은 6과 8비트 픽셀 길이에 대해 설명되었으나, 본 발명이 상기와 같은 것으로만 제한되는 것은 아니며, 더 크거나 작은 픽셀 길이를 갖는 디자인으로 변경될 수도 있음을 이해해야 한다. 또한, 비록 본 발명은 해상도 1024 픽셀× 768 픽셀에 대해 설명되었지만, 본 발명이 이러한 디스플레이 해상도에만 국한되는 것이 아니고, 장래의 더 큰 스케일의 디스플레이를 구현하고자 하는 것이다. 이 경우, 본 명세서에서 설명한 특정한 세부 사항들과 실시예들에 따라 설계된 추가의 열 구동기들이 사용될 수 있다. 모든 열 구동기들이 그들의 표시될 행의 디지털 픽셀 데이터의 세그먼트를 수신하기 때문에, 열 구동기들의 개수와 디스플레이의 사이즈는 종래 기술의 구동 시스템 디자인에서 가능했었던 것에 비해 더 용이하게 증가될 수 있다.

Claims (23)

  1. 디스플레이 구동 시스템에 있어서,
    다수의 열(column) 구동기; 및
    상기 다수의 열 구동기 내의 각 열 구동기에 결합되어, 한 행의 디지털 픽셀 데이터를 상기 다수의 열 구동기에 제공하기 위한 타이밍 제어기-상기 디지털 픽셀 데이터는 세그먼트들로 분할되고 각 세그먼트는 전체 행의 상기 디지털 픽셀 데이터가 상기 다수의 열 구동기에 동시에 제공되도록 상기 타이밍 제어기와 상기 열 구동기 사이에 결합된 전용 직렬 버스를 통해 상기 다수의 열 구동기 내의 상기 열 구동기들 중 하나에 직렬로 제공됨-
    를 포함하는 것을 특징으로 하는 디스플레이 구동 시스템
  2. 제1항에 있어서, 상기 다수의 열 구동기 내의 각 열 구동기는 디지털 픽셀 데이터의 상기 직렬로 제공된 세그먼트를 수신하고 상기 세그먼트 내의 모든 픽셀들이 수신되어 병렬로 배열되어 있을 때까지 상기 세그먼트를 병렬 픽셀 데이터로 재배열하는 직렬-병렬 변환기를 포함하는 것을 특징으로 하는 디스플레이 구동 시스템.
  3. 제2항에 있어서, 상기 다수의 열 구동기 내의 각 열 구동기는 상기 직렬-병렬 변환기에 결합되고, 상기 병렬 픽셀 데이터 내의 각 픽셀을 아날로그 적색, 녹색 및 청색 신호로 변환하기 위한 디지털-아날로그 변환기 모듈을 더 포함하는 것을 특징으로 하는 디스플레이 구동 시스템.
  4. 제3항에 있어서, 상기 디지털-아날로그 변환기 모듈은 상기 병렬 픽셀 데이터를 한 번에 2 픽셀씩 아날로그 적색, 녹색 및 청색 신호로 변환하여, 상기 디지털-아날로그 변환기 모듈 내에, 제1 픽셀에 대한 아날로그 적색 신호를 발생시키는 제1 디지털-아날로그 변환기, 제1 픽셀에 대한 아날로그 녹색 신호를 발생시키는 제2 디지털-아날로그 변환기, 제1 픽셀에 대한 아날로그 청색 신호를 발생시키는 제3 디지털-아날로그 변환기, 제2 픽셀에 대한 아날로그 적색 신호를 발생시키는 제4 디지털-아날로그 변환기, 제2 픽셀에 대한 아날로그 녹색 신호를 발생시키는 제5 디지털-아날로그 변환기, 제2 픽셀에 대한 아날로그 청색 신호를 발생시키는 제6 디지털-아날로그 변환기인 6개의 디지털-아날로그 변환기가 있게 되는 것을 특징으로 하는 디스플레이 구동 시스템.
  5. 제3항에 있어서, 상기 다수의 열 구동기 내의 각 열 구동기는 상기 디지털-아날로그 변환기 모듈에 결합되고, 한번에 한 그룹의 픽셀씩, 상기 병렬 픽셀 데이터 내의 각 픽셀에 대한 상기 아날로그 적색, 녹색 및 청색 신호를 샘플링하기 위한 아날로그 샘플 및 홀드 모듈을 더 포함하는 것을 특징으로 하는 디스플레이 구동 시스템.
  6. 제5항에 있어서, 상기 아날로그 샘플 및 홀드 모듈은 전체 6개의 아날로그 신호들이 동시에 샘플링되도록 상기 병렬 픽셀 데이터 내의 각 픽셀의 상기 아날로그 적색, 녹색 및 청색 신호를 한번에 2개의 픽셀씩 샘플링하는 것을 특징으로 하는 디스플레이 구동 시스템.
  7. 제5항에 있어서, 상기 아날로그 샘플 및 홀드 모듈은 다수의 제1 캐패시터들을 포함하는데, 하나의 제1 캐패시터는 픽셀 그룹 내의 각 픽셀에 대한 각 적색, 녹색 및 청색 신호를 샘플링하는 것을 특징으로 하는 디스플레이 구동 시스템.
  8. 제5항에 있어서, 상기 아날로그 샘플 및 홀드 회로는 다수의 제1 및 제2 캐패시터 쌍을 포함하고, 각각의 제1 캐패시터는 제1 디스플레이 행에 대한 병렬 픽셀 데이터로부터의 픽셀 그룹에 대한 상기 적색, 녹색 및 청색 신호를 샘플링하고, 각각의 제2 캐패시터는 다음 디스플레이 행 내의 병렬 픽셀 데이터로부터의 픽셀 그룹 내의 각 픽셀에 대한 상기 아날로그 적색, 녹색 및 청색 신호를 샘플링하는 것을 특징으로 하는 디스플레이 구동 시스템.
  9. 제8항에 있어서, 각각의 제1 캐패시터는 상기 샘플링된 아날로그 적색, 녹색 및 청색 신호를 다수의 열 전극에 제공하고, 각각의 제2 캐패시터는 상기 다음 디스플레이 행 내의 병렬 픽셀 데이터로부터의 픽셀 그룹 내의 각 픽셀에 대한 상기 아날로그 적색, 녹색 및 청색 신호를 샘플링하는 것을 특징으로 하는 디스플레이구동 시스템.
  10. 디스플레이를 구동시키기 위한 시스템에 있어서,
    디지털 픽셀 데이터를 수신하고, 상기 디지털 픽셀 데이터를 디지털 픽셀 데이터의 다수의 세그먼트로 분할하여, 상기 다수의 세그먼트를 다수의 열 구동기에 직렬로 제공하기 위한 타이밍 제어기; 및
    각각 별도의 버스 라인을 통해 상기 타이밍 제어기에 결합된 다수의 열 구동기-각각의 열 구동기는 상기 별도의 버스 라인을 통해 상기 다수의 세그먼트 내의 특정 세그먼트를 수신하고, 각각의 열 구동기는 디지털 픽셀 데이터의 상기 직렬로 제공된 세그먼트를 병렬 디지털 픽셀 데이터로 전환하며, 상기 병렬 픽셀 데이터를 아날로그 신호로 변환하여, 상기 아날로그 신호를 상기 디스플레이를 구동시키기 위한 다수의 열 전극에 제공함-
    를 포함하는 것을 특징으로 하는 디스플레이 구동 시스템.
  11. 제10항에 있어서, 상기 타이밍 제어기는
    상기 디지털 픽셀 데이터를 수신하고 저장하기 위한 제1 및 제2 메모리 모듈 쌍-제1 행의 디지털 픽셀 데이터는 상기 제1 메모리 모듈내에 저장되고 제2 행의 디지털 픽셀 데이터는 상기 제2 메모리 모듈내에 저장됨-;
    상기 제1 및 제2 메모리 모듈 쌍에 결합되어, 상기 제1 행의 디지털 픽셀 데이터를 상기 제1 메모리 모듈에 루팅하고 상기 제2 행의 디지털 픽셀 데이터를 상기 제2 메모리 모듈에 루팅하기 위한 데이터 경로 제어 회로; 및
    상기 제1 및 제2 메모리 모듈쌍에 결합되어, 상기 제1 메모리 모듈로부터 상기 제1 행의 디지털 픽셀 데이터를 병렬 포맷으로 검색하고, 상기 디지털 픽셀 데이터를 다수의 세그먼트로 분할하며, 각 세그먼트를 병렬 포맷에서 직렬 포맷으로 변환하고, 상기 다수의 세그먼크내의 각 세그먼트를 상기 별도의 버스 라인을 통해 상기 다수의 열 구동기 내의 대응하는 열 구동기에 제공하기 위한 병렬-직렬 변환기
    를 포함하는 것을 특징으로 하는 디스플레이 구동 시스템.
  12. 제11항에 있어서, 인에이블 신호가 타이밍 제어기와 상기 다수의 열 구동기의 각각의 열 구동기 사이에 결합되어 각각의 열 구동기를 활성화하는데에 사용되어, 상기 다수의 열 구동기들이 동시에 자신의 개별 세그먼트들을 수신하도록 하여주는 것을 특징으로 하는 디스플레이 구동 시스템.
  13. 제10항에 있어서, 상기 다수의 열 구동기 내의 각각의 열 구동기가
    상기 별도의 버스 라인 상에서 직렬로 포맷된 디지털 픽셀 데이터의 세그먼트를 수신하여 상기 세그먼트를 한번에 하나의 픽셀씩 병렬 포맷으로 변환하기 위한 직렬-병렬 변환기;
    상기 직렬-병렬 변환기에 결합되고, 상기 병렬 포맷된 디지털 픽셀 데이터의 세그먼트 내의 각각의 픽셀을 아날로그 적색, 녹색 및 청색 신호들로 변환하기 위한 디지털-아날로그 변환기; 및
    상기 디지털-아날로그 변환기와 상기 다수의 열 전극들 사이에 결합되고, 각각의 픽셀의 아날로그 적색, 녹색 및 청색 신호를 샘플링하고 상기 샘플링된 아날로그 적색, 녹색 및 청색 신호를 저장하며, 상기 디스플레이를 구동하기 위해 상기 아날로그 적색, 녹색 및 청색 신호의 샘플들을 상기 다수의 열 전극들로 방출(release)하기 위한 아날로그 샘플 및 홀드 모듈
    을 포함하는 것을 특징으로 하는 디스플레이 구동 시스템.
  14. 제13항에 있어서, 상기 디지털-아날로그 변환기 모듈은 상기 병렬 포맷된 디지털 픽셀 데이터의 세그먼트 내의 각 픽셀을 한 번에 2 픽셀씩 아날로그 적색, 녹색 및 청색 신호로 변환하여, 상기 디지털-아날로그 변환기 모듈 내에 제1 픽셀에 대한 아날로그 적색 신호를 발생시키는 제1 디지털-아날로그 변환기, 제1 픽셀에 대한 아날로그 녹색 신호를 발생시키는 제2 디지털-아날로그 변환기, 제1 픽셀에 대한 아날로그 청색 신호를 발생시키는 제3 디지털-아날로그 변환기, 제2 픽셀에 대한 아날로그 적색 신호를 발생시키는 제4 디지털-아날로그 변환기, 제2 픽셀에 대한 아날로그 녹색 신호를 발생시키는 제5 디지털-아날로그 변환기, 제2 픽셀에 대한 아날로그 청색 신호를 발생시키는 제6 디지털-아날로그 변환기인 최소한 6개의 디지털-아날로그 변환기가 있게 되는 것을 특징으로 하는 디스플레이 구동 시스템.
  15. 제13항에 있어서, 상기 아날로그 샘플 및 홀드 모듈은 한번에 두 픽셀씩 각각의 픽셀의 상기 아날로그 적색, 녹색 및 청색 신호들을 샘플링하여 전체로 여섯개의 아날로그 신호들이 동시에 샘플링되도록 하는 것을 특징으로 하는 디스플레이 구동 시스템.
  16. 제13항에 있어서, 상기 아날로그 샘플 및 홀드 모듈은 제1 캐패시터 및 제2 캐패시터를 구비한 다수의 샘플 및 홀드 캐패시터 쌍들을 포함하고, 각각의 아날로그 샘플 및 홀드 모듈 내의 상기 제1 캐패시터 및 제2 캐패시터는 교대하여 상기 아날로그 적색, 녹색 및 청색 신호의 샘플들을 저장하고 방출하는 것을 특징으로 하는 디스플레이 구동 시스템.
  17. 디스플레이를 구동하기 위해, 각각이 별도의 버스 라인을 경유하여 타이밍 제어기에 결합된 다수의 열 구동기들을 제어하기 위한 타이밍 제어기에 있어서,
    디지털 픽셀 데이터를 수신하고 저장하기 위한 한 쌍의 제1 및 제2 메모리 모듈들 - 상기 디지털 픽셀 데이터의 제1 행은 상기 제1 메모리 모듈에 저장되고, 상기 디지털 픽셀 데이터의 제2 행은 상기 제2 메모리 모듈에 저장됨-; 및
    상기 제1 메모리 모듈로부터 병렬 포맷인 디지털 픽셀 데이터의 상기 제1 행을 검색하고, 상기 디지털 픽셀 데이터를 세그먼트들로 분할하며, 병렬 포맷인 각각의 세그먼트를 직렬 포맷으로 변환하고, 상기 직렬 포맷된 디지털 픽셀 데이터의 제1 행을 상기 별도의 버스 라인을 경유하여 상기 다수의 열 구동기의 대응하는 열구동기로 제공하기 위한 병렬-직렬 변환기
    를 포함하는 것을 특징으로 하는 타이밍 제어기.
  18. 디스플레이의 다수의 열 전극들을 구동하기 위한 열 구동기에 있어서,
    디스플레이 행의 세그먼트를 나타내는 디지털 픽셀 데이터를 직렬로 수신하여 상기 디지털 픽셀 데이터를 병렬 포맷으로 변환하기 위한 직렬-병렬 변환기;
    상기 직렬-병렬 변환기에 결합되어, 상기 병렬 포맷된 디지털 픽셀 데이터를 수신하고 상기 병렬 포맷된 디지털 픽셀 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기; 및
    상기 아날로그 신호들을 샘플링하여, 그 샘플들을 저장하고, 상기 디스플레이를 구동하기 위해 상기 아날로그 신호들의 상기 샘플들을 다수의 열 전극들에 제공하는 아날로그 샘플 및 홀드 회로
    를 포함하는 것을 특징으로 하는 열 구동기.
  19. 제18항에 있어서, 상기 아날로그 샘플 및 홀드 회로는 제1 캐패시터와 제2 캐패시터를 갖는 다수의 캐패시터 쌍을 포함하여, 각각의 캐패시터가 상기 아날로그 신호 샘플들을 교대로 저장하여 상기 샘플들을 상기 열 전극들에 제공하는 것을 특징으로 하는 열 구동기.
  20. 디스플레이를 구동하기 위한 방법에 있어서,
    디지털 픽셀 데이터의 현재의 행을 수신하여 디지털 픽셀 데이터의 상기 현재의 행을 제1 메모리 모듈 내에 저장하는 단계;
    상기 제1 메모리 모듈로부터 디지털 픽셀 데이터의 상기 현재의 행을 병렬 포맷으로 검색하고, 디지털 픽셀 데이터의 상기 현재의 행을 다수의 현재의 행 세그먼트들로 분할하여, 각각의 현재의 행 세그먼트를 현재의 행 직렬 데이터 스트림으로 변환하는 단계; 및
    각각의 현재의 행 직렬 데이터 스트림을 다수의 열 구동기들중의 대응하는 열 구동기에 제공하는 단계 - 상기 각각의 현재의 행 직렬 데이터 스트림은 전용 버스 라인을 통해 상기 대응하는 열 구동기에 제공됨-
    을 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
  21. 제20항에 있어서, 상기 대응하는 열 구동기에서 각각의 현재의 행 직렬 데이터 스트림을 수신하고, 상기 현재의 행 직렬 데이터 스트림을 현재의 행 병렬 디지털 데이터로 한번에 한 픽셀씩 변환하는 단계;
    상기 현재의 행 병렬 디지털 데이터를 현재의 행 아날로그 적색, 녹색 및 청색 신호들로 변환하는 단계;
    상기 현재의 행 아날로그 적색, 녹색 및 청색 신호들을 샘플링하여 그 샘플들을 홀딩하는 단계; 및
    상기 디스플레이를 구동하기 위해 상기 샘플들을 다수의 열 전극들에 제공하는 단계
    를 더 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
  22. 제20항에 있어서, 디지털 픽셀 데이터의 후속 행을 수신하여 디지털 픽셀 데이터의 상기 후속 행을 제2 메모리 모듈에 저장하는 단계 - 본 단계는 상기 제1 메모리 모듈로부터 디지털 픽셀 데이터의 상기 현재의 행을 검색하는 단계와 각각의 현재의 행 직렬 데이터 스트림을 제공하는 단계가 수행되는 동안 수행됨 -;
    상기 제2 메모리 모듈로부터 병렬로 디지털 픽셀 데이터의 상기 후속 행을 검색하고, 디지털 픽셀 데이터의 상기 후속 행을 다수의 후속 행 세그먼트로 분할하여, 각각의 후속 행 세그먼트를 후속 행 직렬 데이터 스트림으로 변환하는 단계; 및
    각각의 후속 행 직렬 데이터 스트림을 상기 다수의 열 구동기들중의 대응하는 열 구동기에 제공하는 단계 -상기 각각의 후속 행 직렬 데이터 스트림은 전용 버스 라인을 통해 대응하는 열 구동기에 제공됨-
    을 더 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
  23. 제22항에 있어서, 상기 대응하는 열 구동기에서 각각의 후속 행 직렬 데이터 스트림을 수신하고, 상기 후속 행 직렬 데이터 스트림을 병렬 디지털 데이터로 한번에 한 픽셀씩 변환하는 단계;
    상기 병렬 디지털 데이터를 아날로그 적색, 녹색 및 청색 신호들로 변환하는 단계;
    상기 아날로그 적색, 녹색 및 청색 신호들을 샘플링하여 그 샘플들을 홀딩하는 단계; 및
    상기 디스플레이를 구동하기 위해 상기 샘플들을 상기 다수의 열 전극들에 제공하는 단계
    를 더 포함하는 것을 특징으로 하는 디스플레이 구동 방법.
KR1020007013725A 1998-06-04 1999-06-04 디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동시스템 KR100607614B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8812898P 1998-06-04 1998-06-04
US60/088,128 1998-06-04

Publications (2)

Publication Number Publication Date
KR20010071394A true KR20010071394A (ko) 2001-07-28
KR100607614B1 KR100607614B1 (ko) 2006-08-02

Family

ID=22209513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013725A KR100607614B1 (ko) 1998-06-04 1999-06-04 디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동시스템

Country Status (5)

Country Link
JP (1) JP2002517790A (ko)
KR (1) KR100607614B1 (ko)
AU (1) AU4422799A (ko)
CA (1) CA2334111A1 (ko)
WO (1) WO1999063513A2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521576B1 (ko) * 2001-09-06 2005-10-13 엔이씨 일렉트로닉스 가부시키가이샤 액정 디스플레이 장치와 그 신호 전송 방법
KR100753624B1 (ko) * 2001-08-21 2007-08-30 엔이씨 일렉트로닉스 가부시키가이샤 반도체집적회로
KR100814543B1 (ko) * 2005-05-23 2008-03-17 선플러스 테크놀로지 코오퍼레이션, 리미티드. Ｌｃｄ 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법
WO2010047474A2 (ko) * 2008-10-20 2010-04-29 (주)실리콘웍스 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
KR101961853B1 (ko) 2017-11-30 2019-03-25 주식회사 블루셀 다중대역 이동통신 중계시스템 및 동작 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551519B2 (ja) * 2000-01-12 2010-09-29 東芝モバイルディスプレイ株式会社 表示装置
JP3707472B2 (ja) * 2002-03-22 2005-10-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US6954201B1 (en) * 2002-11-06 2005-10-11 National Semiconductor Corporation Data bus system and protocol for graphics displays
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
KR100517363B1 (ko) 2003-11-26 2005-09-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR101580897B1 (ko) 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US10593256B2 (en) * 2018-03-22 2020-03-17 Sct Ltd. LED display device and method for operating the same
US11410632B2 (en) * 2018-04-24 2022-08-09 Hewlett-Packard Development Company, L.P. Display devices including switches for selecting column pixel data

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
US5406304A (en) * 1991-08-28 1995-04-11 Nec Corporation Full color liquid crystal driver
US5657040A (en) * 1993-12-29 1997-08-12 Casio Computer Co., Ltd. Driving apparatus for stably driving high-definition and large screen liquid crystal display panels
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753624B1 (ko) * 2001-08-21 2007-08-30 엔이씨 일렉트로닉스 가부시키가이샤 반도체집적회로
KR100521576B1 (ko) * 2001-09-06 2005-10-13 엔이씨 일렉트로닉스 가부시키가이샤 액정 디스플레이 장치와 그 신호 전송 방법
KR100814543B1 (ko) * 2005-05-23 2008-03-17 선플러스 테크놀로지 코오퍼레이션, 리미티드. Ｌｃｄ 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법
WO2010047474A2 (ko) * 2008-10-20 2010-04-29 (주)실리콘웍스 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
WO2010047474A3 (ko) * 2008-10-20 2010-08-05 (주)실리콘웍스 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
KR100986042B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
KR101961853B1 (ko) 2017-11-30 2019-03-25 주식회사 블루셀 다중대역 이동통신 중계시스템 및 동작 방법

Also Published As

Publication number Publication date
AU4422799A (en) 1999-12-20
WO1999063513A9 (en) 2000-03-09
JP2002517790A (ja) 2002-06-18
WO1999063513A3 (en) 2000-05-04
WO1999063513A2 (en) 1999-12-09
CA2334111A1 (en) 1999-12-09
KR100607614B1 (ko) 2006-08-02

Similar Documents

Publication Publication Date Title
KR100607614B1 (ko) 디지털-아날로그 변환기를 포함하는 디스플레이 모듈 구동시스템
US6940496B1 (en) Display module driving system and digital to analog converter for driving display
US6806854B2 (en) Display
US5168270A (en) Liquid crystal display device capable of selecting display definition modes, and driving method therefor
US7110009B2 (en) Display control circuit and display driving circuit
US5157386A (en) Circuit for driving a liquid crystal display panel
US7903104B2 (en) Spatial modulator display system using two memories and display time slices having differing times
US7180438B2 (en) Source driving device and timing control method thereof
CN1136532C (zh) 用于数据平面化的系统和方法
US20140198083A1 (en) Driving circuit and method for driving a display
JPH075853A (ja) 液晶表示装置のソース駆動装置
KR100384348B1 (ko) 영상데이타처리방법
KR950010136B1 (ko) 표시장치의 구동회로
EP1816627A2 (en) Systems and methods for providing driving voltages to a display panel
CN1534560A (zh) 数据驱动电路及由其驱动数据的方法
JP2719224B2 (ja) 表示装置の駆動回路
JPH09138670A (ja) 液晶表示装置の駆動回路
JP2728703B2 (ja) 表示装置およびその作動方法
JPH05232898A (ja) 画像信号処理回路
JPH04237091A (ja) フラットディスプレイの階調駆動回路
JP2004341497A (ja) 液晶ディスプレイ装置
US6933914B2 (en) Image display apparatus
JP2000338921A (ja) 表示装置及びその駆動方法
KR100396427B1 (ko) 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버
JP3232835B2 (ja) 直列並列変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180712

Year of fee payment: 13

EXPY Expiration of term