KR20010071040A - 브리지 모듈 - Google Patents

브리지 모듈 Download PDF

Info

Publication number
KR20010071040A
KR20010071040A KR1020017001148A KR20017001148A KR20010071040A KR 20010071040 A KR20010071040 A KR 20010071040A KR 1020017001148 A KR1020017001148 A KR 1020017001148A KR 20017001148 A KR20017001148 A KR 20017001148A KR 20010071040 A KR20010071040 A KR 20010071040A
Authority
KR
South Korea
Prior art keywords
data
bridge module
bus
memory
bus systems
Prior art date
Application number
KR1020017001148A
Other languages
English (en)
Inventor
옌스 바렌쉬인
군트헤어 펜츨
아힘 포베
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010071040A publication Critical patent/KR20010071040A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9057—Arrangements for supporting packet reassembly or resequencing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 하나의 버스 시스템으로부터 하나 이상의 다른 버스 시스템으로 이진 데이터를 연속 전송하는데 적합한 2 개 이상의 버스 시스템 사이에 연결된 브리지 모듈에 관한 것이다. 본 발명에 따라 데이터 전송시 데이터를 중간 저장하기 위해 단일 메모리 장치가 제공된다. 전송될 데이터에 의해서만 제어되는 데이터 전송은 간단하게 완전 자동으로, 즉 컴퓨터 유닛이 중간에 연결되지 않은 채 실행된다. 그럼으로써 서로 다른 버스 시스템간의 데이터 전송에 적합한 모듈을 매우 간단하게 저렴한 비용으로 제조할 수 있다.

Description

브리지 모듈{BRIDGE MODULE}
상기 버스 시스템은 예컨대 로컬 컴퓨터 네트워크일 수 있다. 자동차 전자 장치 내에 점차 많이 사용되고 있는 상기 버스 시스템 또는 로컬 컴퓨터 네트워크에서는 하나의 가입자 국(subscriber's station)이 데이터 버스를 통해 상기 데이터 버스에 연결되는 하나 이상의 다른 가입자 국과 통신한다. 독일 특허 출원 공개 제 DE 35 06 118에는 상기 버스 시스템의 예로서 소위 CAN(Controller Area Network, 자동차 최적화 시스템)이 공지되어있다.
자동차내 전자 부품에 대한 수요가 증가함에 따라 예컨대 서로 상이한 높은 데이터 전송율을 갖는 2 개 이상의 로컬 버스 시스템을 사용하는 것이 바람직하다. 따라서 상이한 버스 시스템을 갖는 가입자 국들이 서로 통신할 수 있는 가능성에 대한 요구도 자연히 증가한다. 상이한 버스 시스템간의 데이터 전송의 목적을 위해 예컨대 소위 브리지모듈이 제공될 수 있다.
상이한 버스 시스템간의 데이터 전송에 적합한, 도입부에 언급한 방식의 브리지 모듈이 1997년 10월, 베를린에서 열린 제 4회 국제 컨퍼런스에서 발표된 Jens Eltze의 "Double CAN Controller as Bridge for Different CAN Networks", 15 - 19페이지에 기술되어있다. 거기서는 특히 가입자 국간의 데이터 전송 또는 데이터 필터링을 위해 2 개의 CAN-버스 시스템이 설치되는 프로그램 가능 브리지 모듈을 위한 기술적 구현이 도 1에 도시되어있다.
거기에 기술된 프로그램 가능 브리지 모듈은 중앙 처리 장치(CPU)와 유사한 특성을 가짐으로써 데이터의 처리를 가능하게 한다. 이 경우 데이터 전송 또는 데이터 필터링을 위한 추가 CPU를 제공하기 위해 별도의 마이크로프로세서가 필요하다. 그러나 상이한 버스 시스템간의 데이터 전송을 위해서만 사용되는 추가 마이크로프로세서는 가격이 매우 높다.
본 발명은 하나의 버스 시스템으로부터 하나 이상의 다른 버스 시스템으로 이진 데이터를 연속적으로 전송하는데 적합한 2 개 이상의 버스 시스템 사이에 연결된 브리지 모듈에 관한 것이다.
도 1은 2 개의 버스 시스템간의 데이터 전송을 위한, 본 발명에 따른 브리지 모듈의 원리도.
도 2는 하나의 버스 시스템에 연결된 하나의 가입자국에 통합되는, 본 발명에 따른 브리지 모듈의 상세화된 실시예.
도면에서 동일한 또는 동일한 기능의 요소에는 동일한 도면 부호가 주어진다.
따라서 상기 선행 기술을 기초로 하여, 본 발명의 목적은 2 개 이상의 버스 시스템간의 데이터 전송을 간단한 방법으로 구현할 수 있게 하는, 도입부에 언급한 방식의 브리지 모듈을 제공하는 것이다.
본 발명에 따라 상기 목적은, 데이터 전송시 데이터의 중간 저장을 위해 단일 메모리 장치가 제공되고, 데이터 전송은 제어 장치의 중간 회로 없이도 상기 메모리 장치내에서 데이터 구동 방식으로 실행되는, 도입부에 언급한 방식의 브리지 모듈에 의해 달성된다.
본 발명의 특별한 장점은 2 개 이상의 상이한 버스 시스템 사이에 배치된 브리지 모듈이 제공된다는 것이다. 이 때 데이터 전송을 위해 상이한 버스 시스템 간의 데이터의 중간 저장에 사용되는 단일 메모리 장치가 제공된다. 따라서 전송될 데이터에 의해 제어되는 데이터 전송은 완전히 자동적으로, 즉 중앙 처리 장치의 중간 회로 없이 실행된다. 상기 방식에 따라 상이한 버스 시스템간의 데이터 전송에 적합한 모듈을 매우 간단하게 제공할 수 있다.
브리지 모듈의 내부에 통합된 메모리 장치의 경우 그 메모리 크기가 고정적으로 프리세팅된다. 그러므로 브리지 모듈은 버스 시스템 중 하나에 연결되는 가입자 국의 구성 요소로서 함께 통합되는 것이 매우 바람직하다. 이 경우 상기 가입자 국의 내부 메모리가 바람직하게는 브리지 모듈의 메모리 장치로서도 이용될 수 있다. 또 다른 바람직한 실시예에서는 메모리 장치의 메모리 크기가 요구에 따라 임의로 확장되거나 축소될 수 있다.
본 발명은 브리지 모듈이 상이하게 높은 데이터 전송율로 구동되는 2 개의 버스 시스템간의 데이터 전송을 위해 설치되는 경우에 매우 바람직하다. 1 MBit/s까지의 높은 데이터 전송율을 갖는 소위 CAN-버스 시스템에서는 버스 시스템의 라인 길이가 40 m로 제한되는 반면, 약 40 kBit/s의 비교적 낮은 데이터 전송율을 갖는 CAN-버스 시스템의 경우 라인 길이가 1000 m까지 확장될 수 있으며, 이 때 데이터 전송율은 약 40 kBit/s까지만 가능하다. 상기 브리지 모듈을 사용하게 되면 "고속" 및 "저속" 버스 시스템이 서로 연결될 수 있다.
또한 메모리 장치의 적어도 일부가 FIFO-메모리(First-In-First-Out-메모리)로서 구성되는 것이 매우 바람직하다. 상기 FIFO-메모리는 특히 전술한 상이한 고속 버스 시스템간의 데이터 전송을 위한 데이터 버퍼링에 적합하다.
바람직한 실시예에서는 본 발명에 따른 브리지 모듈이 자동차 전기 공급 시스템 내 2 개의 CAN-버스 시스템 사이에 배치된다.
본 발명의 바람직한 실시예 및 개선예는 종속항의 특징부가 된다.
본 발명은 도면에 제시된 실시예에 따라 하기에 더 자세히 설명된다.
도 1은 2 개의 버스 시스템간의 데이터 전송을 위한, 본 발명에 따른 브리지 모듈의 원리도를 나타낸다.
도 1에서 제 1 버스 시스템이 도면 부호 (1)로 표시되어있다. 제 1 버스 시스템은 본 실시예에서 데이터버스(1a) 및 상기 데이터 버스(1a)에 연결된 다수의 가입자국(1b)을 포함한다. 또한 제 2 데이터 버스(2a)에 연결된 다수의 가입자국(2b)으로 이루어진 제 2 버스 시스템(2)이 도시되어있다. 상기 두 버스 시스템(1, 2)의 데이터 버스(1a, 2a) 사이에 브리지 모듈(3)이 설치된다. 또한 상기 브리지 모듈(3)은 제 1 및 제 2 인터페이스 회로(5a, 5b)를 포함한다. 상기 브리지 모듈(3)은 상기 인터페이스 회로(5a, 5b) 및 접속 라인(4a, 4b)을 통해 버스 시스템(1, 2)의 해당 데이터 버스(1a, 2a)에 연결된다. 또한 상기 브리지 모듈(3)은, 각각의 인터페이스 회로(5a, 5b)에 연결됨으로써 각각의 버스 시스템(1, 2)에 연결되는 개별 메모리 장치(6)를 포함한다.
그러나 상기 브리지 모듈(3)은 바람직하게는 추가로 다른 버스(7)에 반드시 연결될 필요는 없다. 선택적으로 데이터 버스, 어드레스 버스 및 제어 버스를 포함하는 상기 추가 버스(7)를 통해 상기 브리지 모듈(3)이 다른 모듈에 연결될 수 있다. 그러나 통상 브리지 모듈(3)은 추가 버스(7)를 통해 예컨대 중앙 처리 장치(CPU)와 같은 연산 장치에 연결된다.
본 실시예에서는 2 개의 버스 시스템(1, 2)간의 데이터 전송에 브리지 모듈이 이용된다. 그러나 본 발명은 2 개의 버스 시스템(1, 2) 사이에 연결되는 브리지 모듈(3)에만 제한되는 것이 아니라 다수의 버스 시스템(1, 2) 사이의 데이터 전송을 위해 임의로 연결되는 다수의 브리지 모듈(3)까지 적용된다.
도 2는 본 발명에 따른 브리지 모듈의 바람직한 실시예를 나타낸다. 도 1에 상응하게 도 2도 각각 데이터버스(1a, 2a)만 도시된 2 개의 버스 시스템(1, 2)을 나타낸다. 각각의 데이터 버스(1a, 2a)에는 다수의 가입자국(1b, 2b)이 연결된다. 상기 가입자국(1b, 2b)은 더 명확한 표현을 위해 도시되지 않았다.
도 2의 브리지 모듈(3)은 통상 상태 기계(State-Machine)로서 형성된 인터페이스 회로(5)를 포함한다. 상기 인터페이스 회로(5)는, 본 실시예에 명시된 바와 같이, 연결된 각 데이터 버스(1a, 2a)를 위한 제 1 및 제 2 인터페이스 회로(5a, 5b)를 포함한다. 5a 및 5b로 나뉘는 상기 인터페이스 회로는 연결된 상기 두 데이터 버스(1a, 2a)를 위한 통신 프로토콜을 갖는다.
또한 본 발명에 따른 브리지 모듈(3)의 메모리 장치(6)는 물리적 메모리(6a) 및 메모리 관리 장치(6b)를 포함한다. 상기 메모리 장치(6)는 접속 라인을 통해 인터페이스 회로(5)와 연결됨에 따라 상기 브리지 모듈(3)에 연결된 버스 시스템(1, 2)에 연결된다. 상기 메모리 관리 장치(6b)는 바람직하게는 Co-프로세서로서 형성될 수 있다. Co-프로세서로서의 메모리 관리 장치(6b)의 구현은 하드와이어링(hardwiring)에 비해 데이터 전송이 매우 빠르고 유연하게 실행될 수 있다는 장점을 갖는다. 물론 상기 Co-프로세서는 가장 먼저 프로그래밍되어야 하며, 가격이 매우 높기 때문에 하드와이어링보다 설치 비용이 많이 든다.
도 2는 브리지 모듈(3)이 데이터 베이스(1a, 2a) 중 하나에 연결되는 가입자국(1b') 중 하나로 통합되는 바람직한 실시예를 나타낸다. 브리지 모듈(3)을 포함하는 가입자국(1b')은 중앙 처리 장치(8) 및 통상 RAM으로서 형성되는내부 메모리(9)를 포함한다. 또한 하나의 가입자국(1b')은 예컨대 아날로그-디지털-변환기, 타이머-모듈, 인터럽트-장치 등과 같은 추가 인터페이스 모듈을 포함한다. 상기 모듈들은 더 명확한 표현을 위해 도 2의 가입자국(1b') 내에 도시되지 않았다. 개별 모듈은 각각 내부 버스(7)를 통해 서로 연결되고, 또한 브리지 모듈(3)의 메모리 장치(6)에도 연결된다.
브리지 모듈(3)의 메모리(6a)는 통상 블록식으로 구성된다. 즉, 상기 메모리(6a)는 다수의 메모리 블록(6c)으로 구성된다. 통상 상기 메모리(6a)의 상이한 메모리 블록(6c)은 동일한 크기를 갖지만, 반드시 그런 것은 아니다. 메모리(6a)의 각 메모리 블록(6c)은 다음과 같이 (A) - (C)의 메모리 블록 영역으로 분류된다.
1. 식별 영역(A)은 각 메모리 블록(6c)이 관련 데이터 버스(1a, 2a)에 액세스될 수 있게 하는 식별 키(식별자) 및 제어 정보를 포함한다. CAN-적용을 위해 상기 식별 영역(A)의 동작 모드에 따라 11 내지 29 비트의 범위를 갖는다.
2. 데이터 영역(B)에서는 전송될 데이터들이 중간 저장된다. 이 때 상기 데이터 영역(B)은 적어도 데이터 전송시 데이터 패킷당 전송 가능한 최대 데이터량이 선택될 정도의 폭으로 배열된다. CAN-적용시 상기 데이터 영역(B)의 폭이 데이터 전송 프로토콜에 의해 고정적으로 프리세팅되며 최대 8 바이트에 달한다.
3. 제어 영역(C)은 데이터 전송을 위한 컨트롤 기능 및 제어 기능을 포함한다. 상기 영역내에는 연결된 버스 시스템(1, 2)으로의, 메모리 블록(6c)의 버스 아르비트레이션(arbitration), 및 데이터 전송 방식이나 버스 동작 모드에대한 정보가 포함되어있다. 또한 상기 제어 영역(6c)은 데이터 전송의 일반적인 제어를 위한 데이터를 포함하고 있다. CAN-적용시 상기 데이터 영역의 크기는 어플리케이션에 따라 변할 수 있다.
메모리(6a)의 메모리 블록(6c)은 각각의 연결된 (2 개의) 버스 시스템(1, 2)에 플렉시블하게 개별적으로 할당될 수 있다. 예컨대 메모리 장치(6)가 32 개의 메모리 블록(6c)을 포함하면, 예컨대 제 1 버스 시스템(1)에는 20 개의 메모리 블록(6c)이, 그리고 제 2 버스 시스템(2)에는 나머니 12 개의 메모리 블록이 할당될 수 있다. 물론 메모리(6a)의 메모리 블록(6c)의 각각 다른 할당이 고려될 수도 있다. 할당은 중앙 처리 장치(8)를 통해 주어진 요구에 따라 사용자에 의해 플렉시블하게 다시 새로 정해질 수 있다. 이러한 방식으로 브리지 모듈(3)에 연결된 버스 시스템(1, 2)간의 데이터 전송을 위한 플렉시블한 기능성이 설정될 수 있다.
중앙 처리 장치(8)는 메모리(6a)의 개별 메모리 블록(6c) 구성시에만 사용된다. 그러나 전술한, 제 1 버스 시스템(1, 2)으로부터 제 2 버스 시스템으로의 데이터 전송은 중앙 처리 장치(8)의 산술 기능을 이용하지 않고도 브리지 모듈(3)을 통해 완전 실행된다. 따라서 데이터 전송은 결국 데이터 구동 방식으로 실행된다. 상기 방식에 의해 중앙 처리 장치의 산술 기능이 손상되지 않게 됨에 따라 브리지 모듈(3)을 포함하는 관련 가입자국(1b')의 성능도 전혀 저하되지 않는다.
CAN-적용을 위해 상기 방식의 메모리 블록(6c)의 크기가 구현(implementation)에 따라 좌우된다. 그러나 하기에서는 메모리 블록(6c)의 메모리 크기가 32 바이트인 것을 전제로 한다. 따라서 1 킬로바이트의 RAM을 갖는 메모리(6a)는 통상 32 개의 메모리 블록(6c)을 포함한다. 이 경우 메모리 크기는 정상 동작을 위해 충분한 정도로, 예상되는 데이터 전송에 상응하게 설계된다. 경우에 따라서는 추가 요구에 따라 상이한 버스 시스템(1, 2)간에 예상보다 더 높은 데이터 전송이 이루어진다. 이 경우 브리지 모듈(3)의 메모리(6a)가 매우 작게 설계될 수 있다. 그렇게 되면 추가 메모리 공간 리소스 또는 메모리 확장이 요구된다. 상황에 따라서는 중앙 처리 장치(8)측에서 처리 장치 작업의 증가에 의한 메모리 확장에 따른 요구가 있게 된다.
브리지 모듈(3)이 도 2에 상응하게 가입자 국(1b') 중 하나에 통합되는 경우 바람직하게는 단일 메모리가 제공될 수 있으며, 상기 단일 메모리는 가입자 국(1b')의 중앙 처리 장치(8)의 내부 메모리(9)로서뿐만 아니라 브리지 모듈(3)의 메모리(6a)로서도 사용된다(도 2에는 도시되지 않음). 따라서 상기 브리지 모듈(3)의 메모리(6a) 및 중앙 처리 장치(8)의 메모리 크기는 필요에 따라 - 공통으로 사용되는 메모리의 전체 크기의 범위 내에서- 더 크게 또는 더 작게 구성될 수 있다. 상기 방식으로 메모리 리소스가 최적으로 이용될 수 있으며, 새로운 메모리 구성 부품이 필요없게 된다.
매우 바람직한 경우는 메모리(6a)의 메모리 블록(6c)의 적어도 일부가 FIFO-메모리(First-in-First-Out-메모리, 선입 선출 메모리)로서 형성되는 것이다. 이는 특히 브리지 모듈에 연결된 두 버스 시스템(1, 2)이 상이한 데이터 전송율로 구동되는 경우에 바람직하다. 이 경우 FIFO-메모리가 더 빠른 버스 시스템(1, 2)으로부터 송신된 데이터를 위한 데이터 버퍼로서 사용된다. 이어서 더 느린 버스 시스템(1, 2)으로부터 데이터가 그에 상응하게 판독될 수 있다. 물론 그와 반대로 데이터의 기억을 위한 데이터 버퍼로서 사용되는 FIFO-메모리도 고려될 수 있다.
FIFO의 길이로써 FIFO에 할당된 메모리 블록(6c)의 전체 개수를 알 수 있다. FIFO의 길이는 버퍼 메모리의 요구에 따라 적합하게 선택될 수 있으며, 특히 고속 및 저속 버스 시스템(1, 2)의 데이터 전송율의 비에 좌우된다. FIFO의 길이는 FIFO-길이 레지스터 내에 사용자의 요구에 맞게, 그리고 데이터 전송 중에도 플렉시블하게 새로 결정될 수 있다. FIFO-레벨 레지스터를 통해 FIFO-메모리 블록(6c) 중 어느 것이 먼저 기록되었고, 어느 것이 비어있는지 식별될 수 있다.
또한 FIFO로서의 메모리(6a)의 적어도 일부의 구성은 저속 버스 시스템 및 고속 버스 시스템(1, 2)간의 데이터 전송시에 고려될 수 있는 것이 아니라, 본 발명의 범주 내에서 동일한 또는 상이한 데이터 전송율을 갖는 상이한 버스 시스템(1, 2)간의 각 데이터 전송에 바람직하게 사용될 수 있다.
특히 FIFO-버터 메모리는 예컨대 버스 시스템(1, 2) 중 하나가 연속적으로 데이터를 송신할 때에도 바람직하게 사용된다. 상기 데이터들은 제 2 버스 시스템(1, 2)에 의해 모여서 FIFO-버퍼 메모리로부터 판독되어 추가로 처리될 수 있다. 상기 방식에 따라 축적된 상기 판독 데이터를 위한 제 2 버스 시스템(1, 2)은 짧은 액세스 시간에 따라 중앙처리 장치(8)의 적은 연산 기능을 필요로 한다. 상기 두 버스 시스템(1, 2)에 의한 데이터 판독 및 추가적 처리가 똑같이 빠르게 실행되기는 하나, 기록/판독 주기 사이의 간격의 길이는 상이한 경우도 고려될 수 있다.
본 발명에 따른 브리지 모듈의 기능은 데이터 구동 방식이다. 즉, 특별한 메모리 배분에 의해 브리지 모듈의 기능이 결정된다. 여기서 데이터는 브리지 모듈의 메모리를 통해 여기 저기에 임의로 복사되는 것이 아니라, 오히려 사전 설정된 범위 내에서 전송된다.
전술한 실시예들은 상이한 버스 시스템간의 데이터 전송을 위한 브리지 모듈(3)의 바람직한 구현을 나타낸다. 그러나 바람직한 대안을 위한 상기 예들이 완전한 것은 아니다. 오히려 -상황에 따라서는 더 바람직한- 대안 및 결합이 제시된다.

Claims (9)

  1. 하나의 버스 시스템(1, 2)으로부터 하나 이상의 다른 버스 시스템(1, 2)으로 이진 데이터를 연속 전송하는데 적합한, 2 개 이상의 버스 시스템(1, 2) 사이에 접속된 브리지 모듈(3)에 있어서,
    데이터 전송시 데이터의 중간 저장을 위해 단일 메모리 장치(6)가 제공되고, 상기 데이터 전송은 제어 장치의 중간 회로 없이도 메모리 장치(6) 내에서 데이터 구동 방식으로 실행되는 것을 특징으로 하는 브리지 모듈.
  2. 제 1항에 있어서,
    2 개 이상의 버스 시스템(1, 2) 각각이 하나 이상의 가입자 국(1b, 2b; 1b')을 포함하고, 상기 가입자 국은 데이터 통신을 위해 서로 하나 이상의 각 데이터 버스(1a, 2a)에 연결되며, 상기 데이터 모듈(3)이 상기 가입자 국 중 하나(1b')로 통합되는 것을 특징으로 하는 브리지 모듈.
  3. 제 2항에 있어서,
    데이터 모듈(3)을 포함하는 상기 가입자 국(1b')이 내부 메모리(9)를 포함하고, 상기 데이터 모듈(3)의 메모리장치는 상기 내부 메모리(9)의 구성 요소인 것을 특징으로 하는 브리지 모듈.
  4. 제 3항에 있어서,
    상기 메모리 장치(6)의 메모리 크기가 자유롭게 구성될 수 있는 것을 특징으로 하는 브리지 모듈.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서,
    상기 브리지 모듈(3)이 정확히 2 개의 버스 시스템(1, 2) 사이에 배치되는 것을 특징으로 하는 브리지 모듈.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서,
    제 1 버스 시스템(1)의 제 1 데이터 버스(1a)상의 데이터가 제 2 버스 시스템(2)의 제 2 데이터 버스(2a)상의 데이터보다 더 높은 데이터 전송율로 구동되는 것을 특징으로 하는 브리지 모듈.
  7. 제 1항 내지 6항 중 어느 한 항에 있어서,
    상기 메모리 장치(6)의 적어도 일부가 FIFO-버퍼 메모리로서 구성될 수 있는 것을 특징으로 하는 브리지 모듈.
  8. 제 1항 내지 7항 중 어느 한 항에 따른 하나 이상의 브리지 모듈(3)을 갖는 CAN-버스 시스템.
  9. 제 8항에 따른 하나 이상의 CAN-버스 시스템을 갖는 자동차 전기 공급 시스템.
KR1020017001148A 1998-07-28 1999-07-06 브리지 모듈 KR20010071040A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/123,825 1998-07-28
US09/123,825 US6292862B1 (en) 1998-07-28 1998-07-28 Bridge module
PCT/DE1999/002087 WO2000007335A2 (de) 1998-07-28 1999-07-06 Brückenmodul

Publications (1)

Publication Number Publication Date
KR20010071040A true KR20010071040A (ko) 2001-07-28

Family

ID=22411120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001148A KR20010071040A (ko) 1998-07-28 1999-07-06 브리지 모듈

Country Status (6)

Country Link
US (1) US6292862B1 (ko)
EP (1) EP1101329B1 (ko)
JP (1) JP2002521964A (ko)
KR (1) KR20010071040A (ko)
DE (1) DE59913284D1 (ko)
WO (1) WO2000007335A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960761B2 (en) 1997-06-02 2005-11-01 Advanced Research & Technology Institute Instrument for separating ions in time as functions of preselected ion mobility and ion mass
US6654355B1 (en) * 1999-12-14 2003-11-25 Schneider Automation Inc. Bridge for CAN to TCP/IP connection
DE10026245A1 (de) * 2000-05-26 2002-01-24 Bayerische Motoren Werke Ag Verfahren zum Datenaustausch zwischen mehreren Teilnehmern
DE10026246A1 (de) * 2000-05-26 2002-03-07 Bayerische Motoren Werke Ag Verfahren zum Datenaustausch zwischen mehreren Teilnehmern
US7107473B2 (en) * 2001-03-15 2006-09-12 Robert Bosch Gmbh Method and device for synchronizing the global time of a plurality of TTCAN buses and a corresponding bus system
DE10119472A1 (de) * 2001-04-20 2002-10-31 Harman Becker Automotive Sys Schnittstelle für die Datenübertragung zwischen zwei Bussystemen und Betriebsverfahren dafür
DE10157188A1 (de) * 2001-11-22 2003-05-28 G I N Mbh Programmierbarer Datenlogger und Klassiergerät für CAN-Systeme
KR100476895B1 (ko) * 2002-05-21 2005-03-18 삼성전자주식회사 가변 가능한 데이터 전송 모드를 갖는 인터페이스 장치 및그것의 동작 방법
US7802263B2 (en) 2002-12-17 2010-09-21 Stragent, Llc System, method and computer program product for sharing information in a distributed framework
US20040139265A1 (en) * 2003-01-10 2004-07-15 Onset Corporation Interfacing a battery-powered device to a computer using a bus interface
US7433740B2 (en) * 2003-03-05 2008-10-07 Colorado Vnet, Llc CAN communication for building automation systems
US20040176877A1 (en) * 2003-03-05 2004-09-09 Scott Hesse Building automation system and method
US6927546B2 (en) * 2003-04-28 2005-08-09 Colorado Vnet, Llc Load control system and method
US20040218591A1 (en) * 2003-04-29 2004-11-04 Craig Ogawa Bridge apparatus and methods of operation
US7272496B2 (en) * 2003-06-12 2007-09-18 Temic Automotive Of North America, Inc. Vehicle network and method of communicating data packets in a vehicle network
US7983820B2 (en) 2003-07-02 2011-07-19 Caterpillar Inc. Systems and methods for providing proxy control functions in a work machine
US7472203B2 (en) * 2003-07-30 2008-12-30 Colorado Vnet, Llc Global and local command circuits for network devices
DE10335075A1 (de) * 2003-07-31 2005-03-10 Nec Electronics Europ Gmbh Vorrichtung und Verfahren zur Diagnose in Mehrkanal-CAN-Anwendungen
US20050049730A1 (en) * 2003-08-29 2005-03-03 Adamson Hugh P. Keypad for building automation
US20050049726A1 (en) * 2003-08-29 2005-03-03 Adamson Hugh P. Input device for building automation
US7600081B2 (en) * 2006-01-18 2009-10-06 Marvell World Trade Ltd. Processor architecture having multi-ported memory
US7577779B2 (en) * 2006-02-14 2009-08-18 Broadcom Corporation Method and system for a RFIC master
US7779196B2 (en) * 2006-03-01 2010-08-17 Snap-On Technologies, Inc. Interface between busses of different physical layers
US20090198856A1 (en) * 2006-05-18 2009-08-06 Nxp B.V. Gateway for a data bus system
DE102006055514A1 (de) * 2006-05-24 2007-11-29 Robert Bosch Gmbh Gateway zum Datentransfer zwischen seriellen Bussen
US20090067616A1 (en) * 2007-09-07 2009-03-12 Kerby William Suhre CAN echo cancellation level shifter
WO2013144962A1 (en) 2012-03-29 2013-10-03 Arilou Information Security Technologies Ltd. Security system and method for protecting a vehicle electronic system
SE1250312A1 (sv) 2012-03-29 2013-09-30 Oilquick Ab Förfarande vid kontroll och styrning av redskapsförsedd arbetsmaskin samt sådan maskin
GB2571302A (en) * 2018-02-23 2019-08-28 Grey Orange Pte Ltd Hybrid can bus system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3546664C3 (de) 1985-02-22 1995-10-26 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
US5633865A (en) * 1995-03-31 1997-05-27 Netvantage Apparatus for selectively transferring data packets between local area networks
US5748634A (en) * 1995-09-14 1998-05-05 Level One Communications, Inc. Method and apparatus for implementing a two-port ethernet bridge using a semaphoring technique
US5842038A (en) * 1996-10-10 1998-11-24 Unisys Corporation Optimized input/output memory access request system and method
US6024035A (en) * 1997-09-23 2000-02-15 Case Corporation Seed planting rate maintenance control with rate display
DE19758032A1 (de) * 1997-12-29 1999-07-01 Nec Electronics Europ Gmbh Schnittstelle für mehrere CAN-Datenverarbeitungsnetzwerke und Verfahren zum Betreiben einer Schnittstelle

Also Published As

Publication number Publication date
WO2000007335A3 (de) 2000-06-22
WO2000007335A2 (de) 2000-02-10
DE59913284D1 (de) 2006-05-18
EP1101329B1 (de) 2006-03-29
EP1101329A2 (de) 2001-05-23
US6292862B1 (en) 2001-09-18
JP2002521964A (ja) 2002-07-16

Similar Documents

Publication Publication Date Title
KR20010071040A (ko) 브리지 모듈
US6629172B1 (en) Multi-chip addressing for the I2C bus
US7877548B2 (en) Shared buffer having hardware-controlled buffer regions
JP3641675B2 (ja) 分割バッファアーキテクチュア
US5261059A (en) Crossbar interface for data communication network
EP1045558A2 (en) Very wide memory TDM switching system
US6233651B1 (en) Programmable FIFO memory scheme
EP0097028A2 (en) Multiple-microcomputer communications system
KR100230902B1 (ko) 고 처리 능력의 주변 구성 요소 상호 접속 버스를가진데이터 처리 및 통신 시스템
KR20010053612A (ko) 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법
WO2004105328A1 (en) Message memory for a communication protocol and method
US5379395A (en) Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories
EP2017740B1 (en) Method for data transfer between host and device
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller
US6597690B1 (en) Method and apparatus employing associative memories to implement limited switching
US20040017827A1 (en) Method for dynamic allocation of slot bandwidth of an exchanger
JPH07105804B2 (ja) アドレス設定器
US6570887B2 (en) Method and apparatus employing associative memories to implement message passing
US6216194B1 (en) Information processing unit for separately controlling a plurality of shared buses
KR100203348B1 (ko) 가입자정합보드와 가입자제어보드간의 정합회로
US7599383B2 (en) Data bus configuration having a data bus which can be operated in multiplex mode, and method for operating the configuration
KR0143045B1 (ko) 패킷 데이타의 시분할 전송방법
JP2004348580A (ja) シリアルインターフェース回路及び半導体集積回路
GB2359709A (en) Data processing system with a dynamically adjustable channel framework
KR100298287B1 (ko) 시스템 버스에서 메시지 처리 장치 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid