KR20010068616A

KR20010068616A - 디지털 티브이의 채널 등화기

Info

Publication number: KR20010068616A
Application number: KR1020000000625A
Authority: KR
Inventors: 김준태
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 2000-01-07
Filing date: 2000-01-07
Publication date: 2001-07-23
Also published as: US20010007479A1; US6704059B2; KR100662756B1

Abstract

본 발명은 디지털 티브이의 채널 등화기에 관한 것으로, 종래의 심볼 간격의 탭을 갖는 등화기에 있어서는 실내 상황에서 사람의 움직임 등에 의해 발생되는 한 심볼 이내의 짧은 에코신호에 대해서 이를 보상해줄 방법이 없으며 또한, 심볼타임 복구회로가 완벽하게 동작하지 않을 경우 심볼타임 잡음에 의해 등화기의 성능에 열화가 발생하는 문제점이 있었다. 또한 심볼 간격이 좁은 탭을 가지는 등화기의 경우 짧은 에코신호를 제거할 수는 있으나 심볼간격 등화기와 같은 시간 영역의 에코를 제거하기 위해서는 앞먹임 필터부의 탭의 개수가 두배 이상 필요하게 되어 그만큼 많은 곱셈기를 사용함으로써 하드웨어의 크기가 선형적으로 증가하고 회로의 구성이 복잡해지며 고속 동작이 어려워지는 문제점이 있었다. 따라서, 본 발명은 앞먹임 필터부를 센터탭을 중심으로 일정 영역은 세밀간격으로 구현하고, 나머지 영역은 심볼간격으로 탭을 구성함으로써, 실내에서 사람의 움직임 등에 의해 발생되는 짧은 에코신호의 제거도 용이하게 될 뿐만 아니라 하드웨어 구현에 필요한 곱셈기의 수가 줄게 되어 전체적인 하드웨어의 크기가 작아지고 이에 따라 고속 처리가 가능하게 되어 수신기의 성능이 향상되는 효과가 있다.

Description

디지털 티브이의 채널 등화기{CHANNEL EQUALIZER FOR DIGITAL TELEVISION}

본 발명은 디지털 티브이에서의 채널 등화 기술에 관한 것으로, 특히 매우 짧은 순간게 발생하는 고스트에 대응하여 적은수의 곱셈기를 사용하여 하드웨어 구현시 크기가 작고, 고속처리를 구현할 수 있도록 디지털 티브이의 채널 등화기에 관한 것이다.

일반적으로 채널 등화기는 고화질 티브이와 같은 디지털 전송 시스템에서 송신 신호가 다중 경로를 통과하면서 발생하는 왜곡을 보상함으로써 비트 검출 오류를 감소시키는 역할을 수행한다.

특히, 티브이의 경우 전송 채널의 불완전성으로 인해 발생하는 간섭 잡음은 티브이 영상 신호의 고스트(ghost)가 되는데, 이러한 고스트를 제거하는 수단으로 사용되고 있다.

이와 같이 전송 채널을 통과하면서 왜곡이 발생된 신호를 이상적인 신호가 되도록 필터링하는 필터의 구조는 앞먹임(Feed-Forward) 필터 부분과 되먹임(Feed-Back) 필터 부분이 연속된 형태로 접속하여 출력단에 부호 결정 장치(decision device 또는 slicer)를 접속하여 이루어진다.

도1은 종래의 디지털 채널 등화기의 구성도로서, 이에 도시된 바와 같이 앞먹임(Feed-Forward)필터부(31∼34) 및 되먹임(Feed-Back)필터부(41∼44)로 구성된 것으로, 그 구성을 상세하게 설명하면 다음과 같다.

일단, 앞먹임 필터부는 10.76MHz의 속도로 샘플링된 디지털 입력 데이터(Si)를 순차적으로 지연시키는 지연부(31)와; 상기 입력 데이터(Si)와 상기 지연부(31)의 각 출력(S_i-1∼S_i-6)에 탭 계수(C₀∼C₆)를 각기 곱하는 곱셈부(32)와; 상기 곱셈부(32)의 출력(C₀S_i∼C₀S_i-6)을 합산하여 등화 데이터(X_i)를 출력하는 덧셈기(35)와; 상기 덧셈기(35)의 출력(X_i)에서 결정 데이터(D_i)를 검출하는 슬라이서(36)와; 상기 슬라이서(36)의 출력(D_i)과 상기 덧셈기(35)의 출력(X_i)의 차를 구하여 에러값(E_i)을 출력하는 감산기(37)와; 상기 감산기(105)의 출력(E_i)에 스텝 크기()를 곱하는 곱셈기(38)와; 상기 곱셈기(38)의 출력(E_i)을 상기 입력 데이터(Si)와 상기 지연부(31)의 각 출력(S_i-1∼S_i-6)에 각기 곱하는 곱셈부(33)와; 상기 곱셈부(33)의 각 출력(S_i E_i∼S_i-6 E_i)을 누적하여 새로운 탭 계수(C₀∼C₆)를 상기 곱셈부(32)에 출력하는 연산부(34)로 구성된다.

다음, 되먹임 필터부는 상기 앞먹임 필터부에 있어서, 지연부(41)에 슬라이서(36)의 출력(D_i)을 입력받는 것을 제외하고는 상기 앞먹임 필터부의 구성과 같다.

즉, 상기 지연부(41)의 출력(D_i-1,D_i-2)에 탭 계수(C_7,C₈)를 각기 곱하여 덧셈기(35)에 출력는 곱셈부(42)와; 상기 곱셈기(38)의 출력(E_i)을 상기 지연부(41)의 각 출력(D_i-1,D_i-2)에 곱하는 곱셈부(43)와; 상기 곱셈부(43)의 각 출력(D_i-1 E_i∼D_i-2 E_i)을 누적하여 새로운 탭 계수(C₇,C₈)를 상기 곱셈부(42)에 출력하는 연산부(44)로 구성된다.

이와 같이 구성된 종래 장치의 동작 과정을 설명하면 다음과 같다.

먼저, 디지털 데이터(S_i)가 입력됨에 따라 지연부(31)는 탭수 만큼의 지연기를 순차적으로 통해 지연하여 각각의 지연신호(S_i-1∼S_i-6)를 곱셈부(32,33)에 출력하게 된다.

이때, 곱셈부(32)가 디지털 입력 데이터(S_i)와 지연부(31)의 각 지연신호(S_i-1∼S_i-6)에 연산부(34)에서 생성된 각각의 탭 계수(C₀∼C₆)를 곱하면 덧셈기(35)가 상기 곱셈부(32)의 출력(C₀S_i∼C₀S_i-6)을 합산하여 등화 데이터(X_i)를 슬라이서(36) 및 감산기(37)에 출력하게 된다.

이에 따라, 슬라이서(36)는 덧셈기(35)의 출력(X_i)을 입력으로 하여 결정된 데이터(D_i)를 출력하게 된다.

또한, 감산기(37)가 덧셈기(35)의 출력(X_i)과 슬라이서(36)의 출력(D_i)의 차를 구하여 그 에러값(E_i)을 산출하면 곱셈기(38)가 스텝 크기()를 곱하여 곱셈부(33)에 출력하게 된다.

따라서, 곱셈부(33)가 디지털 입력 데이터(S_i)와 지연부(31)의 각 지연신호(S_i-1∼S_i-6)에 곱셈기(38)의 출력(E_i)을 각기 곱하면 연산부(34)가 각각의 곱셈값(S_i E_i∼S_i-6 E_i)을 이전의 탭 계수에 누적하여 새로운 탭 계수를 곱셈부(32)에 출력함으로써 다음의 등화 과정에 적용하게 된다.

이러한 동작은 디지털 입력 데이터(S_i)가 입력됨에 따라 반복적으로 수행하여 탭 계수(C₀∼C₆)를 최적값으로 조정함으로써 입력 신호에 대응하는 출력 데이터를 얻을 수 있다.

여기서, 상기 연산부(54)를 구성하는 각 연산기는 다음 수학식 1과 같이 표시할 수 있는데, 그 구조는 도5와 같다.

여기서, e(n)은 심볼 타임이 n인 순간의 오차 결정기의 출력값이며, c(n) 및 c(n+1)은 각각 심벌 타임 n 및 n+1인 순간의 계수를 나타낸다.

이때 상기 덧셈기(35)에는 되먹임 필터부의 출력값도 입력받아 등화 신호를 출력하는데, 다만 상기 되먹임 필터부의 지연부(41)에 입력되는 데이터는 슬라이서(36)에서 출력되는 데이터(D_i)로 그 과정은 상기 앞먹임 필터부의 동작과 같으므로 설명은 생략한다.

상기와 같은 심볼 간격 등화기의 경우 충분한 길이의 필터탭이 구성되면 외부 환경에서 시간적으로 긴 에코신호에 의해 발생하는 채널의 왜곡을 적절히 보상하여 심볼간의 간섭을 쉽게 제거할 수 있게 된다.

그러나, 실내(Indoor) 상황에서 사람의 움직임 등에 의해 발생되는 한 심볼 이내의 짧은 에코신호에 대해서는 달리 보상해줄 방법이 없으며 또한, 심볼타임 복구회로가 완벽하게 동작하지 않을 경우 심볼타임 잡음에 의해 등화기의 성능에 열화가 발생하는 문제점이 있었다.

이와 같은 문제점을 해결하기 위하여 도2에 도시된 바와 같이 입력샘플로 심볼율의 N배(N≥2)로 오버 샘플링한 데이터를 취하고, 탭의 개수를 한 심볼 위치에 N개가 존재하는 N배 세밀간격 채널 등화기로 구성함으로써 성능 열화가 심하지 않으면서 매우 짧은 시간의 에코 신호도 제거가 가능하게 하였다.

그러나, 상기 도1과 같은 심볼간격 등화기의 경우 7 탭으로 구성된 앞먹임 필터부에 의해 도3에 도시된 바와 같이 -3T부터 +3T까지의 에코를 제거할 수 있었던 것에 비해 상기 도2의 구성에 의한 T/2간격 등화기의 경우는 도4에 도시된 바와 같이 7 탭으로 -1.5T부터 +1.5T에 해당하는 영역만의 에코신호만을 제거할 수 있어 상기 심볼간격 등화기와 같은 시간 영역의 에코를 제거하기 위해서는 앞먹임 필터부의 탭의 개수가 두배 이상 필요하게 되어 그만큼 많은 곱셈기를 사용함으로써 하드웨어의 크기가 선형적으로 증가하고 회로의 구성이 복잡해지며 고속 동작이 어려워지는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 앞먹임 필터부를 센터탭을 중심으로 일정 영역까지는 세밀간격을 갖도록 하고, 그이외의 영역은 되먹임 필터부와 마찬가지의 심볼간격을 갖도록 영역에 따라 탭 간격을 다르게 설정함으로써 짧은 에코신호의 제거는 물론, 곱셈기의 사용을 최소화하여 하드웨어의 크기를 줄여 고속 동작이 가능하도록 하는 디지털 채널 등화 장치를 제공함에 그 목적이 있다.

도1은 종래의 디지털 채널 등화기의 구성도.

도2는 종래의 또 다른 디지털 채널 등화기의 구성도.

도3은 상기 도1의 심볼간격을 갖는 등화기의 시간축상의 탭 위치를 보인 그래프도.

도4는 상기 도2의 T/2 간격을 갖는 등화기의 시간축상의 탭 위치를 보인 그래프도.

도5는 상기 도1,도2에서 새로운 탭 계수를 출력하는 연산기의 개념적 구성을 보인 예시도.

도6은 본 발명에 의한 디지털 채널 등화기의 구성도.

도7은 상기 도7에서 심볼간격 및 T/2 간격을 갖는 등화기의 시간축상의 탭 위치를 보인 그래프도.

***도면의 주요 부분에 대한 부호의 설명***

101 : 지연부 102,103 : 곱셈부

104 : 연산부 105 : 덧셈기

106 : 데시메이터 107 : 슬라이서

108 : 감산기 109 : 곱셈기

110 : 지연부 111,112 : 곱셈부

113 : 연산부

이와 같은 목적을 달성하기 위한 본 발명은, 심볼간격 탭을 갖는 영역과, 세밀한 탭 간격을 갖는 필터 영역으로 나누어진 앞먹임 필터부와; 심볼간격의 탭을 갖는 되먹임 필터부와; 심볼 타이밍 순간의 샘플 데이터를 검출하는 데이메이션부와; 상기 데시메이션부의 출력값으로부터 결정값을 얻어내는 슬라이서부를 포함하여 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도6은 본 발명에 의한 디지털 채널 등화 장치의 일예를 보인 구성도로서, 앞먹임 필터부와 되먹임 필터부로 구성된 등화기에 있어서, 앞먹임 필터부를 심볼간격 필터 영역과; 세밀간격 필터 영역으로 나누어 구성한다.

즉, 앞먹임 필터부는 지연부(101)는 심볼율의 2배로 샘플링(21.52MHz)된 데이터를 입력받아 한 심볼간격에 두 개의 탭을 구성하여 심볼간격의 영역(T spaced)에서는 2개의 지연기(Z^-2)를 동시에 통과하도록 하고, 세밀간격의 영역(T/2 spaced)에서는 1개의 지연기(Z^-1)만을 통과하도록 함으로써, 영역에 관계없이 지연부를 그 심볼 주파수의 두배의 클록(21.52MHz)으로 동작시킬 수 있게 된다.

즉, 데이터 샘플이 한 심볼 시간의 지연을 얻기 위해서는 두 샘플의 지연기를 통과해야 하는 것이다.

그러나, 되먹임 필터부는 등화기의 출력값을 슬라이서에 통과시켜 그 결정된 값이 궤환되어야 하므로 반드시 심볼간격의 탭으로 이루어져야 하며 이미 심볼 데이터의 비트수가 작아져 곱셈기의 크기가 앞먹임 필터부의 것보다 크게 작기 때문에 하드웨어의 크기에는 큰 영향을 미치지 않는다.

이때, 상기 샘플링 주파수는 아날로그 FPLL(Freauency & Phase Locked Loop)을 이용한 반송파 복구 방식을 채용한 수신기의 경우에는 기저대역으로 내려온 수신신호를 심볼 주파수의 N배로 A/D 변환을 하여 등화기로 입력시킬 수 있고, 디지털 반송파 복구를 채용한 수신기의 경우에는 N배로 미리 샘플링 된 디지털 데이터에 의해 반송파를 복구하여 그 출력을 등화기에 입력시키게 된다.

다음, 2:1 데시메이터(106)는 두 샘플 중에서 심볼타임인 순간만의 데이터를 검출하여 슬라이서(107)로 출력하는 것으로, 슬라이서는 그 심볼 샘플에 의해 송신측에서 전송했을 것으로 판단되는 결정값을 생성하게 된다.

그럼, 상기와 같이 구성된 본 발명의 동작을 도7을 참조하여 설명하면 다음과 같다.

먼저, 반송파 복구된 21.52MHz의 심볼 데이터(S_i)가 본 발명에 의한 등화 장치로 입력되어 지연부(101)를 통과하게 되면 심볼간격 영역에서는 탭의 위치에 항상 심볼데이터가 위치하게 되고, 세밀간격 영역에서는 심볼 데이터 및 심볼과 심볼 사이의 데이터가 탭에 위치하게 된다.

이때, 등화기의 출력은 이 지연기들에 담겨진 데이터 샘플과 이전 심볼 시간에 갱신된 계수들과의 곱 및 합산 과정을 통해 나오게 되는데, 이 출력값은 데이터 샘플이 21.52MHz마다 변하는 이유로 2:1 데시메이터(106)를 통과하여 심볼 타임인 순간만의 데이터를 검출하여 슬라이서(107)로 출력한다.

이 후의 과정은 도2의 구성과 같이 2:1 데시메이터(106)의 출력과 슬라이서(107)의 출력을 비교하는 감산기(108)와 그 차이값(=에러값)에 스탭 크기를 곱하는 곱셈기(109)에 의해 계수 갱신에 필요한 오차 생성 및 스케일 조정을 수행하게 된다.

이때, 상기 슬라이서의 입력값, 출력값 및 오차값은 모두 심볼 주파수에 맞추어 생성되기 때문에 계수갱신도 매 심벌타임인 순간에만 이루어지게 된다.

다시 말해, 본 발명에 의한 등화 장치는 개념적으로 볼 때 도2에 구성된 바와 같은 세밀간격 등화기에서 심볼간격으로 동작하기를 원하는 영역은 그 영역의 비 심볼 위치(Non-Sysbol Position)에 있는 탭들의 계수를 항상 "0"으로 강제 설정해 놓은 것과 같게 되어 그 탭의 곱셈기 및 연산기를 제거한 것과 마찬가지가 되어 하드웨어의 크기를 줄이게 되는 것이다.

따라서, 현재 일반적인 VSB 채널 등화를 위해 앞먹임 필터부는 64탭으로 구성되어 있는데, 센터탭의 위치를 그 중앙(32 혹은 33번째 탭)이라고 할 때에 본 발명에 의해 세밀간격의 영역을 센터탭으로부터 ±5T 정도로 구현해 주고 나머지 영역은 심볼간격으로 구현해 주었을 때, 도2와 같이 앞먹임 필터 전 부분을 세밀간격으로 구현한 경우와 비교해 성능상의 차이는 없으면서 그 하드웨어의 크기는 최소한으로 줄일 수 있게 된다.

이상에서 설명한 바와 같이 본 발명 디지털 채널 등화 장치는 앞먹임 필터부를 센터탭을 중심으로 일정 영역은 세밀간격으로 구현하고, 나머지 영역은 심볼간격으로 탭을 구성함으로써, 실내에서 사람의 움직임등 에 의해 발생되는 짧은 에코신호의 제거가 용이하게 될 뿐만 아니라 하드웨어 구현에 필요한 곱셈기의 수가 줄게 되어 전체적인 하드웨어의 크기가 작아지고 이에 따라 고속 처리가 가능하게 되어 수신기의 성능이 향상되는 효과가 있다.

Claims

심볼간격 탭을 갖는 영역과, 세밀한 탭 간격을 갖는 필터 영역으로 나누어진 앞먹임 필터부와; 심볼간격의 탭을 갖는 되먹임 필터부와; 심볼 타이밍 순간의 샘플 데이터를 검출하는 데이메이션부와; 상기 데시메이션부의 출력값으로부터 결정값을 얻어내는 슬라이서부를 포함하여 구성한 것을 특징으로 하는 디지털 티브이의 채널 등화기.
제1항에 있어서, 상기 심볼간격의 탭을 갖는 영역은 그 영역의 비 심볼 위치에 있는 탭들의 계수를 "0"으로 설정하는 것과 같은 구조에 의해 샘플 데이터가 2개의 지연기를 거치도록 구성하여 된 것을 특징으로 하는 디지털 티브이의 채널 등화기.