CN101789917A - 均衡器以及配置此均衡器的方法 - Google Patents
均衡器以及配置此均衡器的方法 Download PDFInfo
- Publication number
- CN101789917A CN101789917A CN200910002983A CN200910002983A CN101789917A CN 101789917 A CN101789917 A CN 101789917A CN 200910002983 A CN200910002983 A CN 200910002983A CN 200910002983 A CN200910002983 A CN 200910002983A CN 101789917 A CN101789917 A CN 101789917A
- Authority
- CN
- China
- Prior art keywords
- group
- joint
- equalizer
- joints
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明涉及一种均衡器以及配置此均衡器的方法。均衡器包含接头延迟线以及加法器。接头延迟线具有多个接头以级联方式耦接在一起,用以接收一输入信号、多个接头控制信号及多个接头系数,并产生多个已相乘信号,其中多个接头被划分成多个群组。加法器耦接于接头延迟线,用来相加多个已相乘信号,以产生一输出信号。
Description
技术领域
本发明有关一种均衡器及其相关配置方法,尤指一种具有混合结构的均衡器及其相关配置方法。
背景技术
于通讯系统中传输信号时,随着通道(channel)长度的增加,信号的通道衰减与码元间干扰(inter-symbol interference,ISI)的情况会越严重,而降低了信号的品质。因此,通常会在信号的接收端设置一均衡器,来对所接收到的接收信号进行均衡处理,以补偿该接收信号的衰减并消除码元间干扰的问题。
目前常见的均衡器包含有线性前馈均衡器(Linear Feed-forwardequalizer,LE)以及判决反馈均衡器(Decision-feedback equalizer,DFE),其中判决反馈均衡器又包含一个前馈滤波器以及一个反馈滤波器,而线性前馈均衡器与判决反馈均衡器中的前馈滤波器的一般作法是针对等时间间隔的取样数据来做权重相加(weighted sum),在此称之为等间隔均衡器(Equally-spaced equalizer)。常见的等间隔均衡器则可分为码元间隔均衡器(symbol-spaced equalizer)以及分数间隔均衡器(fractionally-spacedequalizer),其中分数间隔均衡器的效能较码元间隔均衡器来得好,且受到时序相位偏移(timing phase offset)的影响较小,但是分数间隔均衡器较不稳定,且有消耗功率大以及较复杂等缺点。
发明内容
本发明的目的之一在于提供一种均衡器及其配置方法,其可根据均衡器中每一接头的特性(例如系数)来控制均衡器的取样间隔,以解决先前技术中的问题。
本发明的实施例披露了一种均衡器。均衡器包含具有多个接头以级联方式耦接在一起的接头延迟线以及加法器。接头延迟线用以接收一输入信号、多个接头控制信号及多个接头系数,并产生多个已相乘信号,其中多个接头被划分成多个群组。加法器耦接于该接头延迟线,用来相加多个已相乘信号以产生一输出信号。
本发明的实施例另披露了一种均衡器的配置方法,均衡器包含有以级联方式耦接在一起的多个接头所形成的一接头延迟线以及一加法器。该方法包含有:将多个接头划分成一第一群组以及一第二群组,其中,第一群组的第一取样间隔与第二群组的第二取样间隔不相同;以及将多个接头所产生的多个已相乘信号进行相加,以产生一输出信号。
本发明的实施例另披露了一种均衡器,包含有一接头延迟线以及一加法器。接头延迟线具有以级联方式耦接在一起的多个接头,接头延迟线用以接收一输入信号、一接头控制信号及一接头系数信号,并产生一已相乘信号,且多个接头被划分成至少一群组。加法器耦接于接头延迟线,用以接收已相乘信号,并依据已相乘信号来产生一输出信号。其中,多个接头中的任意一个接头皆可被禁能或者致能。
本发明的实施例另披露了一种均衡器的配置方法,均衡器包含有以级联方式耦接在一起的多个接头所形成的一接头延迟线以及一加法器。该方法包含有:将多个接头划分成至少一群组;依据一接头系数信号禁能该至少一群组中所包含的多个接头中的任意一个接头;以及将该至少一群组中所包含的多个接头中没有被禁能的接头所产生的多个已相乘信号进行相加,以产生一输出信号。
附图说明
图1为本发明的均衡器的第一实施例的示意图。
图2为本发明的均衡器的第二实施例的示意图。
图3为本发明的均衡器的第三实施例的示意图。
图4为本发明的均衡器的第四实施例的简易示意图。
图5为本发明的均衡器的第五实施例的示意图。
图6为本发明的均衡器的第六实施例的示意图。
具体实施方式
请参考图1,图1为本发明的均衡器100的第一实施例的示意图。于本实施例中,均衡器100为一接头延迟线均衡器(tapped delay line equalizer),其包含(但不局限于)一接头延迟线130、一加法器150、一控制模块160以及一开关170。接头延迟线130具有多个接头(tap)TAP0~TAP99以级联(cascaded)方式耦接在一起,且这些接头TAP0~TAP99可依需求划分成第一群组110以及第二群组120,其中第一群组110的第一取样间隔T1等于输入信号In的码元周期Tsym(亦即T1=Tsym),第二群组120的第二取样间隔T2小于输入信号In的码元周期(亦即其中R为大于1的有理数),以避免取样不足的现象发生。于本实施例中,以一百个接头TAP0~TAP99为例,然此仅用来作为本发明的范例说明,接头的个数并非本发明的限制条件。每一接头TAP0~TAP99包含有一接头单元U0~U99以及一延迟器d0~d98,其中每一接头单元包含有一信号输入端、一乘法器以及一控制端。举例而言,第一接头单元U0的信号输入端用来接收第一接头TAP0的一输入信号di[0],而第一乘法器m0用来将第一接头TAP0的输入信号di[0]与一接头系数f[0]相乘,以产生一已相乘信号Sm[0],第一接头单元U0的控制端用来依据一控制信号On_off[0]来判决致能(enable)或者禁能(disable)第一接头单元U0。而延迟器d0则是耦接于接头单元U0与下一个接头单元U1之间,用来延迟第一接头TAP0的输入信号di[0],以产生下一接头TAP1的输入信号di[1],以此类推。
值得注意的是,第一群组110与第二群组120的配置为非固定的,于本实施例中(请参阅图1),第一群组110由接头TAP0~TAP95所构成,而第二群组120由接头TAP96~TAP99所构成。然而,此并非唯一的群组划分的施行方式;换言之,每一群组中的接头并非一定要依照顺序来作划分,且群组中所包含的接头为可互相交错。举例而言,于其他实施例中(图未示),第一群组110可由接头TAP0、TAP3、TAP6、TAP8、TAP10...TAP97及TAP99所构成,而第二群组120可由接头TAP1、TAP2、TAP4、TAP5、TAP7、TAP9...TAP96及TAP98所构成。如此一来,第一群组110与第二群组120即可形成前述互相交错的情况。此外,第一群组110与第二群组120中所包含的接头,经由控制模块160采用配置的方式来决定的。控制模块160包含至少一输入端162以及多个输出端164,其中这些输入端162用来接收至少一信息。举例而言,于本实施例中,这些输入端162用来接收多个接头系数f[0]~f[99]。多个输出端164耦接于多个接头单元U0~U99的多个控制端,用来根据多个接头系数f[0]~f[99]的大小来产生多个控制信号On_Off[0]~On_Off[99]给多个接头单元U0~U99来判决致能或者禁能相对应的接头单元。而加法器150具有多个输入端耦接于多个接头TAP0~TAP99,用来将多个接头TAP0~TAP99所产生的多个已相乘信号Sm[0]~Sm[99]进行相加,以产生一输出信号Out1。开关170则耦接于加法器150的输出端,用来于每经过一码元周期Tsym才会输出输出信号Out1,以产生一受控制输出信号Out2。
请注意,由于上述的第一群组110的第一取样间隔T1等于输入信号In的码元周期Tsym、第二群组120的第二取样间隔T2小于输入信号In的码元周期Tsym,则可将第一群组110视为一码元间隔均衡器,且将第二群组120视为一分数间隔均衡器。
承上述实施例(请参阅图1),举几个例子进行说明。假设经过两个延迟器的延迟时间等于输入信号In的码元周期Tsym,将第一群组1lO中偶数的接头单元(亦即U0、U2、U4...)设为禁能状态且将奇数的接头单元(亦即U1、U3、U5...)设为致能状态,如此一来,第一群组110中只有奇数的接头单元所产生的已相乘信号(亦即Sm[1]、Sm[3]、Sm[5]...)会送至加法器150进行相加,使得第一群组110的第一取样间隔T1等于码元周期Tsym(亦即两个延迟器的延迟时间)。另一方面,同样假设经过两个延迟器的延迟时间等于输入信号In的码元周期Tsym,则将第二群组120中的所有接头单元皆设为致能状态,如此一来,第二群组120中所有的接头单元所产生的已相乘信号皆会送至加法器150进行相加,使得第二群组120的第二取样间隔T2等于码元周期Tsym的一半(亦即R=2;为一个延迟器的延迟时间)。
当然,以上所述的实施例仅用来作为本发明的范例说明,并非本发明的限制条件。于其他的实施例中,可采用不同的第一取样间隔T1、第二取样间隔T2来实践本发明所披露的均衡器,此亦属于本发明所涵盖的范围。举例而言,假设经过三个延迟器的延迟时间等于输入信号In的码元周期Tsym,则第一群组110中每三个接头单元当中只有一个接头单元设为致能状态,其余的两个接头单元则设为禁能状态。换言之,第一群组110中只有接头单元U2、U5、U8...设为致能状态,而其余的接头单元则设为禁能状态,如此一来,使得第一群组110的第一取样间隔T1等于码元周期Tsym(亦即三个延迟器的延迟时间)。另一方面,同样假设经过三个延迟器的延迟时间等于输入信号In的码元周期Tsym,则将第二群组120中的所有接头单元皆设为致能状态,使得第二群组120的第二取样间隔T2等于码元周期Tsym的三分之一(亦即一个延迟器的延迟时间)。
请注意,上述的这些接头系数f[0]~f[99]可由估测一通道所产生,或者可根据一适应性演算法(adaptively algorithm)所产生,然本领域普通技术人员应可了解,亦可通过其他方式来产生之。此外,于一实施例中,均衡器100可为一线性前馈均衡器或一判决反馈均衡器,但本发明并不局限于此,亦可为其它种类的均衡器。
图2为本发明的均衡器200的第二实施例的示意图。图2所示的均衡器200的结构与图1的均衡器100类似,两者不同之处在于均衡器200由一判决反馈均衡器所实现,而均衡器100则由一线性前馈均衡器来实现之。比较两者可得知,均衡器200另包含一减法器210、一反馈滤波器220以及一判决单元230耦接于开关170的后级。关于减法器210、反馈滤波器220及判决单元230等元件的细节与功能,本领域普通技术人员应可了解其中的运作,为简洁起见于此不再赘述。
于上述的实施例中,第一群组110与第二群组120的配置为非固定的,且经由控制模块160采用配置的方式来决定之,但本发明并不局限于此。由于在某些环境中(例如LAN或者Cable),通道的特性可预测性是相当高的,因此均衡器100、200的特性可预测性也是相当高的,于此种环境下,可以根据这些可预测的特性来预先配置均衡器中哪些接头需使用码元间隔均衡器来进行均衡处理、哪些接头需使用分数间隔均衡器来进行均衡处理。
图3为本发明的均衡器300的第三实施例的示意图。于本实施例中,均衡器300的第一群组310与第二群组320的配置通过均衡器300中可预测的特性来预先配置之。与图1所示的均衡器100进行比较可得知,均衡器300无需控制模块160来产生多个控制信号On_Off[0]~On_Off[99]给多个接头单元U0’~U99’来判决致能或者禁能相对应的接头单元。值得注意的是,由于第二群组320作为一分数间隔均衡器,则第二群组320的结构与均衡器100中的第二群组120完全相同,第二群组320中的每一接头(亦即TAP96’、TAP97’...)皆包含一接头单元以及一延迟器。反之,由于第一群组310作为一码元间隔均衡器,则第一群组310中偶数的接头(例如TAP0’、TAP2’...)包含有一接头单元以及一延迟器,但奇数的接头(例如TAP1’、TAP3’...)仅包含一延迟器。
图4为本发明的均衡器400的第四实施例的简易示意图。于本实施例中,均衡器400的第一群组410的第一部份412的接头的配置以及第二群组420的第一部份422的接头的配置为固定的,而第一群组410的第二部份414的接头的配置以及第二群组420的第二部份424的接头的配置为非固定的。换言之,均衡器400采用前述的均衡器100与均衡器300的混合结构,则只有第二部份414、424的接头的配置需要搭配控制模块460,而第一部份412、422的接头的配置则可根据均衡器400中可预测的特性来预先配置之。
图5为本发明的均衡器500的第五实施例的示意图。图5所示的均衡器500的结构与图1的均衡器100类似,两者不同之处在于均衡器500并无特意将这些接头TAP0~TAP99划分为若干群组,而是直接依据控制模块160所接收到的多个接头系数f[0]~f[99]来判决要将哪些接头的接头单元设定为禁能或致能,以进行配置。于此,亦可将接头延迟线130整个视作为一个群组。换言之,接头的禁能方式并无限制,亦即,这些接头可连续被致能/禁能,亦可在两致能接头之间串连有任意数目的禁能接头(或者在两禁能接头之间串连有任意数目的致能接头)。举例而言,如图5所示,接头TAP1、TAP3、TAP97以及TAP98的接头单元被设定为禁能,其余接头的接头单元则被设定为致能。
图6为本发明的均衡器600的第六实施例的示意图。图6所示的均衡器600的结构与图2的均衡器200类似,两者不同之处在于均衡器600并无特意将这些接头TAP0~TAP99划分为若干群组,而是采用与图5相同的均衡器配置方式来判决要将哪些接头的接头单元设定为禁能或致能。
请注意,无论是采用预先配置、动态配置的方式或者两者的混合方式来配置第一群组(亦即码元间隔均衡器)与第二群组(亦即分数间隔均衡器)的各接头,均应属本发明所涵盖的范畴。
以上所述的实施例仅用来说明本发明的技术特征,并非用来局限本发明的范畴。由上可知,本发明通过利用均衡器中每一接头的特性(例如系数大小),均衡器可以动态调整或者预先决定每一接头的配置,而依据系数的不同来对每一接头的输入信号进行均衡处理。因此,在预期接头系数较小时,可采用由第一群组所实践的码元间隔均衡器来进行均衡处理,而在预期接头系数较大时,则采用由第二群组所实现的分数间隔均衡器来进行均衡处理。如此一来,本发明所披露的具有混合结构的均衡器则可同时拥有码元间隔均衡器与分数间隔均衡器的优点,不但效能可以提升,且可以达到降低成本以及减少功率消耗的目的。
以上所述仅为本发明的较佳实施例,凡依本发明申请权利要求书所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (55)
1.一种均衡器,包含有:
一接头延迟线,具有多个接头以级联方式耦接在一起,用以接收一输入信号、多个接头控制信号及多个接头系数,并产生多个已相乘信号,其中该多个接头被划分成多个群组;以及
一加法器,耦接于该接头延迟线,用来相加该多个已相乘信号,以产生一输出信号。
2.如权利要求1所述的均衡器,其中该多个群组包含有一第一群组及一第二群组,且该第一群组中所具有的任一接头皆异于该第二群组中所具有的任一接头。
3.如权利要求2所述的均衡器,其中该第一群组中所具有的接头为该多个接头的任意组合,而该第二群组中所具有的接头为该多个接头的任意组合。
4.如权利要求1所述的均衡器,其中该多个群组包含有一第一群组及一第二群组,该第一群组的一第一取样间隔实质上等于该输入信号的一码元周期,而该第二群组的一第二取样间隔实质上系小于该码元间隔。
5.如权利要求4所述的均衡器,其中该第一群组为一码元间隔均衡器,以及该第二群组为一分数间隔均衡器。
6.如权利要求1所述的均衡器,其另包含:
一控制模块,耦接于该多个接头,用来依据该多个接头系数来将该多个接头划分成该多个群组。
7.如权利要求6所述的均衡器,其中该控制模块依据该多个接头系数来产生该多个接头控制信号,以分别禁能或致能该多个接头。
8.如权利要求1所述的均衡器,其中这些接头系数可由估测一传输通道的状况所产生。
9.如权利要求1所述的均衡器,其中这些接头系数可根据一适应性演算法所产生。
10.如权利要求3所述的均衡器,其中该第一群组与该第二群组的配置系为固定的,而每一接头依据一传输通道的状况而预先设定为致能或禁能。
11.如权利要求10所述的均衡器,其中该第一群组中的接头划分成多个第一接头以及多个第二接头,而这些第一接头预先设定为致能,这些第二接头预先设定为禁能;这些第一接头中的每一第一接头包含一接头单元以及一延迟器,而这些第二接头中的每一第二接头仅包含一延迟器;以及每N个第二接头耦接于每两个第一接头之间,而N为正整数。
12.如权利要求3所述的均衡器,其中:
该第一群组的一第一部份的配置为固定的,而该第一群组的一第二部份的配置为非固定的。
13.如权利要求12所述的均衡器,其另包含:
一控制模块,耦接于该第二部份所具有的这些接头,用来依据这些接头所接收的接头系数产生这些接头控制信号,以判决是否禁能该第二部份所具有的这些接头。
14.如权利要求12所述的均衡器,其中该第一部份所具有的这些接头依据一传输通道的状况而预先设定为致能或禁能。
15.如权利要求1所述的均衡器,其另包含一开关,耦接于该加法器的一输出端,用来于每经过一码元周期才输出该输出信号,以产生一受控制输出信号。
16.如权利要求1所述的均衡器,其为一接头延迟线均衡器。
17.如权利要求1所述的均衡器,其为一线性前馈均衡器或一判决反馈均衡器。
18.一种均衡器的配置方法,该均衡器包含有以级联方式耦接在一起的多个接头所形成的一接头延迟线以及一加法器,该方法包含有:
将该多个接头划分成一第一群组以及一第二群组,其中,该第一群组的一第一取样间隔与该第二群组的一第二取样间隔不相同;以及
将该多个接头所产生的多个已相乘信号进行相加,以产生一输出信号。
19.如权利要求18所述的方法,其中该第一取样间隔实质上等于一输入信号的一码元周期,以及该第二取样间隔实质上小于该码元间隔。
20.如权利要求19所述的方法,其中该第一群组为一码元间隔均衡器,以及该第二群组为一分数间隔均衡器。
21.如权利要求18所述的方法,其另包含:
以动态配置的方式来决定该第一群组与该第二群组的配置。
22.如权利要求18所述的方法,其中该第一群组中所具有的任一接头皆异于该第二群组中所具有的任一接头。
23.如权利要求18所述的方法,其中该第一群组中所具有的接头为这些接头的任意组合,而该第二群组中所具有的接头亦为这些接头的任意组合。
24.如权利要求18所述的方法,其另包含:
以预先决定的方式来决定该第一群组与该第二群组的配置。
25.如权利要求18所述的方法,其另包含:
混合动态配置以及预先决定的方式来决定该第一群组与该第二群组的配置。
26.一种均衡器,包含有:
一接头延迟线,具有以级联方式耦接在一起的多个接头,该接头延迟线用以接收一输入信号、一接头控制信号及一接头系数信号,并产生一已相乘信号,且该多个接头被划分成至少一群组;以及
一加法器,耦接于该接头延迟线,用以接收该已相乘信号,并依据该已相乘信号来产生一输出信号;
其中,该多个接头中的任意一个接头皆可被禁能或者致能。
27.如权利要求26所述的均衡器,其中当该多个接头皆被划分成一第一群组且该第一群组为一码元间隔均衡器时,该均衡器的一取样间隔实质上等于该输入信号的一码元周期。
28.如权利要求26所述的均衡器,其中当该多个接头皆被划分成一第一群组且该第一群组为一分数间隔均衡器时,该均衡器的一取样间隔小于该输入信号的一码元间隔。
29.如权利要求26所述的均衡器,其中该至少一群组中所具有的接头为该多个接头的任意组合。
30.如权利要求26所述的均衡器,其中该多个接头被划分成多个群组,且该多个群组包含有一第一群组及一第二群组;以及该第一群组中所具有的任一接头皆异于该第二群组中所具有的任一接头。
31.如权利要求30所述的均衡器,其中该第一群组为一码元间隔均衡器;以及该第一群组的一第一取样间隔实质上等于该输入信号的码元周期。
32.如权利要求31所述的均衡器,其中该第二群组为一分数间隔均衡器;以及该第二群组的一第二取样间隔小于该码元间隔。
33.如权利要求26所述的均衡器,其另包含:
一控制模块,耦接于该多个接头,用来依据该接头系数信号来将该多个接头划分成至少一群组。
34.如权利要求33所述的均衡器,其中该控制模块依据该接头系数来产生该接头控制信号,以分别禁能或致能该多个接头。
35.如权利要求26所述的均衡器,其中该接头系数信号可由估测一传输通道的状况所产生。
36.如权利要求26所述的均衡器,其中该接头系数信号可根据一适应性演算法所产生。
37.如权利要求30所述的均衡器,其中该第一群组的接头配置为固定的,而每一接头依据一传输通道的状况而预先设定为致能或禁能。
38.如权利要求30所述的均衡器,其中该第一群组中的多个第一接头的配置为固定的,且该多个第一接头依据一传输通道的状况而预先设定为致能或禁能。
39.如权利要求30所述的均衡器,其中该第一群组中的多个第二接头的配置为非固定的,以及该均衡器还包含:
一控制模块,耦接于该第一群组的该多个第二接头,用来依据该接头系数信号来产生该接头控制信号,以分别禁能或致能该多个第二接头。
40.如权利要求30所述的均衡器,其中该第一群组的接头配置为非固定的,以及该均衡器还包含:
一控制模块,耦接于该第一群组,用来依据该接头系数信号来产生该接头控制信号,以分别禁能或致能该第一群组中所具有的接头。
41.如权利要求26所述的均衡器,其另包含:
一开关,耦接于该加法器的一输出端,用来于每经过一码元周期才输出该输出信号,以产生一受控制输出信号。
42.如权利要求26所述的均衡器,其为一接头延迟线均衡器。
43.如权利要求26所述的均衡器,其为一线性前馈均衡器或一判决反馈均衡器。
44.一种均衡器的配置方法,该均衡器包含有以级联方式耦接在一起的多个接头所形成的一接头延迟线以及一加法器,该方法包含有:
将该多个接头划分成至少一群组;
依据一接头系数信号来禁能该至少一群组中所包含的多个接头中的任意一个接头;以及
将该至少一群组中所包含的多个接头中没有被禁能的接头所产生的多个已相乘信号进行相加,以产生一输出信号。
45.如权利要求44所述的方法,其中当该多个接头皆被划分成一第一群组且该第一群组为一码元间隔均衡器时,该均衡器的一取样间隔实质上等于该输入信号的一码元周期。
46.如权利要求44所述的方法,其中当该多个接头皆被划分成一第一群组且该第一群组为一分数间隔均衡器时,该均衡器的一取样间隔小于该输入信号的一码元间隔。
47.如权利要求44所述的方法,其中该至少一群组中所具有的接头为该多个接头的任意组合。
48.如权利要求44所述的方法,其中依据该接头系数信号来禁能该至少一群组中所包含的多个接头中的任意一个接头的步骤包含:
以动态配置的方式来配置该至少一群组中所包含的多个接头中的任意一个接头。
49.如权利要求44所述的方法,其中依据该接头系数信号来禁能该至少一群组中所包含的多个接头中的任意一个接头的步骤包含:
以预先决定的方式来配置该至少一群组中所包含的多个接头中的任意一个接头。
50.如权利要求44所述的方法,其中将该多个接头划分成至少一群组的步骤包含:
将该多个接头划分成多个群组,且该多个群组包含有一第一群组及一第二群组;
其中,该第一群组中所具有的任一接头异于该第二群组中所具有的任一接头。
51.如权利要求50所述的方法,其中该第一群组中所具有的接头为这些接头的任意组合,而该第二群组中所具有的接头亦为这些接头的任意组合。
52.如权利要求50所述的方法,其中依据该接头系数信号来禁能该至少一群组中所包含的多个接头中的任意一个接头的步骤包含:
以预先决定的方式来决定该第一群组所包含的多个接头中的任意一个接头。
53.如权利要求50所述的方法,其中依据该接头系数信号来禁能该至少一群组中所包含的多个接头中的任意一个接头的步骤包含:
以动态配置的方式来决定该第一群组所包含的多个接头中的任意一个接头。
54.如权利要求50所述的方法,其中该第一群组中所具有的接头被划分成一第一部份及一第二部分,以及该方法还包含:
以动态配置的方式来禁能该第一部份所包含的多个接头中的任意一个接头;以及
以预先决定方式来禁能该第二部份所包含的多个接头中的任意一个接头。
55.如权利要求44所述的方法,其另包含:
依据一适应性演算法来估测一传输通道的状况以产生该接头系数信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910002983A CN101789917A (zh) | 2009-01-23 | 2009-01-23 | 均衡器以及配置此均衡器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910002983A CN101789917A (zh) | 2009-01-23 | 2009-01-23 | 均衡器以及配置此均衡器的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101789917A true CN101789917A (zh) | 2010-07-28 |
Family
ID=42532977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910002983A Pending CN101789917A (zh) | 2009-01-23 | 2009-01-23 | 均衡器以及配置此均衡器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101789917A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102870386A (zh) * | 2012-06-21 | 2013-01-09 | 华为技术有限公司 | 判决反馈均衡器和接收机 |
CN113783811A (zh) * | 2020-06-10 | 2021-12-10 | 英业达科技有限公司 | 计算接头系数的方法及其装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0534489B1 (en) * | 1991-09-27 | 2001-05-30 | Nec Corporation | Matched filter for use with a DFE |
US20010007479A1 (en) * | 2000-01-07 | 2001-07-12 | Kim Joon Tae | Partial fractionally spaced channel equalizer for digital television |
US20060088091A1 (en) * | 2004-10-22 | 2006-04-27 | Hyun-Bae Jeon | Equalizer with overlapped filter banks and methods for the same |
-
2009
- 2009-01-23 CN CN200910002983A patent/CN101789917A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0534489B1 (en) * | 1991-09-27 | 2001-05-30 | Nec Corporation | Matched filter for use with a DFE |
US20010007479A1 (en) * | 2000-01-07 | 2001-07-12 | Kim Joon Tae | Partial fractionally spaced channel equalizer for digital television |
US20060088091A1 (en) * | 2004-10-22 | 2006-04-27 | Hyun-Bae Jeon | Equalizer with overlapped filter banks and methods for the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102870386A (zh) * | 2012-06-21 | 2013-01-09 | 华为技术有限公司 | 判决反馈均衡器和接收机 |
WO2013189073A1 (zh) * | 2012-06-21 | 2013-12-27 | 华为技术有限公司 | 判决反馈均衡器和接收机 |
CN113783811A (zh) * | 2020-06-10 | 2021-12-10 | 英业达科技有限公司 | 计算接头系数的方法及其装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106470177B (zh) | 用dfe进行偏移的cdr装置、接收器和方法 | |
US8446942B2 (en) | Waveform equalization circuit and waveform equalization method | |
US7599390B2 (en) | Approximate bit-loading for data transmission over frequency-selective channels | |
US8654898B2 (en) | Digital equalizer for high-speed serial communications | |
WO2005022745A1 (en) | Operating frequency reduction for transversal fir filter | |
US20150256363A1 (en) | Integrated PAM4/NRZ N-Way Parallel Digital Unrolled Decision Feedback Equalizer (DFE) | |
US20140146867A1 (en) | Receiver with Parallel Decision Feedback Equalizers | |
CN112187683B (zh) | 用于高速串行链路的并行混合信号均衡的设备及方法 | |
US8937995B2 (en) | Equalizer and equalizing method thereof | |
CN1333974A (zh) | 残留边带信号接收器的通带均衡器 | |
US20150256360A1 (en) | Adaptive pade filter and transceiver | |
Poulton et al. | Multiwire differential signaling | |
EP0756404A2 (en) | Burst update for an adaptive equalizer | |
WO2022197460A1 (en) | Network transceiver with vga channel specific equalization | |
US11171815B2 (en) | Digital equalizer with overlappable filter taps | |
CA2007922C (en) | Parallel mode adaptive transversal equalizer for high-speed digital communications system | |
US7508882B2 (en) | Electrical backplane transmission using duobinary signaling | |
CN111345000B (zh) | 一种判决反馈均衡器及判决反馈均衡方法 | |
CN101789917A (zh) | 均衡器以及配置此均衡器的方法 | |
CN101567862B (zh) | 用于通信接收器中的均衡系统与执行均衡的方法 | |
US20050002462A1 (en) | Subdimensional single-carrier modulation | |
US8346835B2 (en) | Filter structure and method for filtering an input signal | |
CN102870386A (zh) | 判决反馈均衡器和接收机 | |
US20100091830A1 (en) | Equalizer and method for configuring the equalizer | |
CN101515811B (zh) | 信号处理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100728 |