KR20010066911A - 향상된 다이-패드를 가지는 리드 프레임 및 반도체 장치 - Google Patents

향상된 다이-패드를 가지는 리드 프레임 및 반도체 장치 Download PDF

Info

Publication number
KR20010066911A
KR20010066911A KR1020000038878A KR20000038878A KR20010066911A KR 20010066911 A KR20010066911 A KR 20010066911A KR 1020000038878 A KR1020000038878 A KR 1020000038878A KR 20000038878 A KR20000038878 A KR 20000038878A KR 20010066911 A KR20010066911 A KR 20010066911A
Authority
KR
South Korea
Prior art keywords
pad
die
insert
semiconductor device
lead frame
Prior art date
Application number
KR1020000038878A
Other languages
English (en)
Inventor
네기시가쓰유끼
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20010066911A publication Critical patent/KR20010066911A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

리드 프레임은 수지 차폐형 반도체 장치에 사용되기에 적합하다. 이 리드 프레임은 반도체 소자가 장착되는 다이-패드를 포함하며, 이 다이-패드는 기저 다이-패드, 복수의 슬릿 및 복수의 인서트(insert)를 포함한다. 각각의 인서트는 기저 다이-패드에 일체적으로 접속된 근거리 단부 및 슬릿에 대향하는 원거리 단부를 가지며 기저 다이-패드의 두께보다 더 작은 두께를 가진다.

Description

향상된 다이-패드를 가지는 리드 프레임 및 반도체 장치{LEAD FRAME HAVING IMPROVED DIE-PAD AND SEMICONDUCTOR DEVICE}
1. 발명의 분야
본 발명은 수지 차폐형 반도체 장치에 사용되는 향상된 다이-패드를 가지는 리드 프레임 및 이 리드 프레임을 사용하는 반도체 장치에 관한 것이다.
2. 관련 기술의 설명
종래의 수지 차폐형 반도체 장치에서, 반도체 소자는 리드 프레임의 다이 패드 상에 장착되고 와이어를 통해 내부 리드에 전기 접속된다. 이 후, 반도체 소자와 내부 리드는 수지로 차폐된다. 차폐 수지는 흡습성이며 수지 자체와 내부 리드 사이의 경계로부터 습기가 수지에 투과하기 쉽다. 투과된 습기가 가열 및 증발되어 폭넓은 다이-패드를 차폐 수지로부터 분리할 수 있는 위험성이 있다.
반도체 소자를 지지하는 다이-패드와 차폐 수지 사이의 접착성을 향상시키기 위해, 여러 가지 대책들이 제시되어 왔다. 예를 들면, 리드 프레임의 다이-패드에서의 가압 작용에 의해 복수의 딤플 또는 관통홀(through-hole)이 형성될 수 있다. 다이-패드에 딤플이 형성되는 경우, 차폐 수지와의 접촉 면적은 증가한다. 다른 한편, 관통홀이 형성되는 경우, 부착력을 촉진시키도록 내부에 차폐 수지가 채워진다. 변형적으로, 리드 프레임의 다이-패드는 반도체 장치의 직경보다 더 작은 직경을 가지는 원형이나 또는 X 형일 수 있다. 이러한 구조에 따라, 차폐 수지는 반도체 소자의 이면에 도달하여 부착력을 증가시킬 수 있다.
그렇지만, 가압 작용에 의해 리드 프레임의 다이-패드에 복수의 디플 또는 관통홀이 형성되는 경우, 종종 다이-패드에 변형이 생길 수 있는데, 이는 적어도 25 μ만큼 다이-패드의 평탄성을 악화시켜 반도체 소자를 장착하는데 불편함을 초래한다. 따라서, 다이-패드의 변형을 교정하기 위한 공정이 필수적이며, 제조 비용이 증가한다.
또한, 상기 리드 프레임이 사용되는 반도체 장치에서, 이 반도체 장치에서의 변형으로 인해 다이-패드로부터 차폐 수지가 분리되기 쉽다. 더우기, 리드 프레임의 다이-패드의 외형이 작은 직경의 원형이거나 X 형인 경우, 열 분산은 낮아진다. 위에서 설명된 바와 같이, 반도체 장치의 신뢰성이 낮아지는 문제점이 있다.
본 발명의 목적은 종래 기술의 단점들을 해소하고 다이-패드의 평탄성을 향상시켜 제조 비용을 감소시킬 수 있는 리드 프레임, 및 양호한 열 분산뿐만 아니라 다이-패드와 차폐 수지 사이의 고 부착력을 유지할 수 있는 반도체 장치를 제공하는 것이다.
도 1a는 다이-패드의 부분 평면도, 도 1b는 도 1a에서의 라인(A-A)을 따라 취해진 부분 단면도.
도 2는 반도체 칩이 장착되고 수지로 차폐되는 다이-패드의 부분 단면도.
도 3은 리드 프레임의 평면도.
도 4는 반도체 장치의 단면도.
도 5a, 5b 및 5c는 각각 도 5a 및 5b에서의 라인(A-A)을 따라 취해진 평면도, 저면도 및 부분 단면도로서, 레지스트 층이 다이-패드상에 형성되는 것을 보여주는 도면.
도 6은 도 5a 및 5b에서의 라인(A-A)을 따라 취해진 에칭 처리에 의해 다이-패드에 형성된 인서트(insert)를 가지는 다이-패드의 부분 단면도.
도 7a는 또 다른 실시예에 따른 다이-패드의 부분 평면도, 도 7b는 도 7a에서의 라인(B-B)을 따라 취해진 부분 단면도.
도 8a는 또 다른 실시예에 따른 다이-패드의 부분 평면도, 도 8b는 도 8a에서의 라인(C-C)을 따라 취해진 부분 단면도.
도 9a 내지 9d는 본 발명의 다이-패드의 부착력과 종래 다이-패드의 부착력과의 비교를 보여주는 도면.
도 10a 내지 10d는 다이-패드 내에서의 슬릿 배열에 대한 도면.
본 발명에 따라, 수지 차폐형 반도체 장치에 사용되는데 적합한 리드 프레임에 있어서, 반도체 소자가 장착되는 다이-패드로서, 기저 다이-패드, 복수의 슬릿 및 복수의 인서트(insert)를 구비하는 다이-패드를 포함하며, 상기 인서트 각각은상기 기저 다이-패드에 일체적으로 접속된 근거리 단부(proximal end) 및 상기 슬릿에 대향한 원거리 단부(distal end)를 가지고, 상기 기저 다이-패드의 두께보다 더 작은 두께를 가지는 것을 특징으로 하는 리드 프레임이 제공된다.
서로 인접 배치되는 2개의 슬릿에 각각 대향하는 2개의 인서트는 서로 반대 방향으로 향한다.
슬릿은 다이-패드를 펀칭 또는 에칭하여 형성되고 인서트는 그 두께를 감소시키도록 가압하여 형성된다.
슬릿은 다이-패드를 펀칭 또는 에칭하여 형성되고 인서트는 그 두께를 감소시키도록 에칭하여 형성된다.
기저 다이-패드는 제 1 및 제 2 표면을 가지며, 반도체 소자는 상기 제 1 표면상에 장착되고, 인서트는 제 1 및 제 2 표면을 가지며, 다이-패드의 제 1 표면과 인서트의 제 1 표면 사이에 갭이 형성되는 방식으로 상기 인서트의 두께는 감소되지만, 다른 한편 다이-패드의 제 2 표면 및 인서트의 제 2 표면은 실질적으로 동일한 레벨상에 있다.
기저 다이-패드의 제 1 및 제 2 표면 모두는 각각 레지스트 박막으로 코팅된다.
본 발명의 또 다른 실시태양에 따라,
리드 프레임과 반도체 소자와 차폐 수지를 포함하는 반도체 장치에 있어서,
상기 리드 프레임은 기저 다이-패드, 복수의 슬릿 및 복수의 인서트를 갖는 다이-패드와, 복수의 내부 리드를 구비하며,
상기 반도체 소자는 상기 내부 리드에 전기 접속되는 복수의 전극을 가지고, 상기 다이-패드상에 장착되며,
상기 차폐 수지는 상기 슬릿이 차폐 수지로 채워지고 상기 인서트가 차폐 수지에 의해 매입되는 방식으로 상기 반도체 소자 및 상기 내부 리드를 기밀 차폐하고,
상기 인서트 각각은 상기 기저 다이-패드에 일체적으로 접속된 근거리 단부 및 상기 슬릿에 대향하는 원거리 단부를 가지며, 상기 기저 다이-패드의 두께보다 더 작은 두께를 가지는 것을 특징으로 하는 반도체 장치가 제공된다.
실시예의 상세한 설명
본 발명은 첨부된 도면에 도시된 바람직한 실시예를 참조하여 아래에서 보다 상세하게 설명된다. 이러한 점에서 볼 때, 본 실시예에서, 수지 차폐형 반도체 장치에 사용되는 리드 프레임 및 이 리드 프레임이 사용되는 반도체 장치에 대한 설명이 주어진다.
도 3에서, 수지 차폐형의 반도체 장치에 사용되는 리드 프레임(1)에는 반도체 소자(2)를 지지하기 위한 다이-패드(3), 반도체 소자(2)에 전기 접속되는 다이-패드(3)의 가장자리에 배치된 내부 리드(4), 내부 리드를 서로 접속시키는 댐 바(dam bar; 5), 댐 바(5)로부터 외부로 연장된 외부 리드(6) 등이 제공된다. 다이-패드(3)는 리드 프레임의 종방향 모서리를 따라 연장하는 레일 섹션(7) 한 쌍에 접속되는 지지 바(support bar; 8)에 의해 유지된다. 이 관점에서, 도 3에서, 점선은 수지-차폐된 영역을 도시한다.
다음, 다이-패드(3)의 배치는 도 1a, 1b 및 2를 참조하여 기술된다. 다이-패드(3)는 차폐 수지(9)가 충전된 복수의 슬릿(10) 및 복수의 인서트(11)를 구비한다. 인서트(11)의 근거리 단부(11a)는 다이-패드(3)에 일체적으로 접속되고, 인서트(11)의 원거리 단부(11b)는 매입되어 슬릿(10)과 면하는 자유 단부를 한정하고 다이-패드(3)의 나머지의 두께보다 더 작은 두께를 갖는다. 인서트(11)는 슬릿(10) 내에 충전된 차폐 수지(9) 내로 매입되어 서로 고정된다. 도 1a 및 1b에서, 복수의 슬릿(10) 및 인서트(11)는 다이-패드(3)를 통과하도록 함으로써 U-형 단면을 갖도록 형성되는데, 여기서 인서트(11)는 다이-패드(3)의 나머지의 두께보다 더 작은 두께를 갖는다.
다이-패드(3) 내에 형성된 슬릿(10) 및 인서트(11)는 펀칭 조작에 의해 만들어지고, 인서트(11)가 이후 가압 작용되고, 반도체 소자가 장착되는 측 상에서 더 작은 두께를 갖는다. 비록 자유 단부를 한정하는 인서트(11)의 원거리 단부(11b)가 다이-패드(3)의 가압 작용 도중 변형되더라도, 다이-패드(3) 그 자체는 평탄성이 나빠지는 방향으로 구부러질 염려가 없는데, 왜냐하면 인서트가 슬릿(10)의 내부 쪽으로 연장하기 때문이다. 실험에 따르면, 다이-패드(3)의 구부러짐은 평탄성을 향상시키기 위하여 3 μm 이하로 억제될 수 있는 것으로 밝혀졌다.
변형적으로, 다이-패드(3) 내의 인서트(11)는 마스크를 사용하면서 절반 에칭 방법에 의해 형성될 수 있다. 구체적으로, 도 5a 내지 5c에 도시된 바와 같이, 서로 다른 패턴을 갖는 레지스트 층(16)이 반도체 소자가 장착된 다이-패드(3)측 및 그 반대 측 각각에 형성된다. 즉, 도 5a에 도시된 바와 같이, 슬릿(10) 및 인서트(11)의 원거리 단부(11b)를 포함하는 개구(16a)를 갖는 레지스트 층(16)은 반도체 소자가 장착된 다이-패드(3) 측 상에 형성된다. 도 5b에서 도시된 바와 같이, 슬릿(10)의 형상에 대응하는 개구(16b)가 반대 측 상에 형성된다. 이러한 조건하에서, 리드 프레임(1)을 에칭 액체 내에 담그면, 도 6에 도시된 인서트(11)는 다이-패드(3)의 슬릿(10) 내에서 얻어지고, 여기서 그 두께는 반도체 소자가 장착되는 측 상에서만 감소된다. 이 경우, 가압 작용으로 인하여 다이-패드(3) 상에서 변형이 생기기 않고, 다이-패드(3)의 평탄성은 향상된다.
따라서, 다이-패드(3)의 구부러짐을 교정하기 위한 특별한 장치가 필요하지 않고, 이에 의해 리드 프레임의 생산비용이 감소된다.
이런 관점에서, 슬릿(10)의 형상 은 상기한 U-형에 제한되지 않고, 도 7(a) 및 7(b)에 도시된 바와 같이 H-형, 도 8a 및 8b에 도시된 바와 같은 사각형 또는 다른 형을 포함한다.
반도체 장치가 상기한 리드 프레임(1)을 사용하여 제조될 때, 반도체 소자(2)는 도 2에 도시된 바와 같이 다이-패드(3) 내에 형성된 슬릿(1) 및 인서트(11)를 갖는 리드 프레임(1)의 다이-패드(3)에 장착된다. 이 경우, 다이-패드(3)는 접착제로 사용되는 실버 페이스트(12)로 미리 코팅되고, 반도체 소자(2)는 실버 페이스트(12)를 통하여 그 위에 장착된다. 이 때, 반도체 소자(2) 및 반도체 소자가 장착되는 측으로부터 더 얇아진 인서트(11) 사이에 갭이 형성된다.
그리고 나서, 반도체 소자(2)의 전극은 와이어(13)를 결합시킴으로써 내부 리드(4) 에 전기 접속된다. 또한, 도 4에 도시된 바와 같이, 반도체 소자(2) 및그에 접속된 내부 리드(4)는 수지로 차폐되어 반도체 장치(14)를 완성한다.
차폐 수지(9)는 반도체 소자가 장착되는 다이-패드(3) 측을 차폐할 뿐만 아니라 도 2에 도시된 바와 같이 다이-패드(3)의 이면으로 유동하여 슬릿(10)을 충전하고, 이에 의해 인서트(11)는 차폐 수지(9) 내에 매입된다. 인서트(11)는 이런 식으로 차폐 수지 내에 매입되어 이후 강화되고, 다이-패드(3) 및 차폐 수지(9) 사이의 기계적 부착성이 고정되어, 이에 의해 환경적 저항 테스트 동안 반복적으로 열을 가한 후에도 서로 분리시키는 응력에 저항하는 양호한 부착력이 차폐 수지(9)와 다이-패드(3)사이에서 유지된다.
차폐 수지에 대한 선행 기술에서의 다이-패드(3)의 부착력과 본 발명에서의 다이-패드의 부착력의 상대적인 비교는 아래에서 더욱 구체적으로 설명된다. 도 9a 내지 도 9c에 도시된 바와 같이, 선행기술에서 딤플(15)(도 9(b)) 또는 슬릿(10)(도 9c)이 도 9a에 도시된 평탄한 다이-패드(3) 내에 제공되어 차폐 수지(9) 및 다이-패드(3) 사이의 부착력을 향상시킨다. 딤플(15)은 다이-패드(3)와 차폐 수지(9)의 접촉 면적을 증가시킬 목적으로 제공된다. 또한, 슬릿(10)은 부착력을 증가시키기 위한 차폐 수지를 유지하기 위하여 제공된다.
그렇지만, 이 대책들은 다이-패드(3)로부터 차폐 수지(9)를 분리시키기 위해 응력이 가해질 때는 차폐 수지(9)를 고정시키는 역할을 할 수 없고, 리드 프레임(1) 내의 변형으로 인해 다이-패드(3)의 평탄성이 손상되면 수지의 분리가 생길 위험이 있다. 특히, 이 문제는 가압 작용에 의해 다이-패드(3) 상에 딤플(15)이 형성되는 경우 더욱 명백해진다.
대조적으로, 본 발명의 반도체 장치(14)의 다이-패드(3)에 따르면, 슬릿(10) 내에 충전된 차폐 수지(9)가 인서트(11)가 매입되는 동안 경화되기 때문에, 차폐 수지(9)는 도 9a에서 도시된 바와 같이 다이-패드(3)에 강하게 고정된다. 그러므로, 다이-패드(3) 및 차폐 수지(9) 사이에는 반도체 장치(14)에 가해진 열 응력에 저항하는 향상된 부착력이 유지된다. 다이-패드(3)의 충분한 영역을 얻을 수 있기 때문에, 반도체 장치의 열 분산을 촉진시켜 반도체 장치의 신뢰성을 증가시킨다.
도 10a 내지 10d은 다이-패드(3) 내의 슬릿(10) 및 인서트(11)의 다양한 레이아웃을 도시한다. 슬릿(10) 및 인서트(11)는 무작위로 배치될 수 있지만, 도 10a에 도시된 바와 같이 십자형, 도 10b에 배치된 바와 같이 사각형, 도 10c에 도시된 바와 같이 X-형, 및 도 10d에 도시된 바와 같이 다이아몬드형으로 배치되는 것이 바람직하다. 이에 관하여, 차폐 수지의 고정 상태를 강화하기 위하여 인접한 슬릿(10) 내에 형성된 인서트(11)들은 서로 다른 방향, 예를 들면 지그재즈 식으로 배치되는 것이 바람직하다.
바람직한 실시예와 관련하여 상기한 바와 같이, 본 발명은 상기한 실시예에 제한되는 것은 아니고, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 변형을 포함한다. 예를 들면, 슬릿(10)의 형태 및 다이-패드(3) 상의 레이아웃은 선택적으로 변형 가능하다.
본 발명의 리드 프레임에 따르면, 복수의 슬릿이 반도체 소자가 장착되는 다이-패드 내에 형성되고 각각은 근거리 단부에 의해 다이-패드와 결합되고 원거리단부에서 슬릿 방향으로 자유 단부를 한정하는 인서트를 갖고, 인서트의 두께는 다이-패드의 나머지의 두께보다 더 작기 때문에, 슬릿 및 인서트가 가압 작용 또는 에칭에 의해 다이-패드 내에 형성될 때 다이-패드의 평탄성을 향상시키는 것이 가능하다. 또한, 다이-패드(3)의 교정을 위한 특별한 장치가 불필요하기 때문에, 리드 프레임의 생산비용을 감소시키는 것이 가능하다.
또한, 상기한 리드 프레임을 사용하여 반도체 소자가 제조될 때, 인서트가 슬릿 내로 매입되면서 다이-패드(3)의 슬릿 내에 충전된 차폐 수지가 경화되어 다이-패드에 강하게 고정된다. 그러므로, 반도체 장치에 가해지는 열 응력에 저항하는 양호한 부착성이 유지된다. 다이-패드 및 차폐 수지의 접촉은 상당히 촉진되고 충분한 다이-패드(3) 영역이 얻어져서, 이에 의해 반도체 장치의 열 분산을 양호하게 유지하여 반도체 장치의 신뢰성을 향상시킨다.

Claims (12)

  1. 수지 차폐형 반도체 장치에 사용되는데 적합한 리드 프레임에 있어서,
    반도체 소자가 장착되는 다이-패드로서, 기저 다이-패드, 복수의 슬릿 및 복수의 인서트(insert)를 구비하는 다이-패드를 포함하며,
    상기 인서트 각각은 상기 기저 다이-패드에 일체적으로 접속된 근거리 단부(proximal end) 및 상기 슬릿에 대향한 원거리 단부(distal end)를 가지고, 상기 기저 다이-패드의 두께보다 더 작은 두께를 가지는 것을 특징으로 하는 리드 프레임.
  2. 제 1항에 있어서, 서로 인접 배치되는 2개의 상기 슬릿에 각각 대향하는 2개의 상기 인서트는 서로 반대 방향으로 향하는 것을 특징으로 하는 리드 프레임.
  3. 제 1항에 있어서, 상기 슬릿은 상기 다이-패드를 펀칭 또는 에칭하여 형성되며 상기 인서트는 그 두께를 감소시키도록 가압하여 형성되는 것을 특징으로 하는 리드 프레임.
  4. 제 1항에 있어서, 상기 슬릿은 상기 다이-패드를 펀칭 또는 에칭하여 형성되며 상기 인서트는 그 두께를 감소시키도록 에칭하여 형성되는 것을 특징으로 하는 리드 프레임.
  5. 제 1항에 있어서, 상기 기저 다이-패드는 제 1 및 제 2 표면을 가지며, 반도체 소자는 상기 제 1 표면상에 장착되고, 상기 인서트는 제 1 및 제 2 표면을 가지며, 상기 다이-패드의 제 1 표면과 상기 인서트의 제 1 표면 사이에 갭이 형성되는 방식으로 상기 인서트의 두께는 감소되고, 상기 다이-패드의 제 2 표면 및 상기 인서트의 제 2 표면은 실질적으로 동일한 레벨상에 있는 것을 특징으로 하는 리드 프레임.
  6. 제 5항에 있어서, 상기 기저 다이-패드의 제 1 및 제 2 표면 모두는 각각 레지스트 박막으로 형성되는 것을 특징으로 하는 리드 프레임.
  7. 리드 프레임과 반도체 소자와 차폐 수지를 포함하는 반도체 장치에 있어서,
    상기 리드 프레임은 기저 다이-패드, 복수의 슬릿 및 복수의 인서트를 갖는 다이-패드와,
    복수의 내부 리드
    를 구비하며,
    상기 반도체 소자는 상기 내부 리드에 전기 접속되는 복수의 전극을 가지고, 상기 다이-패드상에 장착되며,
    상기 차폐 수지는 상기 슬릿이 차폐 수지로 채워지고 상기 인서트가 차폐 수지에 의해 매입되는 방식으로 상기 반도체 소자 및 상기 내부 리드를 기밀 차폐하고,
    상기 인서트 각각은 상기 기저 다이-패드에 일체적으로 접속된 근거리 단부 및 상기 슬릿에 대향하는 원거리 단부를 가지며, 상기 기저 다이-패드의 두께보다 더 작은 두께를 가지는 것을 특징으로 하는 반도체 장치.
  8. 제 7항에 있어서, 서로 인접 배치되는 2개의 상기 슬릿에 각각 대향하는 2개의 상기 인서트는 서로 반대 방향으로 향하는 것을 특징으로 하는 반도체 장치.
  9. 제 7항에 있어서, 상기 슬릿은 상기 다이-패드를 펀칭 또는 에칭하여 형성되고 상기 인서트는 그 두께를 감소시키도록 가압하여 형성되는 것을 특징으로 하는 반도체 장치.
  10. 제 7항에 있어서, 상기 슬릿은 상기 다이-패드를 펀칭 또는 에칭하여 형성되고 상기 인서트는 그 두께를 감소시키도록 에칭하여 형성되는 것을 특징으로 하는 반도체 장치.
  11. 제 7항에 있어서, 상기 기저 다이-패드는 제 1 및 제 2 표면을 가지고, 상기 반도체 소자는 상기 제 1 표면상에 장착되며, 상기 인서트는 제 1 및 제 2 표면을 가지고, 상기 다이-패드의 제 1 표면과 상기 인서트의 제 1 표면 사이에 갭이 형성되는 방식으로 상기 인서트의 두께가 감소되며, 상기 다이-패드의 제 2 표면 및 상기 인서트의 제 2 표면은 실질적으로 동일한 레벨상에 있고, 상기 갭이 상기 차폐 수지로 채워지는 것을 특징으로 하는 반도체 장치.
  12. 제 11항에 있어서, 상기 기저 다이-패드의 제 1 및 제 2 표면은 각각 레지스트 박막으로 코팅되는 것을 특징으로 하는 반도체 장치.
KR1020000038878A 1999-07-09 2000-07-07 향상된 다이-패드를 가지는 리드 프레임 및 반도체 장치 KR20010066911A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-195401 1999-07-09
JP11195401A JP2001024137A (ja) 1999-07-09 1999-07-09 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
KR20010066911A true KR20010066911A (ko) 2001-07-11

Family

ID=16340517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038878A KR20010066911A (ko) 1999-07-09 2000-07-07 향상된 다이-패드를 가지는 리드 프레임 및 반도체 장치

Country Status (4)

Country Link
EP (1) EP1073116A3 (ko)
JP (1) JP2001024137A (ko)
KR (1) KR20010066911A (ko)
TW (1) TW495946B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704843B1 (ko) * 2001-10-29 2007-04-09 전찬구 유해 미생물 및 바이러스 박멸 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769556B2 (ja) * 2017-07-28 2020-10-14 三菱電機株式会社 半導体装置及び半導体モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215845A (ja) * 1985-07-12 1987-01-24 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
JPH07335815A (ja) * 1994-06-13 1995-12-22 Shinko Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
JPH098210A (ja) * 1995-06-21 1997-01-10 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
EP1024532A3 (en) * 1999-01-28 2001-04-18 Fujitsu Limited Semiconductor device and method of producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704843B1 (ko) * 2001-10-29 2007-04-09 전찬구 유해 미생물 및 바이러스 박멸 방법 및 장치

Also Published As

Publication number Publication date
EP1073116A3 (en) 2002-03-27
EP1073116A2 (en) 2001-01-31
TW495946B (en) 2002-07-21
JP2001024137A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
US6700189B2 (en) Resin sealed semiconductor device
KR100356455B1 (ko) 반도체장치 및 그 제조방법
USRE35109E (en) Semiconductor device and method for fabricating the same
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US20030001289A1 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP6936963B2 (ja) リードフレーム
US6633077B2 (en) Semiconductor device and method for manufacturing the same
WO2010061826A1 (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP2009147094A (ja) 半導体装置
KR20010066911A (ko) 향상된 다이-패드를 가지는 리드 프레임 및 반도체 장치
JPS61183936A (ja) 半導体装置
JPS611042A (ja) 半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP6967190B2 (ja) リードフレーム
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
JP3793752B2 (ja) 半導体装置
JPS6053066A (ja) 半導体装置
JP6842649B2 (ja) リードフレームおよび半導体装置
JP2646934B2 (ja) 半導体装置用リードフレーム
JP6788825B2 (ja) リードフレームおよび半導体装置
JP2021073741A (ja) リードフレームおよび半導体装置
JP4345894B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid