KR20010065831A - 크로스토크 잡음을 보상하기 위한 반도체메모리 장치 - Google Patents

Abstract

본 발명은 반도체메모리 장치의 데이터 버스 라인에 관한 것으로 데이터 버스 라인에 트랜지스터를 추가함으로써 크로스토크(crosstalk) 잡음을 줄이는 것이다. 이를 위하여 본 발명은 반도체메모리 장치에 있어서, 셀로부터의 데이터를 출력 버퍼로 전달하기 위한 다수의 글로벌 데이터 버스 라인; 상기 각각의 글로벌 데이터 버스 라인들의 양 쪽 종단에, 항상 전원전압을 인가하는 저항부를 포함하여 이루어진다.

Description

크로스토크 잡음을 보상하기 위한 반도체메모리 장치{Semiconductor memory device for compensating crosstalk noise}

본 발명은 반도체메모리 장치에 관한 것으로, 특히 크로스토크(corsstalk) 잡음에 보상하는 데이터 버스 라인에 관한 것이다.

일반적으로 고집적화되고 고속화되는 반도체메모리 장치에서 글로벌(Global)한 데이터 버스 라인의 크로스토크 잡음이 심각해 지고 있다. 크로스토크 잡음이란 복수의 회로를 같은 칩에 형성한 집적회로에서 한 회로의 출력이 다른 회로의 출력에 영향을 주는 잡음을 말하는데, 버스 라인의 경우에는 한 버스 라인이 논리 하이에서 논리 로우로 천이하는 경우에 신호의 천이가 다른 이웃한 버스 라인에 영향을 미치는 것을 말한다. 이러한 크로스토크 잡음은 전계에 기인한 커패시티브(capacitive) 커플링(coupling)과 자계에 기인한 인덕티브(Inductive) 커플링이 있는데 그 잡음의 양은 버스 라인이 길수록 커지고 라인과 라인과의 거리가 좁을수록 더욱 커진다.

이러한 상황에서 반도체메모리 장치에서 버스라인의 길이가 길고 라인과 라인의 간격이 좁은 구조를 가지고 있는 버스 라인이 글로벌 데이터 버스 라인이다.

도1은 글로벌 데이터 버스 라인의 구조를 나타낸 구조도이다.

상기 도1을 참조하면, 다수의 클로벌 버스 라인이 배열되어 있고, 글로벌 버스라인 들에 프리차지 및 클램프(Clamp) 회로와 센스 앰프 및 리시버(Receiver) 회로들이 연결되어 있다. 이러한 회로가 동작하여 글로벌 데이터 버스 라인에 흐르는 전류의 양은 상당량이 흐르게 되며, 이에 따라 글로벌 데이터 버스라인에서 발생되는 크로스토크(crosstalk) 잡음도 무시할 수가 없게 된다. 이 것은 사이클 타임이 높을수록 그리고 고주파로 가면서 점점 더 심각한 문제를 야기한다.

이러한 크로스토크 잡음은 주로 글로벌 데이터 버스 라인들 간의 커플링(coupling) 커패시터에 의한 잡음이 가장 많고 커플링은 글로벌 데이터 버스 라인들의 측면 커패시턴스와 밑면 커패시턴스에 의하여 나타나게 된다. 여기서 측면의 커패시턴스의 양이 이웃한 라인의 밑면 커패시턴스 양과 점점 비슷하게 되면 될수록 이웃한 라인과의 커플링은 점점 증가하게 된다. 만약에 측면 커패시턴스의양이 이웃한 라인의 밑면 커패시턴스의 양보다 크게되면 글로벌 데이터 라인의 데이터가 이웃한 라인의 데이터에 의하여 반전되는 경우가 발생하게 된다. 그러나 실제에서는 측면 커패시턴스에 의한 양이 작고 그 라인 자체가 가지고 있는 커패시턴스의 양을 초과하지는 않는다. 그러나 라인들과의 커플링 양이 점점 증가하는 상황에 도달하게 되면 이웃한 라인의 전위에 영향을 주게 되고 이러한 전압의 변동이 데이터 리시버(receiver)에 순간적으로 잘못된 전위를 저장하게 한다.

따라서, 이러한 크로스토크 잡음에 의하여 인접한 글로벌 데이터 버스 라인에 잘못된 데이터가 데이터 버스의 수신부에 입력되는 문제점이 발생하게 된다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로써, 글로벌 데이터 버스 라인의 크로스토크(crosstalk) 잡음을 보상하기 위한 반도체메모리 장치를 제공하는데 그 목적이 있다.

도1의 종래 기술의 데이터 버스 라인의 구조도,

도2는 본 발명의 데이터 버스 라인의 구조도.

* 도면의 주요 부분에 대한 부호의 설명 *

200 : 데이터 버스 라인 210 : 피모스 트랜지스터

상기 목적을 달성하기 위하여 본 발명의 반도체메모리 장치는 반도체메모리 장치에 있어서, 셀로부터의 데이터를 출력 버퍼로 전달하기 위한 다수의 글로벌 데이터 버스 라인; 각각의 상기 글로벌 데이터 버스 라인의 양 쪽 종단에, 항상 전원 전압을 인가하는 저항부를 포함하여 이루어진다.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도2는 본 발명의 글로벌 데이터 버스 라인의 구조를 나타내는 구조도이다.

상기 도2를 참조하면, 다수의 글로벌 데이터 버스 라인(200)이 배열되어 있고, 글로벌 버스라인 들에 프리차지 및 클램프(Clamp) 회로와 센스 앰프 및 리시버(Receiver) 회로들이 연결되어 있다. 그리고 글로벌 데이터 버스 라인들의 양 쪽 종단에, 게이트가 접지단으로 연결되어 있고 소스-드레인의 경로가 전원 전압과 글로벌 데이터 버스 라인 사이에 형성된 피모스 트랜지스터(210)가 연결되어 있다.

상기 피모스 트랜지스터는 글로벌 데이터 버스 라인에 항상 적은량의 전원전압을 인가 함으로써 종단 저항 역할을 하게 하여 글로벌 데이터 버스 라인에 많은량의 전류가 흘러도 이웃한 글로벌 데이터 버스 라인에 영향을 주지 않게 한다.

이러한 크로스토크 잡음은 주로 글로벌 데이터 버스 라인들 간의 커플링(coupling) 커패시터에 의한 잡음이 가장 많고 이러한 커플링 현상은 라인 자체가 자신의 데이터를 유지하려는 성질보다 이웃한 라인을 간섭하려는 잡음에 대한 성질이 더 커지면 발생하게 된다. 그렇기 때문에 자체 라인의 자기 데이터를 잃지 않으려는 성질을 키워주면 잡음에 대해서 강하게 된다.

즉, 본 발명에서 처럼 종단 저항의 역할을 하는 피모스트랜지스터를 연결하면 이웃한 라인과의 간섭에 좀 더 강해지게 된다.

또한 반사파가 발생할 때에도 리플렉션(reflection) 잡음에 좀 더 강한 특성을 보여줄 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 본 발명은 글로벌 데이터 버스 라인에 종단 저항 역할을 하는 피모스트랜지스터를 첨가함으로써 이웃한 클로벌 데이터 버스 라인과의 크로스토크 잡음을 제거할 수 있다.

Claims (2)

1. 반도체메모리 장치에 있어서,

   셀로부터의 데이터를 출력 버퍼로 전달하기 위한 다수의 글로벌 데이터 버스 라인;

   각각의 상기 글로벌 데이터 버스 라인의 양 쪽 종단에, 항상 전원 전압을 인가하는 저항부

   를 포함하여 이루어진 반도체메모리 장치.
2. 상기 제 1 항에 있어서,

   상기 저항부를 게이트가 접지단에 연결되어 있고 소스-드레인 경로가 전원 전압과 글로벌 데이터 버스 라인 사이에 형성된 피모스트랜지스터로 구현한 것을 특징으로 하는 반도체메모리 장치.