KR20010064415A - 반도체장치의 고용량 커패시터 형성방법 - Google Patents

반도체장치의 고용량 커패시터 형성방법 Download PDF

Info

Publication number
KR20010064415A
KR20010064415A KR1019990064611A KR19990064611A KR20010064415A KR 20010064415 A KR20010064415 A KR 20010064415A KR 1019990064611 A KR1019990064611 A KR 1019990064611A KR 19990064611 A KR19990064611 A KR 19990064611A KR 20010064415 A KR20010064415 A KR 20010064415A
Authority
KR
South Korea
Prior art keywords
forming
thin film
semiconductor device
node electrode
dielectric thin
Prior art date
Application number
KR1019990064611A
Other languages
English (en)
Other versions
KR100371143B1 (ko
Inventor
이기정
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-1999-0064611A priority Critical patent/KR100371143B1/ko
Priority to US09/750,035 priority patent/US6503810B2/en
Publication of KR20010064415A publication Critical patent/KR20010064415A/ko
Application granted granted Critical
Publication of KR100371143B1 publication Critical patent/KR100371143B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체장치의 고용량 커패시터 형성방법에 관한 것으로서, 그 방법은 반도체 기판상에 접속되는 스토리지노드 전극을 형성하고 그 표면상부를 질화처리하여 표면에 유전율을 저하시키는 산화막의 형성을 방지한 다음, 그 상부에 구조적으로 안정된 결합 구조를 가지며 유전상수가 큰(ε= 45) 비정질 LixTa1-xO3을 유전체박막으로 형성하고 그 위에 플레이트노드 전극을 형성함으로써 반도체장치의 고집적화에 충분한 정전용량을 갖는 커패시터를 형성하여 반도체장치의 고집적화를 가능하게 하는 기술이다.

Description

반도체장치의 고용량 커패시터 형성방법{Method of forming high efficiency capacitor in semiconductor device}
본 발명은 반도체장치의 커패시터 형성방법에 관한 것으로, 특히 반도체 메모리장치의 기억소자로 사용되는 커패시터 제조 공정시 기존의 탄탈륨산화막(Ta2O5)보다 유전율이 높고, 페롭스카이트(perovskite) 구조로 안정된 결합 구조를 갖는 비정질 LiTaO3의 유전체막을 형성함으로써 고집적화에 충분한 정전용량(capacitance)을 확보할 수 있는 기술이다.
현재, 반도체장치의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체장치의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되더라도 기억소자의 동작에 필요한 충전 용량은 셀 면적 감소에도 불구하고 소프트 에러(soft error)의 발생과 리프레시(refresh) 시간의 단축을 방지하기 위해서, 25fF/cell 이상의 충분한 정전용량(capacitance)이 요구되고 있다.
그러므로, 커패시터의 충분한 용량을 확보하기 위해서 통상의 실린더 구조 변경을 통해 커패시터 면적을 증가하거나 유전체막의 두께 감소를 통해 충분한 정전용량를 확보시키는 방법이 이루어지고 있으며, 기존 실리콘 산화막으로 사용하던 유전체막을 NO(Nitride-Oxide) 또는 ONO(Oxide-Nitride-Oxide) 구조라든지 Ta2O5또는 BST(BaSrTiO3) 등의 고유전체 물질로 대체하려는 재료적인 연구가 진행되고 있다.
더욱이, 최근에는 향후 256M 이상의 디바이스에 적용할 수 있도록 커패시터의 고용량 확보에 어려움이 있는 NO, ONO의 저유전체막보다는 높은 정전용량(유전상수 ε=20∼25)을 확보할 수 있는 Ta2O5내지 TaON의 고유전체막을 더 많이 이용하고 있는 실정이다. 현재, NO 구조의 유전체로 사용하고 있는 DRAM에서의 커패시터의 경우 표면적이 큰 반구형(hemi spherical) 구조의 전극 표면을 갖는 3차원 형태의 스토리지노드 전극을 사용하고 있으며, 그 높이도 점차 증가하고 있다. 한편, 커패시터의 높이가 증가하게 되면 셀 지역과 주변회로 지역간에 생기는 높이 차이로 인해 후속 노광 공정시 초점심도(depth of forcus)가 확보되지 않아 배선 공정이후 집적공정에 악영향에 미치게 된다. 그러므로, 종래의 NO 커패시터 소자로는 256M 이상의 차세대 DRAM 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있다.
이에, 최근에는 NO 구조의 커패시터의 한계를 극복하고자 고유전체 Ta2O5을 커패시터의 개발이 본격적으로 이루어지고 있다.
그러나, 고유전체 Ta2O5박막은 불안정한 화학양론비(stoichiometry)를 가지고 있기 때문에 Ta와 O의 조성비 차이에 기인한 치환형 Ta 원자(vacancy atom)가 박막 내에 존재하게 된다. 이러한 불안정한 화학적 조성 때문에 그 박막내에는 산소 공공(oxygen vacancy) 상태의 치환된 Ta원자가 항상 국부적으로 존재할 수밖에 없게 된다. Ta2O5의 불안정한 화학양론비를 안정화시켜 커패시터의 누설전류를 방지하기 위해서는 박막내에 잔존해 있는 치환형 Ta원자를 산화시키기 위한 별도의 산화 공정이 필요하다.
그리고, Ta2O5는 인접한 플레이트노드 전극/스토리지노드 전극으로 사용되는 도프트 폴리실리콘 또는 금속계 물질(예컨대, TiN)과의 산화 반응성이 크기 때문에 박막내에 존재하는 산소가 계면으로 이동하여 저유전율 산화층이 형성됨으로써 유전체박막의 계면이 불균일해지게 된다.
또한, Ta2O5박막 형성시 Ta2O5의 전구체(precusor)인 Ta(OC2H5)5의 유기물과 O2또는 N2O 가스의 반응으로 인해서 불순물인 탄소원자(C)와 탄소화합물(CH4,C2H4) 및 물(H2O)이 공존하게 되어 결국, Ta2O5박막 내에 불순물로 존재하는 탄소원자, 이온, 래디칼(radical)로 인하여 커패시터의 누설전류가 증가하게 되어 커패시터의 유전특성이 열화되는 문제점이 있었다.
본 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, Li 성분을 갖는 고유전율의 LiTaO3박막을 증착함으로써 A1+B5+O3과 같은 페롭스카이트(perovskite) 구조로 이루어진 유전체박막으로 인해 Ta2O5보다 안정된 결합 구조를 갖으며 반도체장치의 고집적화에 충분한 정전용량을 확보할 수 있는 반도체장치의 고정전용량 커패시터 형성방법을 제공하는데 있다.
도 1a 내지 도 1d는 본 발명에 따른 반도체장치의 고용량 커패시터 형성방법을 설명하기 위한 공정 순서도,
도 2는 본 발명의 고용량 커패시터 제조 공정에 사용되는 비정질 LiTaO3의 페롭스카이트(perovskite) 구조를 나타낸 도면,
도 3은 본 발명의 고용량 커패시터 제조 공정 중에서 비정질 LiTaO3막 증착과 그 불순물 제거 과정을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 실리콘기판 12 : 필드 산화막
14 : 게이트산화막 16 : 게이트전극
18 : 스페이서 20a,20b : 소스/드레인 영역
22 : 층간절연막 24,28 : 콘택 플러그
26 : 비트라인 30 : 스토리지노드 전극
32 : Si3N4또는 SiON박막 34 : 비정질 LiTaO3막
36 : 플레이트노드 전극
상기 목적 달성을 위해 본 발명에 따른 반도체장치의 고용량 커패시터 형성방법은, 반도체기판에 형성된 반도체 소자의 활성영역과 접하는 스토리지노드 전극과 그 위의 플레이트노드 전극 및 상기 전극들 사이에 내재된 고유전체박막으로 이루어진 반도체 장치의 커패시터 형성 방법에 있어서, 기판 상부에 도전층으로 이루어진 스토리지노드 전극을 형성하는 단계와, 스토리지노드극 상부에 LixTa1-xO3구조를 갖는 유전체박막을 형성하는 단계와, 유전체박막 상부에 적어도 하나 이상의 도전층으로 이루어진 플레이트노드 전극을 형성하는 단계를 포함한다.
본 발명의 제조 방법에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성은, 비정질 LixTa1-xO3을 증착하되, Ta 성분의 화학증기는 유량 조절기를 통해 증발기로 공급된 소정의 Ta(OC2H5)5용액을 150∼200℃의 온도 범위에서 증발시켜서 얻고, Li 성분의 화학증기는 Li화합물을 알코올계 또는 증류수에 녹이고 유량 조절기를 통해 증발기로 공급한 후에 소정의 용액을 100∼400℃의 온도 범위에서 증발시켜서 얻는 것이 바람직하다. 이때, Li 화합물은 C2H3LiO2, LiOH, Li2O 중에서 선택된 어느 한 물질을 이용하도록 한다.
그리고, 본 발명의 제조 방법에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성은, Ta/Li의 몰 조성비를 0.1∼10의 범위로 하고 저압화학기상챔버에서 표면화학반응을 유도하여 비정질 LixTa1-xO3을 증착하고, 박막내의 불순물 제거를 위해서Ta 가스와 함께 반응 가스인 과잉 O2또는 N2O 가스를 5∼500sccm의 범위내에서 추가 공급하도록 한다.
또, 본 발명의 제조 방법에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막을 형성한 후에, O2또는 N2O 분위기에서 600℃ 이하 조건에서 어닐링을 실시하도록 한다.
본 발명의 제조 방법에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막을 형성한 후에, 300∼600℃의 온도 범위에서 UV O3또는 O3/N2O 또는 O2플라즈마를 사용하여 어닐링을 실시한다.
또, 본 발명의 제조 방법에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성은 Ta/Li의 몰 조성비를 0.1∼10의 범위로 하고 화학기상증착법으로 비정질 LixTa1-xO3을 증착한다.
또한, 본 발명의 제조 방법에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성시, Ta 성분의 화학증기를 반응 챔버 상부에 장착된 샤워 헤드를 통해 웨이퍼 위에서 수직으로 균일하게 분사시키거나, Ta 성분의 화학증기를 반응 챔버 상부에 장착된 인젝터를 통해 웨이퍼에 포물선 형태 또는 카운터 플로우 방식으로 균일하게 분사시키도록 한다.
또한, 본 발명의 제조 방법에 있어서, 상기 스토리지노드 전극을 이루는 도전층은 도프트 폴리실리콘으로 이루어질 경우 인시튜 방식으로 스토리지노드 전극표면을 질화시키는 것이 바람직하다. 이때, 상기 질화 처리 공정은 플라즈마를 이용하여 200∼500℃의 온도에서 NH3분위기에서 어닐링하거나, 700∼950℃의 온도에서 NH3분위기에서 1∼5분동안 급속 열질화처리 공정을 실시하는 것이 바람직하다.
또한, 본 발명의 제조 방법에 있어서, 상기 스토리지노드 전극을 형성한 이후에, 엑스시튜에서 HF 증기 또는 HF 용액을 사용하여 자연산화막을 제거하는 것이 바람직하다. 이때, 상기 자연산화막을 제거하는 공정 전/후에는 계면을 세정하거나 균일하게 하기 위하여 NH4OH 또는 H2SO4용액의 화합물을 사용하여 계면을 표면 처리하는 것이 더 바람직하다.
또한, 본 발명의 제조 방법에 있어서, 상기 스토리지노드 전극을 이루는 도전층은 금속계물질 또는 도프트 폴리실리콘 상부에 금속계물질을 적층한 구조로 형성하도록 한다.
또한, 본 발명의 제조 방법에 있어서, 상기 플레이트노드 전극을 이루는 도전층은 도프트 폴리실리콘 및 금속계 물질을 단층으로 하거나 이를 혼용해서 형성하도록 한다.
이때, 상기 금속계 물질은 TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 선택된 물질을 이용하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체장치의 고용량 커패시터 형성방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 DRAM용 커패시터 제조 과정은 다음과 같다.
우선, 도 1a에 나타난 바와 같이, 반도체기판으로서 p형 실리콘기판(100)에 필드산화막(12)을 형성하고, 그 필드산화막(12) 사이의 기판(10)의 활성 영역에 게이트산화막(14)과 도프트 폴리실리콘막 등의 도전체로 이루어진 게이트전극(16)을 순차 형성하고, 그 게이트전극(16) 측벽에 절연물질의 스페이서(18)를 형성한다. 그리고, 게이트전극(16) 에지와 필드산화막(12) 사이의 기판내에 불순물이 주입된 소스/드레인 접합영역(20a,20b)을 형성하여 통상의 셀 트랜지스터를 형성한다.
그 다음, 기판 전면에 층간 절연물질(22)을 증착한 후에 상기 게이트전극(16) 측벽의 스페이서(18) 사이의 기판 표면(접합 영역)이 개방되는 콘택홀을 형성한 후에 비트라인 또는 스토리지전극과 수직으로 연결된 콘택 플러그(24)를 형성하고, 배선 공정을 거쳐 상기 콘택 플러그(24)에 연결되는 비트라인을 형성한 후에, 다시 기판 전면에 층간 절연물질(22)을 증착하고, 하부 콘택 플러그(28)에 수직으로 연결되도록 상부 콘택플러그(28)를 형성한다.
그 다음, 본 발명의 커패시터 제조 공정을 실시하는데, 본 실시예에서는 스토리지노드 전극 형태를 통상의 스택(stack) 구조로 한다.
이에, 평탄화된 층간 절연막(22) 상부에 도프트 폴리실리콘을 증착하고, 이를 패터닝하여 스택구조의 스토리지노드 전극(30)을 형성한다. 이때, 전극의 평면적을 늘리기 위하여 MPS(Metastable Poly Silicon) 공정을 추가 실시할 수 있고,스토리지노드 전극의 도프트 폴리실리콘과 유전체막의 산화 방지 및 절연 특성을 높이기 위해서 금속계 물질을 이용할 수 있다. 이때, 금속 물질은 TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2및 Pt 중에서 선택된 물질을 이용하도록 한다.
이어서, 도 1b에 도시된 바와 같이, 이후 형성될 유전체막인 비정질 LiTaO3박막과의 계면에 후속 고온 공정을 통해 저유전율의 산화막(SiO2)이 형성되는 것을 방지하기 위해 인-시튜(in-situ) 공정으로 200∼500℃ 온도 범위에서 플라즈마를 이용하여 NH3(또는 N2) 분위기에서 스토리지노드 전극(30) 표면을 질화시키거나 750∼950℃에서 1∼5분동안 RTN(Rapid Thermal Nitridation) 처리하여 Si3N4또는 SiON박막(32)을 형성한다.
그리고, 추가적으로 엑스시튜(ex-citu)에서 HF 증기 또는 HF 용액을 사용하여 자연산화막을 제거하도록 한다. 이때, 자연산화막을 제거하는 공정 전/후에는 계면을 세정하거나 균일하게 하기 위하여 NH4OH 또는 H2SO4용액의 화합물을 사용하여 계면을 표면 처리하는 것이 바람직하다.
그 다음, 도 1c에 도시된 바와 같이, 질화처리(32)된 스토리지노드극 상부에 유전상수(ε)가 약 45이상인 LixTa1-xO3로 유전체박막(34)을 150Å 이내로 형성한다.
여기서, 유전체박막(34)은 비정질 LixTa1-xO3을 증착해서 형성되는데, Ta 성분의 화학증기는 유량 조절기(mass flow controller)를 통해 증발기로 공급된 소정의Ta(OC2H5)5용액을 150∼200℃의 온도 범위에서 증발시켜서 얻고, Li 성분의 화학증기는 C2H3LiO2(lithum acetate), LiOH(lithum hydroxide), Li2O(lithum oxide) 등과 같은 Li 화합물을 에탄올/부탄올 등의 알코올계 또는 증류수에 녹인 포화용액(또는 과포화 용액)을 유량 조절기를 통해 증발기로 공급한 후에 소정의 용액을 100∼400℃의 온도 범위에서 증발시켜서 얻는다.
그리고, Ta 성분의 화학증기는 반응 챔버(예컨대 저압화학기상챔버) 상부에 장착된 샤워 헤드(shower head)를 통해 웨이퍼 위에서 수직으로 균일하게 분사시키거나, 반응 챔버 상부에 장착된 인젝터(injector)를 통해 웨이퍼에 포물선 형태 또는 카운터 플로우(counter flow) 방식으로 균일하게 분사시키도록 한다.
이때, Ta/Li의 몰 조성비는 0.1∼10의 범위이고, 저압화학기상챔버(low pressure chemical vapor deposition)에서 기상반응을 억제시키면서 표면화학반응(surface chemical reaction)을 유도하여 비정질 LixTa1-xO3(x=0.25∼0.75)을 증착한다. 그리고, 박막내의 불순물을 제거하기 위해서는 Ta 가스와 함께 반응 가스인 과잉 O2또는 N2O 가스를 5∼500sccm의 범위내에서 추가 공급하도록 한다.
한편, 상기 LixTa1-xO3유전체박막 제조 공정시 Ta/Li의 몰 조성비를 0.1∼10의 범위로 하고 화학기상증착법(chemical vapor deposition)으로 비정질 LixTa1-xO3을 증착할 수도 있다.
이와 같이 LixTa1-xO3을 갖는 유전체박막(34)을 형성한 후에, O2또는 N2O 분위기에서 600℃ 이하 조건에서 저온 어닐링을 실시하거나, 300∼600℃의 온도 범위에서 UV O3또는 O3/N2O 또는 O2플라즈마를 사용하여 저온 어닐링을 실시한다. 그 이유는 LixTa1-xO3유전체박막(34)내의 반응 부산물로 남아 있는 탄소화합물과 같은 불순물 또는 수분을 제거하면서 결정화를 유도하여 유전율을 증가시키기 위함이다. 그러면, 상기와 같은 저온 어닐링(annealing) 공정을 통해 유전체박막(34)의 불순물이 CO 또는 CO2형태로 휘발되어 제거됨으로써 양질의 유전체 박막이 얻어진다.
그 다음, 도 1d에 도시된 바와 같이, 상기 LiTaO3유전체박막(34) 상부에 적어도 하나 이상의 도전층으로 이루어진 플레이트노드 전극을 형성한다. 여기서, 상기 도전층은 도프트 폴리실리콘이거나, 또는 금속계 물질일 수 있다. 또, 도프트 폴리실리콘 및 금속계 물질이 적층된 구조일 수 있다. 그리고, 상기 금속계 물질은 TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2및 Pt 중에서 선택된 물질을 이용하는 것이 바람직하다.
이에, 본 실시예에 따른 플레이트노드 전극 제조 공정은, TaN박막 및 도프트 폴리실리콘층을 순차 적층한 후에 이를 패터닝하여 플레이트노드 전극(36)을 형성함으로써 고집적화에 충분한 정전용량을 갖는 본 발명의 커패시터를 완성한다.
도 2는 본 발명의 고용량 커패시터 제조 공정에 사용되는 비정질 LiTaO3의 페롭스카이트(perovskite) 구조를 나타낸 도면으로서, 이 LiTaO3막의 페롭스카이트구조는 Li1+Ta5+O3로 안정된 결합 구조를 나타낸다.
도 3은 본 발명의 고용량 커패시터 제조 공정 중에서 비정질 LiTaO3막 증착과 그 불순물 제거 과정을 설명하기 위한 단면도이다.
본 발명은 비정질 LiTaO3막을 증착할 때, Li의 전구체로 C2H3LiO2(lithum acetate), LiOH(lithum hydroxide), Li2O(lithum oxide)과 같은 Li 화합물을 사용한다. 이때, Li 화합물은 탄소 산화물과 수분에 대한 흡수력이 강하기 때문에 표면 화학반응을 통해 부가적으로 생성되는 불순물들을 효과적으로 흡수할 수 있다. 흡수된 탄소화합물 또는 수분은 이후 실시되는 저온 어닐링공정을 통해 CO 또는 CO2등의 휘발성 상태로 휘발되어 유전체 박막의 막질 내의 불순물이 제거된다.
이에 따라, 본 발명은 불안정한 화학양론비 때문에 생기는 치환형 Ta 원자와 탄소 불순물로 인해서 누설전류의 수준이 높고 절연 파괴 전압이 낮은 Ta2O5유전체막질의 한계를 비정질 LiTaO3박막으로 개선시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체장치의 고정전용량 커패시터 형성방법은 다음과 같은 이점을 갖는다.
본 발명에 따라 제조된 커패시터는 고유전율의 LiTaO3유전체박막(ε＞45)을갖고 있어 종래 NO(ε＝4∼5) 및 Ta2O5박막(ε＝25)의 커패시터보다 큰 정전용량을 얻을 수 있다.
그리고, LiTaO3의 유전율이 크기 때문에 스토리지노드 전극의 면적을 증가시키기 위해 복잡한 3차원 구조로 커패시터 모듈을 제작할 필요가 없다. 이에 따라 커패시터 모듈 형성 공정을 간단한 스택구조로 하더라도 원하는 정전용량을 얻을 수 있어 단위 공정수를 줄일 수 있는 효과가 있다.
또, 본 발명의 LiTaO3유전체박막은 구조적으로 Ta2O5보다 안정된 결합 구조인 페롭카이트 구조를 갖고 있어 다른 유전체(NO유전체, Ta2O5) 자체에 비해 기계적, 전기적 강도가 우수하고 구조적으로도 안정되어 있기 때문에 외부로부터 인가되는 전기적 충격에도 강할 뿐만 아니라 누설전류 발생수준도 낮은 이점이 있다.
또한, 본 발명은 비정질 LiTaO3증착 이후에 별도의 고온 열처리 공정대신에 저온 열처리공정만으로도 유전막 증착과정에서 박막내에 잔존할 수 있는 탄소 및 수분과 같은 불순물이 제거되고 누설전류 수준을 낮출 수 있다.
그러므로, 본 발명은 고집적화에 따른 단위셀 면적 감소에도 불구하고 256M급 이상의 DRAM 동작에 필요한 25fF/cell 이상의 정전용량값을 얻을 수 있고, 특히 커패시터의 등가 산화막 두께(Tox)가 30Å 이하일때에도 9MV/㎝ 이상의 유전강도와 1fA/cell 이하의 누설전류 특성을 안정적으로 얻을 수가 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (22)

  1. 반도체기판에 형성된 반도체 소자의 활성영역과 접하는 스토리지노드 전극과 그 위의 플레이트노드 전극 및 상기 전극들 사이에 내재된 고유전체박막으로 이루어진 반도체 장치의 커패시터 형성 방법에 있어서,
    상기 기판 상부에 도전층으로 이루어진 스토리지노드 전극을 형성하는 단계;
    상기 스토리지노드극 상부에 LixTa1-xO3구조를 갖는 유전체박막을 형성하는 단계; 및
    상기 유전체박막 상부에 적어도 하나 이상의 도전층으로 이루어진 플레이트노드 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  2. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막은, 비정질 LixTa1-xO3인 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  3. 제 2항에 있어서, 상기 비정질 LixTa1-xO3의 증착 공정시 Ta 성분의 화학증기는, 유량 조절기를 통해 증발기로 공급된 소정의 Ta(OC2H5)5용액을 150∼200℃의 온도 범위에서 증발시켜서 얻는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  4. 제 2항에 있어서, 상기 비정질 LixTa1-xO3의 증착 공정시 Li 성분의 화학증기는, Li화합물을 알코올계 또는 증류수에 녹이고 유량 조절기를 통해 증발기로 공급한 후에 소정의 용액을 100∼400℃의 온도 범위에서 증발시켜서 얻는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  5. 제 4항에 있어서, 상기 Li 성분의 화학증기는, C2H3LiO2, LiOH, Li2O 중에서 어느 선택된 Li화합물을 이용하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  6. 제 3항 또는 제 4항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성은, Ta/Li의 몰 조성비를 0.1∼10의 범위로 하고 저압화학기상챔버에서 표면화학반응을 유도하여 비정질 LixTa1-xO3을 증착하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  7. 제 6항에 있어서, 상기 비정질 LixTa1-xO3을 증착시 박막내의 불순물 제거를 위해서 Ta 가스와 함께 반응 가스인 과잉 O2또는 N2O 가스를 5∼500sccm의 범위내에서 추가 공급하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  8. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막을 형성한 후에, O2또는 N2O 분위기에서 600℃ 이하 조건에서 어닐링을 실시하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  9. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막을 형성한 후에, 300∼600℃의 온도 범위에서 UV O3또는 O3/N2O 또는 O2플라즈마를 사용하여 어닐링을 실시하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  10. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성은, Ta/Li의 몰 조성비를 0.1∼10의 범위로 하고 화학기상증착법으로 비정질 LixTa1-xO3을 증착하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  11. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성시, Ta 성분의 화학증기를 반응 챔버 상부에 장착된 샤워 헤드를 통해 웨이퍼 위에서 수직으로 균일하게 분사시키는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  12. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성시, Ta 성분의 화학증기를 반응 챔버 상부에 장착된 인젝터를 통해 웨이퍼에 포물선 형태로 균일하게 분사시키는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  13. 제 1항에 있어서, 상기 LixTa1-xO3을 갖는 유전체박막의 형성시, Ta 성분의 화학증기를 반응 챔버 상부에 장착된 인젝터를 통해 웨이퍼 위에서 카운터 플로우 방식으로 균일하게 분사시키는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성 방법.
  14. 제 1항에 있어서, 상기 스토리지노드 전극을 이루는 도전층은 도프트 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  15. 제 1항 및 제 14항에 있어서, 상기 도프트 폴리실리콘을 증착 한 후에, 인시튜로 방식으로 스토리지노드 전극 표면을 질화시키는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  16. 제 15항에 있어서, 상기 질화 처리 공정은 플라즈마를 이용하여 200∼500℃의 온도에서 NH3분위기에서 어닐링하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  17. 제 15항에 있어서, 상기 질화 처리 공정은 700∼950℃의 온도에서 NH3분위기에서 1∼5분동안 급속 열질화처리 공정을 실시하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  18. 제 1항에 있어서, 상기 스토리지노드 전극을 형성한 이후에, 엑스시튜에서 HF 증기 또는 HF 용액을 사용하여 자연산화막을 제거하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  19. 제 18항에 있어서, 상기 자연산화막을 제거하는 공정 전/후에
    계면을 세정하거나 균일하게 하기 위하여 NH4OH 또는 H2SO4용액의 화합물을 사용하여 계면을 표면 처리하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  20. 제 1항에 있어서, 상기 스토리지노드 전극을 이루는 도전층은 금속계물질 또는 도프트 폴리실리콘 상부에 금속계물질을 적층한 구조로 형성하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  21. 제 1항에 있어서, 상기 플레이트노드 전극을 이루는 도전층은 도프트 폴리실리콘 및 금속계 물질을 단층으로 하거나 이를 혼용해서 형성하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
  22. 제 20항 및 제 21항에 있어서, 상기 금속계 물질은 TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 선택된 물질을 이용하는 것을 특징으로 하는 반도체장치의 고용량 커패시터 형성방법.
KR10-1999-0064611A 1999-12-29 1999-12-29 반도체장치의 고용량 커패시터 형성방법 KR100371143B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1999-0064611A KR100371143B1 (ko) 1999-12-29 1999-12-29 반도체장치의 고용량 커패시터 형성방법
US09/750,035 US6503810B2 (en) 1999-12-29 2000-12-29 Method for forming a capacitor for semiconductor devices with an amorphous LixTa1-xO3 dieletric layer having a perovskite structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0064611A KR100371143B1 (ko) 1999-12-29 1999-12-29 반도체장치의 고용량 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20010064415A true KR20010064415A (ko) 2001-07-09
KR100371143B1 KR100371143B1 (ko) 2003-02-07

Family

ID=19631882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0064611A KR100371143B1 (ko) 1999-12-29 1999-12-29 반도체장치의 고용량 커패시터 형성방법

Country Status (2)

Country Link
US (1) US6503810B2 (ko)
KR (1) KR100371143B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388466B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100388465B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR20040006773A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR100431740B1 (ko) * 2001-09-14 2004-05-17 주식회사 하이닉스반도체 고유전막을 구비한 반도체소자 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
KR20030025672A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
US7723242B2 (en) * 2004-03-15 2010-05-25 Sharp Laboratories Of America, Inc. Enhanced thin-film oxidation process
US7524774B2 (en) * 2003-09-26 2009-04-28 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
US7265891B1 (en) 2006-06-20 2007-09-04 Eclipse Energy Systems Electrochromic device with self-forming ion transfer layer and lithium-fluoro-nitride electrolyte

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) * 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS5945999A (ja) * 1982-09-06 1984-03-15 Toshiba Corp 単結晶引上げ方法
JPH06151762A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 強誘電体材料およびそれを使用した強誘電体メモリ素子
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6094292A (en) * 1997-10-15 2000-07-25 Trustees Of Tufts College Electrochromic window with high reflectivity modulation
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388466B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100388465B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100431740B1 (ko) * 2001-09-14 2004-05-17 주식회사 하이닉스반도체 고유전막을 구비한 반도체소자 및 그 제조 방법
KR20040006773A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Also Published As

Publication number Publication date
US6503810B2 (en) 2003-01-07
KR100371143B1 (ko) 2003-02-07
US20010006826A1 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
KR20020094461A (ko) 반도체 소자의 캐패시터 제조방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100321178B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100371143B1 (ko) 반도체장치의 고용량 커패시터 형성방법
KR100327584B1 (ko) 반도체소자의 고정전용량 커패시터 형성방법
KR100359860B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100410389B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100342873B1 (ko) 반도체장치의 커패시터 제조방법
US6372667B1 (en) Method of manufacturing a capacitor for semiconductor memory devices
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100327587B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR20010008503A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100881737B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR100636661B1 (ko) 고신뢰성 커패시터 제조방법
KR20060033468A (ko) 반도체 소자의 캐패시터 형성방법
KR20040001489A (ko) 캐패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee