KR20010063320A - 반도체기판 세정방법 - Google Patents

반도체기판 세정방법 Download PDF

Info

Publication number
KR20010063320A
KR20010063320A KR1019990060355A KR19990060355A KR20010063320A KR 20010063320 A KR20010063320 A KR 20010063320A KR 1019990060355 A KR1019990060355 A KR 1019990060355A KR 19990060355 A KR19990060355 A KR 19990060355A KR 20010063320 A KR20010063320 A KR 20010063320A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
wiring layer
deionized water
weight
cleaning
Prior art date
Application number
KR1019990060355A
Other languages
English (en)
Other versions
KR100555493B1 (ko
Inventor
박임수
이근택
이광욱
정승필
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990060355A priority Critical patent/KR100555493B1/ko
Publication of KR20010063320A publication Critical patent/KR20010063320A/ko
Application granted granted Critical
Publication of KR100555493B1 publication Critical patent/KR100555493B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10Objects to be cleaned
    • C11D2111/14Hard surfaces
    • C11D2111/22Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

화학 기계적 연마(CMP) 공정을 통하여 다마슨 패턴으로 형성된 구리배선층을 갖는 반도체 기판의 세정방법을 개시한다. 층간절연막과 구리배선층이 모두 표면에 노출되도록 반도체 기판을 화학 기계적 연마(CMP) 공정을 이용하여 연마하는 단계와, 탈이온수 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아를 포함하는 것을 특징으로 하는 세정액 조성물을 이용하여 상기 반도체 기판을 1차 세정함으로써 상기 노출된 구리배선층을 안정화시키는 단계와, 탈이온수, 탈이온수, 불화수소산을 상기 탈이온수의 중량을 기준으로 0.05 ~ 0.5중량%, 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아를 포함하는 세정액 조성물을 이용하여 상기 반도체 기판을 2차 세정함으로써 상기 노출된 층간절연막상의 금속입자 오염을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 세정방법을 의하면 구리배선층의 부식을 최소화하면서 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판으로부터 구리금속 및 기타 부산물을 효과적으로 제거할 수 있다.

Description

반도체 기판 세정방법{Method for cleaning semiconductor substrator}
본 발명은 반도체 장치를 세정하는 방법에 관한 것으로서, 보다 상세하게는 화학 기계적 연마(CMP) 공정을 통하여 다마슨 패턴(damascene pattern)으로 형성된 구리배선층을 갖는 반도체 기판의 세정방법에 관한 것이다.
일반적으로, 반도체 장치 중에서 높은 속도가 요구되어지는 로직 소자를 중심으로 해서 알루미늄 대신 비저항이 낮고 E/M(electro-migration)특성을 개선시킬 수 있는 구리를 금속 배선층으로 이용하는 방법이 활발히 연구되고 있다. 그런데,구리는 부식으로 인하여 건식식각이 어렵기 때문에 구리를 이용하여 금속배선층을 형성하는 경우에는 콘택홀의 매몰과 금속 배선층을 동시에 형성하는 다마슨 공정을 이용한다.
상기 다마슨 공정에 의하여 형성되는 다마슨 패턴이란 층간절연막의 사이에 금속배선층이 상감(象嵌)되어 있는 패턴을 지칭한다. 그런데, 다마슨 패턴을 형성하기 위하여는 CMP 공정을 실시하여야 하는데, 이 CMP 공정이 완료되면 층간절연막과 그 사이에 상감되어 있는 금속배선층이 모두 노출된다.
도 1은 CMP 공정이 완료된 후의 다마슨 패턴의 하나의 예를 나타낸 단면도이다.
도 1을 참조하면, 절연막(3)이 형성된 반도체 기판(1) 상에 제1 구리배선층(5)이 형성되어 있다. 제1 구리배선층(5) 상에 제1 층간절연막(7) 및 식각 저지막(9)이 순차적으로 형성되어 있다. 식각 저지막(9)은 제조공정중 식각 저지를 위하여 적정한 두께를 가지고 있어야 한다. 마지막으로, 제1 구리배선층(5) 위의 콘택홀을 매몰하여 제1 구리배선층(5)과 콘택을 형성하는 제2 구리배선층(13)이 제2 층간절연(11)막의 사이에 상감되도록 형성되어 있다.
이처럼, 도 1에 나타난 바와 같이 다마슨 공정에서 CMP 공정이 완료되면 층간절연막(11)과 그 사이에 상감되어 있는 구리배선층(13)이 모두 표면에 노출되게 된다.
CMP 공정이 완료된 후에는 슬러리 잔류물 및 층간절연막 상의 각종 금속 오염물이 반도체 기판의 표면에 남아 후속 공정에서의 미세 패턴을 형성하는데 있어장애가 되며, 반도체 장치 제조 공정의 전체 수율을 저하시키며, 나아가서는 반도체 장치의 신뢰성을 저하하는 요인으로까지 작용하기도 한다.
따라서, CMP 공정이 완료된 후에 후속 공정을 진행하기 위해서는 반도체 기판 표면의 슬러리 잔류물 및 층간절연막 상의 각종 금속 오염물을 적절한 방법으로 제거하여야 한다. 종래에는 이를 위하여 HF 용액, 인산 용액, NH4OH 용액 등을 이용하여 CMP 공정이 완료된 반도체 기판을 세정하고 있다. 그러나 구리는 부식에 매우 약하기 때문에 종래의 이러한 세정액을 이용하여 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판을 그대로 세정하면 구리 금속배선층이 심하게 손상되는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기 문제점들을 개선함으로써 구리배선층의 부식을 최소화하면서 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판을 세정하는 방법을 제공하는 데 있다.
도 1은 CMP 공정이 완료된 후의 다마슨 패턴의 하나의 예를 나타낸 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따라 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판을 세정하는 방법을 설명하기 위한 공정 순서도이다.
도 3은 본 발명에 따른 세정액 조성물중의 일 성분인 우레아 또는 티오우레아가 구리를 부식으로부터 안정화시키는 메커니즘을 설명하기 위한 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 층간절연막과 구리배선층이 모두 표면에 노출되도록 반도체 기판을 화학 기계적 연마(CMP) 공정을 이용하여 연마하는 단계;
탈이온수 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아를 포함하는 것을 특징으로 하는 세정액 조성물을 이용하여 상기 반도체 기판을 1차 세정함으로써 상기 노출된 구리배선층을 안정화시키는 단계: 및탈이온수, 불화수소산을 상기 탈이온수의 중량을 기준으로 0.05 ~ 0.5중량%, 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아를 포함하는 세정액 조성물을 이용하여 상기 반도체 기판을 2차 세정함으로써 상기 노출된 층간절연막상의 금속입자 오염을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 세정방법을 제공한다.
본 발명에 있어서, 상기 구리배선층 안정화 단계에 있어서 상기 반도체 기판을 스크러빙(scrubbing) 또는 브러싱하여 상기 반도체 기판상의 슬러리 잔류물을 제거하는 단계와 동시에 실시되는 것이 바람직하다.
본 발명에 있어서, 상기 층간절연막은 실리콘 산화막으로 이루어진 것이 바람직하다.
본 발명에 의한 반도체 장치의 세정방법에 의하면 구리배선층의 부식을 최대한 억제하면서 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판으로부터 구리금속 및 기타 부산물을 효과적으로 제거할 수 있다.
이하에서는 본 발명의 바람직한 실시예를 참조하면서 본 발명에 따른 세정방법을 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따라 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판을 세정하는 방법을 설명하기 위하여 공정 순서에 따라서 작성한 순서도이다.
도 2를 상세히 설명하면, 먼저 층간절연막과 구리배선층이 차례로 형성된 반도체 기판에 대하여 CMP 공정(20)을 실시하여 층간절연막과 구리배선층이 모두 표면에 노출되도록 한다. 상기 층간절연막은 통상적으로는 실리콘 산화막으로 이루어진 것이다.
이어서, 탈이온수 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아(urea) 또는 티오우레아(thiourea)로 이루어진 제1 세정액 조성물을 이용하여 상기 반도체 기판을 1차 세정(30)함으로써 상기 노출된 구리배선층을 안정화시킨다.
이 단계는 CMP 공정에서 사용된 화학약품에 의하여 이미 구리배선층의 부식이 진행되고 있으므로 상기 화학약품을 희석하여 제거하고, 후속 제2 세정단계에서 구리배선층이 세정액에 직접 노출되어 부식되는 것을 방지하기 위한 것이다.
우레아 또는 티오우레아가 구리를 부식으로부터 안정화시킬 수 있는 것은 이들이 도 3에 도시한 것과 같이 구리배선층의 구리표면에 흡착층을 형성함으로써 구리배선층이 후속 제2 세정단계에서 사용되는 불소 화합물의 부식작용에 직접 노출되는 것을 방지하기 때문이다.
상기 1차 세정은 침지법 및 스프레이법 모두에 의하여 실시될 수 있지만 스프레이법이 금속 역오염을 방지할 수 있는 측면에서 바람직하다. 또한, 본 제1 세정단계이 진행되는 동안 반도체 기판을 스크러빙 또는 브러싱하여 반도체 기판상의 슬러리 잔류물을 제거한다.
계속하여, 탈이온수, 불화수소산을 상기 탈이온수의 중량을 기준으로 0.05 ~ 0.5중량%, 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아로 이루어진 제2 세정액 조성물을 이용하여 상기 반도체 기판을 2차세정(40)함으로써 층간절연막상의 구리 및 기타 금속입자 오염을 제거한다.
여기서, 층간절연막상의 구리 및 기타 금속 등의 오염입자가 제거되는 것은 불화수소산이 실리콘 산화막 등의 층간절연막의 표면을 용해하여 제거하기 때문이다. 우레아 및 티오우레이는 역시 제2 세정단계가 진행되는 동안 구리배선층의 부식을 최소화하기 위한 것이다.
계속해서, 반도체 기판을 탈이온수로 충분히 린스하여 반도체 기판에 잔류하는 세정액을 제거(50)함으로써 화학기계적 연마 공정에 후속되는 세정공정을 완료한다.
한편, 본 발명의 바람직한 실시예에 의한 반도체장치의 세정액인 상기 제1 및 제2 세정액 조성물에 0.01 ~ 5000ppm농도의 불소계 계면활성제를 더 첨가하면, 세정액 조성물의 가용성(Wettability)를 더욱 증가시켜 효과적이다.
상술한 본 발명에 따른 화학 기계적 연마 공정의 세정방법은 구리막에 대한 화학기계적 연마공정에 후속되는 세정방법으로 적합하며 15 ∼ 40℃의 온도범위에서 세정효과를 극대화 시킬수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 본 발명에 의하면 구리배선층의 부식을 최대한 억제하면서 층간절연막과 구리배선층의 다마신 패턴을 표면에 갖는 반도체 기판으로부터 구리금속 및 기타 부산물을 효과적으로 제거함으로써 반도체 소자 제조 공정의 수율 및 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 층간절연막과 구리배선층이 모두 표면에 노출되도록 반도체 기판을 화학 기계적 연마(CMP) 공정을 이용하여 연마하는 단계;
    탈이온수 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아를 포함하는 것을 특징으로 하는 세정액 조성물을 이용하여 상기 반도체 기판을 1차 세정함으로써 상기 노출된 구리배선층을 안정화시키는 단계: 및
    탈이온수, 불화수소산을 상기 탈이온수의 중량을 기준으로 0.05 ~ 0.5중량%, 및 상기 탈이온수의 중량을 기준으로 0.01 ~ 10중량%의 우레아 또는 티오우레아를 포함하는 세정액 조성물을 이용하여 상기 반도체 기판을 2차 세정함으로써 상기 노출된 층간절연막상의 금속입자 오염을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 세정방법.
  2. 제1항에 있어서, 상기 구리배선층 안정화 단계에 있어서 상기 반도체 기판을 스크러빙(scrubbing) 또는 브러싱하여 상기 반도체 기판상의 슬러리 잔류물을 제거하는 단계와 동시에 실시되는 것을 특징으로 하는 반도체 기판 세정방법.
  3. 제1항에 있어서, 상기 층간절연막은 실리콘 산화막으로 이루어진 것을 특징으로 하는 반도체 기판 세정방법.
KR1019990060355A 1999-12-22 1999-12-22 반도체기판 세정방법 KR100555493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060355A KR100555493B1 (ko) 1999-12-22 1999-12-22 반도체기판 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060355A KR100555493B1 (ko) 1999-12-22 1999-12-22 반도체기판 세정방법

Publications (2)

Publication Number Publication Date
KR20010063320A true KR20010063320A (ko) 2001-07-09
KR100555493B1 KR100555493B1 (ko) 2006-03-03

Family

ID=19628088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060355A KR100555493B1 (ko) 1999-12-22 1999-12-22 반도체기판 세정방법

Country Status (1)

Country Link
KR (1) KR100555493B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382549B1 (ko) * 2000-12-21 2003-05-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100857865B1 (ko) * 2006-01-30 2008-09-10 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 세정 제제

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07247498A (ja) * 1994-03-09 1995-09-26 Mitsubishi Gas Chem Co Inc 半導体装置用洗浄剤及び配線パターンの形成方法
JP3160238B2 (ja) * 1997-08-04 2001-04-25 岸本産業株式会社 半導体デバイス製造プロセス用および液晶デバイス製造プロセス用洗浄剤
KR19990015599A (ko) * 1997-08-07 1999-03-05 윤종용 무전해 도금을 이용한 반도체장치의 듀얼 다마슨금속 배선층 형성방법
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382549B1 (ko) * 2000-12-21 2003-05-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100857865B1 (ko) * 2006-01-30 2008-09-10 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 세정 제제

Also Published As

Publication number Publication date
KR100555493B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
US7235494B2 (en) CMP cleaning composition with microbial inhibitor
KR100322392B1 (ko) 세정처리제
KR100540525B1 (ko) 세정용 조성물
KR100561178B1 (ko) 반도체 장치용의 유기 및 플라즈마 에칭된 잔사의 세척조성물
KR101331747B1 (ko) 반도체 기판 처리 조성물
KR100368193B1 (ko) 수성 세정 조성물
KR100597909B1 (ko) 구리막을 폴리싱한 후 반도체기판을 세정하는 방법 및 장치
US20050003977A1 (en) Composition for cleaning
KR100867287B1 (ko) 세정제 조성물
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
KR100574607B1 (ko) 구리막을 폴리싱한 후 반도체기판을 세정하는 방법 및장치
TWI416282B (zh) 用以移除殘餘光阻及聚合物的組合物及使用該組合物的殘餘物移除製程
JP4988165B2 (ja) フォトレジスト剥離液組成物及びフォトレジストの剥離方法
JP3219020B2 (ja) 洗浄処理剤
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
JP2002069495A (ja) 洗浄剤組成物
KR20020031159A (ko) 반도체 장치용의 유기 및 플라즈마 식각된 잔사의 세척을위한 락탐 조성물
JP2002113431A (ja) 洗浄方法
EP2219882A1 (en) Compositions for removal of metal hard mask etching residues from a semiconductor substrate
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
US6267122B1 (en) Semiconductor cleaning solution and method
KR20000070378A (ko) 금속층의 패시베이션 방법
KR102242969B1 (ko) 반도체 기판용 세정액 조성물
KR100555493B1 (ko) 반도체기판 세정방법
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee