KR20010062371A - 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 - Google Patents

리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 Download PDF

Info

Publication number
KR20010062371A
KR20010062371A KR1020000075862A KR20000075862A KR20010062371A KR 20010062371 A KR20010062371 A KR 20010062371A KR 1020000075862 A KR1020000075862 A KR 1020000075862A KR 20000075862 A KR20000075862 A KR 20000075862A KR 20010062371 A KR20010062371 A KR 20010062371A
Authority
KR
South Korea
Prior art keywords
interconnect film
interconnect
base member
film portion
metal base
Prior art date
Application number
KR1020000075862A
Other languages
English (en)
Other versions
KR100679470B1 (ko
Inventor
겐지 오사와
히데토시 구사노
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010062371A publication Critical patent/KR20010062371A/ko
Application granted granted Critical
Publication of KR100679470B1 publication Critical patent/KR100679470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 프레임은 금속 베이스 부재로서 형성된 외측 리드와; 금속 도금층에 의해 형성된 제1 상호접속막 부분과; 금속 도금층에 의해 형성된 적어도 하나의 제2 상호접속막 부분과; 상기 외측 리드 반대측에 제1 상호접속막 부분 및 제2 상호접속막 부분의 평면을 덮어서 제1 및 제2 상호접속막 부분을 보유하도록 형성된 절연막을 포함하고, 각각의 제1 상호접속막 부분은 대응하는 외측 리드의 하나의 주면의 내측단부에 접속되도록 외측 리드 안쪽에 배치되고, 상기 제2 상호접속막 부분은 외측 리드에 접속되지 않도록 외측 리드 안쪽에 배치되고, 상기 절연막에 대향한 제1 및 제2 상호접속막 부분의 평면은 반도체 소자 장착면으로서 취급된다. 이러한 형태에서, 리드 프레임은 다수의 반도체 소자가 하나의 반도체 디바이스에 장착될 수 있도록 허용하며, 동시에 조립단계의 수를 증가시키지 않으며, 반도체 디바이스의 두께를 얇게 만들고, 신뢰성 및 생산율을 저하시키지 않는다.

Description

리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그 제조방법{Lead frame and production method thereof, and semiconductor device and fabrication method thereof}
본 발명은 리드 프레임 및 그 제조방법과, 이 리드 프레임을 사용하는 반도체 디바이스 및 그 조립방법에 관한 것이다.
도 4에서, 리드 프레임 a를 사용하는 종래 기술의 반도체 디바이스가 도시되어 있다. 리드 프레임 a는 다수의 리드 b와, 반도체 소자(semiconductor element) d가 접착제 e로서 접착되어 있는 다이 패드 c를 가진다. 상기 다이 패드 c는 가능한 반도체 디바이스의 두께를 얇게 하기 위해 눌려진다. 반도체 소자 d의 각각의 전극은 접착도선 f를 거쳐 대응하는 리드 b에 접속된다. 이렇게 장착된 반도체 소자 d는 밀봉수지 g로서 봉쇄된다.
도 5에서, 리드 프레임 a를 사용하는 종래 기술의 다른 반도체 디바이스가 도시되어 있다. 이 실예에서, 다수의 반도체 소자 d를 장착하기 위해서, 리드 프레임 a는 다수의 반도체 소자 d를 서로 연결하기 위한 상호접속막을 갖는 인쇄 회로판 h를 포함한다. 더 상세히 설명하면, 인쇄 회로판 h는 접착제 e에 의하여 리드 프레임 a의 다이 패드 c에 접착되고, 다수의 반도체 소자 d는 인쇄 회로판 h에 장착되고, 반도체 소자 d의 전극은 접착도선 f를 거쳐 인쇄 회로판 h의 상호접속막에 연결되고, 인쇄 회로판 h의 상호접속막은 접착도선 f를 거쳐 리드 b에 연결된다.
다수의 반도체 소자 d를 장착하는 경우에, 반도체 소자 d를 서로 연결하기 위한 다수의 상호접속부를 제공할 것을 요구하고 있다. 도 5에 도시된 반도체 디바이스에서는 그러한 상호접속부가 인쇄 회로판 h에 상호접속막을 패터닝함으로써 구해진 것으로서 형성되어 있다.
그러나, 도 4에 도시된 종래 기술의 반도체 디바이스는, 리드 프레임 a가 다수의 반도체 소자 d를 서로 연결하기 위한 상호접속부로서의 기능을 하지 않기 때문에 이 디바이스가 다수의 반도체 소자 d를 합체할 수 없다는 문제가 있다.
최근에, 반도체 디바이스의 복합 기능, 고집적도 및 소형화에 대한 강한 요구에 따라, 다수의 반도체 소자(LSI 칩)를 하나의 반도체 디바이스로 합체할 것을 요구하였다. 이러한 관점에서, 그러한 조건을 만족할 수 없는 도 4의 반도체 디바이스는 실용성이 부족한 것으로 간주되고 있다.
그 반대로, 도 5에 도시된 반도체 디바이스는 다수의 반도체 소자 d를 인쇄 회로판 h를 통해 서로 연결함으로써 장착할 수 있고, 따라서 복합 기능 및 고집적도 등과 같은 상술한 요구를 만족할 수 있다. 이런 점에서, 도 5에 도시된 반도체 디바이스는 도 4에 도시된 것에 비해 우수하다.
그러나, 도 5에 도시된 반도체 디바이스는 인쇄 회로판 h의 사용으로 인하여 초래되는 문제를 가진다. 첫째는, 인쇄 회로판 h가 추가로 설치되기 때문에 반도체 디바이스의 두께가 그에 따라 증가한다는 문제가 있다. 반도체 디바이스를 특별히 얇게 디자인할 것을 요구하는 경우에 인쇄 회로판의 두께에 대응하여 디바이스의 두께가 약간만 증가하더라도 무시할 수 없는 것이다.
둘째는, 인쇄 회로판 h와 리드 프레임 a 사이에 그들의 접속으로 인하여 위치 이탈이 반드시 발생하며, 그 결과 인쇄 회로판 h를 리드 프레임 a에 배치하는데 필요한 정확도를 보증하기가 어렵다는 문제가 있다.
셋째는, 생산 공정이 금 등으로 제조된 접착도선 f를 용접과 같은 값비싼 수단으로 인쇄 회로판 h의 상호접속막에 연결하는 추가의 단계를 필요로 하기때문에, 생산원가가 상승하는 문제가 있다. 금 등으로 제조된 도선 f를 리드 프레임 a에 접착하는 기술이 이미 확립되어 있지만, 도선 f를 인쇄 회로판 h에 다이본딩 또는 와이어 본딩에 의해 연결하는 기술은 거의 실시되지 않고 있으며, 따라서 아직 확립되어 있지 않다. 그 결과, 도선 f를 인쇄 회로판 h에 연결하는 기술이 실시된다면, 생산율 저하, 신뢰성 및 원가와 관련된 불편함이 발생한다. 즉, 도선 f를 인쇄 회로판 h에 연결하는 기술을 이용하여 도 5에 도시된 반도체 디바이스를 제조하는 방법은 실용성이 부족하다.
덧붙여, 인쇄 회로판 h 대신에 TAB 테이프를 사용하는 것을 고려할 수 있지만, 이 경우에 TAB 테이프가 리드 프레임에 연결되어야 하기 때문에, 상술한 바와 같은 위치 이탈이 발생하며, 또 TAB 테이프를 리드 프레임에 접속하는 과정이 복잡하다는 문제가 있고, 또한 접속이 고온에서 실시되기 때문에 TAB 테이프가 고온 접속으로 인하여 발생된 열에 의한 잔류 응력 때문에 변형될 수 있으며, 그 결과 TAB 테이프를 리드 프레임에 안정적으로 연결하기가 매우 어렵다. 이에 따라서, 인쇄 회로판을 사용하여 반도체 디바이스를 제조하는 방법과 같이, TAB 테이프를 사용하여 반도체 디바이스를 제조하는 방법도 실용성이 부족하다.
도 1a 내지 도 1e는 본 발명에 의하여 리드 프레임을 제조단계의 순서대로 제조하는 방법의 제1 실시예를 나타내는 단면도로서, 도 1e는 본 발명의 리드 프레임의 제1 실시예를 도시한다.
도 2a 내지 2d는 본 발명에 의하여 반도체 디바이스를 제조단계의 순서대로 제조하는 방법의 제1 실시예를 나타내는 단면도로서, 도 2d는 본 발명의 반도체 디바이스의 제1 실시예를 도시한다.
도 3은 본 발명의 반도체 디바이스의 제2 실시예를 도시하는 단면도.
도 4는 종래 기술의 제1 반도체 디바이스를 도시하는 단면도.
도 5는 종래 기술의 제2 반도체 디바이스를 도시하는 단면도.
본 발명의 목적은 리드 프레임에 장착된 다수의 반도체 소자를 전기적으로 연결할 수 있는 상호접속수단을 가지며 이에 의해 다수의 반도체 소자를 하나의 반도체 디바이스에 장착하는 리드 프레임을 제공하고, 또한 상기 리드 프레임을 사용하여, 반도체 디바이스의 두께를 얇게 하면서도 다수의 반도체 소자를 양호하게 장착할 수 있으며, 조립 공정수를 증가시키거나 신뢰성 및 생산율을 저하시키지 않고도 제조할 수 있는 반도체 디바이스를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 따라, 리드 프레임은 금속 베이스부재에 의해 형성된 외측 리드와; 금속 도금층에 의해 형성된 제1 상호접속막 부분과; 금속 도금층에 의해 형성된 적어도 하나의 제2 상호접속막 부분과; 상기 외측 리드 반대측에 제1 상호접속막 부분 및 제2 상호접속막 부분의 평면을 덮어서 제1 및 제2 상호접속막 부분을 보유하도록 형성된 절연막을 포함하고, 각각의 제1 상호접속막 부분은 대응하는 외측 리드의 하나의 주면의 내측단부에 접속되도록 외측 리드 안쪽에 배치되고, 상기 제2 상호접속막 부분은 외측 리드에 접속되지 않도록 외측 리드 안쪽에 배치되고, 상기 절연막에 대향한 제1 및 제2 상호접속막 부분의 평면은 반도체 소자 장착면으로서 취급된다.
이러한 형태에서, 리드 프레임이 제1 및 제2 상호접속막 부분을 가지기 때문에, 리드 프레임에 장착된 반도체 소자들은 외측 리드에 연결되지 않은 제2 상호접속막을 거쳐 서로 전기적으로 접속될 수 있다. 상기 외측 리드에 연결되지 않은 제2 상호접속막 부분은 절연막에 의해 유지되므로, 외측 리드와 분리되어 있어도 제위치에 유지될 수 있다. 따라서, 다수의 반도체 소자이 리드 프레임에 장착될 수 있다. 게다가, 상호접속막 부분이 금속 베이스 부재에 의해 형성된 외측 리드 안쪽에서 외측 리드의 표면쪽에 형성되어 있으며, 또 상호접속막 부분의 외측 리드쪽의 평면이 반도체 장착면으로서 취급되기 때문에, 리드 프레임을 이용하는 반도체 디바이스에서 반도체 소자들이 형성된 부분의 두께가 외측 리드를 구성하는 금속베이스 부재의 두께를 포함하지 않는다. 이에 따라, 리드 프레임을 사용하는 반도체 디바이스를 더 얇게 만들 수 있다.
본 발명의 다른 관점에 따라, 리드 프레임 제조방법은, 외측 리드를 형성하기 위한 금속 베이스 부재를 준비하는 단계와; 금속으로 제조된 상호접속막 부분을 선택 도금에 의해 금속 베이스 부재의 한 표면에 형성하는 단계와; 적어도 외측 리드를 형성하도록 금속 베이스 부재의 양표면을 에칭하는 단계와; 상기 상호접속막 부분의 표면들에 절연막을 형성하여 이 절연막으로 상호접속막 부분을 보유하는 단계와; 절연막의 대향측에서 상호접속막 부분의 반도체 소자 장착면을 노출시키기 위해 금속 베이스 부재의 다른 표면을 선택 에칭하는 단계를 포함한다.
이러한 형태에서, 상호접속막 부분이 선택 도금에 의해 외측 리드를 형성하는 금속 베이스 부재의 한 표면에 형성되며 또 상호접속막 부분을 보유하는 절연막이 상호접속막 부분의 표면들에 형성되기 때문에, 절연막으로서 상호접속막 부분을 보유하는 상태가 이 단계에서 획득될 수 있다. 따라서, 반도체 소자들을 서로 연결하기 위한 제2 상호접속막 부분은 절연막에 의해 외측 리드로부터 기계적으로 분리된 채로 유지될 수 있다.
또한, 상호접속막 부분이 금속 베이스 부재중에서 외측 리드의 안쪽에 있는 부분을 제거하도록 금속 베이스 부재를 선택 에칭함으로서 노출되기 때문에, 상호접속막 부분의 노출된 평면들은 반도체 소자 장착면으로서 기능할 수 있다. 또한, 반도체 소자 장착면이 금속 베이스 부재의 선택 에칭된 측면에 형성되기 때문에, 리드 프레임을 사용하는 반도체 디바이스에서 반도체 소자들이 장착되는 부분의 두께는 외측 리드를 구성하는 금속 베이스 부재의 두께를 포함하지 않는다. 그 결과, 리드 프레임을 사용하는 반도체 디바이스를 더 얇게 만들 수 있다.
본 발명의 제3 관점에 따라, 리드 프레임을 구비하는 반도체 디바이스에서, 상기 리드 프레임은, 금속 베이스부재에 의해 형성된 외측 리드와; 대응하는 외측 리드의 하나의 주면의 내측단부에 접속되도록 외측 리드 안쪽에 각각 배치되고 형성된 제1 상호접속막 부분과; 외측 리드에 접속되지 않도록 외측 리드 안쪽에 배치된 적어도 하나의 제2 상호접속막 부분과; 상기 외측 리드 반대측에 제1 상호접속막 부분 및 제2 상호접속막 부분의 평면을 덮어서 제1 및 제2 상호접속막 부분을 보유하도록 형성된 절연막을 포함하고, 상기 절연막에 대향한 리드 프레임의 제1 및 제2 상호접속막 부분의 평면에 반도체 소자들이 장착되며 밀봉수지로 봉쇄된다.
이러한 형태에서, 반도체 디바이스가 본 발명의 제1 관점에 의한 리드 프레임을 사용하여 구성되기 때문에, 제1 관점에 의한 리드 프레임의 장점과 동일한 장점을 발휘할 수 있다.
본 발명의 제4 관점에 따라, 반도체 디바이스 제조방법은, 외측 리드를 형성하기 위한 금속 베이스 부재를 준비하는 단계와; 금속으로 제조된 상호접속막 부분을 선택 도금에 의해 금속 베이스 부재의 한 표면에 형성하는 단계와; 상기 상호접속막 부분의 표면들에 절연막을 형성하여 이 절연막으로 상호접속막 부분을 보유하는 단계와; 적어도 외측 리드를 형성하도록 금속 베이스 부재의 양표면을 선택 에칭하는 단계와; 절연막의 대향측에서 상호접속막 부분의 반도체 소자 장착면을 노출시키기 위해 금속 베이스 부재의 다른 표면을 선택 에칭하는 단계와; 상호접속막부분의 반도체 소자 장착면에 반도체 소자들을 장착하는 단계와; 이렇게 장착된 반도체 소자들을 밀봉수지로 봉쇄하는 단계를 포함한다.
이러한 형태에서, 반도체 디바이스가 본 발명의 제2 관점에 의한 제조방법으로 제조된 리드 프레임을 사용하여 제조되기 때문에, 상기 제2 관점에 의한 제조방법의 장점과 동일한 장점을 발휘할 수 있다.
본 발명의 리드 프레임은 금속 베이스 부재로서 형성된 외측 리드와; 상기 외측 리드 안쪽에 배치되며 금속 도금층에 의해 형성된 제1 상호접속막 부분 및 적어도 하나의 제2 상호접속막 부분과; 상기 외측 리드 반대측에 제1 상호접속막 부분 및 제2 상호접속막 부분의 평면을 덮어서 제1 및 제2 상호접속막 부분을 보유하도록 형성된 절연막을 포함하고, 각각의 제1 상호접속막 부분은 대응하는 외측 리드의 하나의 주면의 내측단부에 접속되고, 상기 적어도 하나의 제2 상호접속막 부분은 외측 리드에 접속되지 않으며, 상기 절연막에 대향한 제1 및 제2 상호접속막 부분의 평면은 반도체 소자 장착면으로서 취급된다.
상기 리드 프레임의 부품들의 기능은 이하에 설명하기로 한다.
리드 프레임의 제조에서 먼저 금속 베이스 부재를 준비한다.
금속 베이스 부재는 주로 구리 또는 구리합금으로 제조될 수 있고, 예로서 약 150μm의 두께를 가지도록 형성될 수 있다.
금속 베이스 부재는 다층구조로 제조되는데, 즉 니켈 또는 니켈합금으로 제조된 에칭 차단층(두께 약 2μm)이 구리 또는 구리합금으로 제조된 층의 표면에 형성된다. 에칭 차단층은 금속 베이스 부재를 선택 에칭하여 외측 리드를 형성할 때금속 베이스 부재상에 형성되는 상호접속막 층이 에칭되는 것을 방지하는데 효과적이다. 다른 방법으로서, 금속 베이스 부재는 단층구조가 될 수 있는데, 이 경우 에칭층으로서의 금속층이 선택 도금에 의해 상호접속막 부분이 형성되기 전에 선택 도금에 의해 금속 베이스 부재에 형성될 수 있다.
금속 베이스 부재는 외측 리드 안쪽에 배치된 금속 베이스 부재의 부분을 제거하기 위해서, 상호접속막 부분이 노출될 때까지, 상호접속막 부분이 형성되어 있는 측면의 반대쪽 측면에서부터 선택 에칭된다. 상호접속막 부분의 노출된 면은 반도체 장착면으로서 취급된다. 이러한 선택 에칭에서, 에칭의 정지시간이 너무 늦으면, 상호접속막 부분이 에칭되고, 만일 에칭의 정지시간이 너무 이르면, 에칭 부족 때문에 상호접속막 부분이 노출되지 않는다. 이런 방법으로 에칭의 정지시간을 결정하기가 어렵다. 본 발명에 의하여, 상호접속막 부분의 과다에칭을 확실하게 방지하기 위해 에칭의 정지시간을 적절하게 결정하는 에칭 스토퍼(etching stopper)가 제공된다.
구리 등으로 제조된 금속층(두께: 약 0.2 μm)은 니켈 또는 니켈합금으로 제조된 에칭 차단층의 표면에 형성될 수 있다. 구리로 제조된 금속층은 선택 도금에 의해 형성된 상호접속막 부분과의 접합을 강화시키는데 효과적이다. 이런 경우에, 금속 베이스 부재는 메인 구리층, 에칭 차단층 및 접합 강화층을 갖는 3층 구조에 속한다. 다른 방법으로서, 금속 베이스 부재는 단층 구조에 속할 수 있고, 이 경우 에칭 차단층과 접착 강화층은 둘다 선택 도금에 의해 상호접속막 부분이 형성되기 전에 선택 도금에 의해 금속 베이스 부재상에 형성될 수 있다.
상호접속막 부분은 선택 도금에 의해 금속 베이스 부재의 표면에 형성된다. 특히, 금속 베이스 부재의 한 표면은 형성하고자 하는 상호접속층의 패턴에 대해 부(negative)의 관계를 갖는 패턴을 갖춘 레지스트막으로 선택적으로 마스크되고, 금속이 금속 베이스 부재상에 도금된다. 3층 구조를 갖는 금속 베이스 부재를 사용하는 경우에서는, 패턴된 레지스트막을 형성한 후에 상호접속막 부분이 금속 베이스 부재에 형성된다. 다른 한편, 단층 구조를 갖는 금속 베이스 부재를 사용하는 경우에서는, 패턴된 레지스트막을 형성한 후에 접착 강화층 및 에칭 차단층이 연속적으로 형성되고, 다음에 상호접속막 부분이 형성된다.
상호접속막 부분은 구리로 제조될 수도 있으며, 양호하게는 구리 도금으로서 상호접속막 부분을 형성하기 전에 통상 금(또는 은, 팔라듐 등)으로 제조되어 접합 특성을 강화하는 금속층이 형성될 수 있다. 접합 특성 강화층의 두께는 예를 들어 약 0.3 μm로 설정될 수 있다.
상술한 리드 프레임의 구성은 반도체 소자가 플립칩 본딩에 의해 장착되는 적용분야에 적합하다. 다른 한편, 반도체 소자가 와이어 본딩에 의해 장착되는 적용분야에 채용되는 리드 프레임의 경우에서는, 와이어 본딩이 초음파를 사용함으로써 실시되기 때문에, 통상 니켈로 제조되는 초음파 진동 저항을 보장하는 금속층(예로서 두께: 10 μm)이 금으로 제조된 접합 특성 강화층과 구리로 제조된 메인 상호접속층 사이에 삽입될 수 있다. 이렇게 하는 이유는, 금과 같이 연성 금속으로 제조된 접합 특성 강화층이 초음파 진동을 메인 상호접속층 쪽으로 전파시킬 수 있고, 따라서 만족스러운 와이어 본딩을 수행할 수 없게 될 가능성이 있기 때문이다.그러나, 초음파 진동 저항을 보장하는 금속층이 접합 특성 강화층과 메인 상호접속층 사이에 삽입되면, 초음파 진동이 메인 상호접속층 쪽으로 전파되는 일이 초음파 진동 저항을 보장하는 금속층으로 인하여 방지될 수 있다.
금속 베이스 부재의 표면에 형성된 상호접속막 부분은 외측 리드에 연결된 제1 상호접속막 부분과, 외측 리드에 연결되지 않은 제2 상호접속막 부분으로 구성된다. 외측 리드에 연결된 제1 상호접속막 부분은 반도체 디바이스내에 합치된 다수의 반도체 소자들(예로서 LSI 칩)을 반도체 디바이스 외부에 있는 외부 단자에 연결하는 수단으로 작용하고, 외측 리드에 연결되지 않은 제2 상호접속막 부분은 반도체 소자들의 전극들을 서로 연결하는 수단으로서 작용한다.
상호접속막 부분이 형성된 후에, 금속 베이스 부재는 외측 리드의 윤곽(contour)과 리드 프레임의 윤곽을 형성하기 위해 선택적으로 에칭되고, 다음에 상호접속막 부분을 덮는 절연막이 형성된다. 통상 폴리이미드로 제조된 절연막은 절연성능을 제공할 뿐만 아니라 상호접속막 부분을 보유하는 역할도 한다. 그 결과, 외측 리드 내부에 위치한 금속 베이스 부재의 일부가 제거된 후 격리된 제2 상호접속막 부분이 절연막에 의해 제위치에 유지될 수 있다. 따라서, 본 발명에 의하여, 다수의 반도체 소자를 서로 연결하는 작용만을 하는 제2 상호접속막 부분이 외측 리드에서 격리된 채로 유지될 수 있기 때문에, 다수의 반도체 소자들은 인쇄 회로판이나 TAB 테이프를 사용하지 않고도 리드 프레임에 장착될 수 있다.
외측 리드 내부에 위치한 금속 베이스 부재의 일부는 상호접속막 부분이 형성되어 있는 측면의 반대쪽의 금속 베이스 부재의 표면쪽에서 선택 에칭에 의해 제조된다. 니켈 또는 니켈 합금으로 제조된 에칭 차단층과 구리로 제조된 접합 강화층을 포함한 금속 베이스 부재를 사용하는 경우에, 금속 베이스 부재의 메인 구리층을 선택 에칭으로 제거하고 에칭 차단층을 전체 에칭(overall etching)으로 제거할 필요가 있다. 만일 그렇게 하지 않으면, 외측 리드가 금속층을 거쳐 서로 단락되고, 반도체 소자들을 장착하기 위한 상호접속막 부분이 노출될 수 없다고 하는 불합리가 발생한다.
상술한 단계를 완료한 후, 리드 프레임이 완성된다. 반도체 소자들은 와이어 본딩을 필요로 하는 형식에 속하면 상기와 같이 완성된 리드 프레임에, 다이 본딩, 와이어 본딩, 수지 밀봉, 외부 도금 및 리드 컷(lead cut) 형성 단계들을 실시함으로서 장착된다. 한편, 반도체 소자들이 플립칩 본딩을 필요로 하는 형식에 속하면, 플립칩 본딩, 수지 밀봉, 외부 도금 및 리드 컷 형성 단계들을 실시함으로써 리드 프레임에 장착된다.
이하에, 본 발명은 도 1a 내지 도 1e, 도 2a 내지 도 2d 및 도 3에 도시된 실시예를 들어 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명에 의한 리드 프레임을 제조단계의 순서에 따라 제조하는 방법의 제1 실시예를 도시하는 단면도들이다.
(1) 도 1a에 도시한 바와 같이, 금속 베이스 부재(1)를 준비한다. 금속 베이스 부재(1)는 구리 또는 구리합금으로 제조된 단층 구조이거나, 또는 도 1a의 하부측에 도시된 바와 같이 구리 또는 구리합금으로 제조된 금속층(1a)(두께 : 150 μm)과; 니켈 또는 니켈 합금으로 제조되며 상기 금속층(1a)의 표면에 형성되는 에칭 차단층(1b)(두께 : 0.1 내지 2 μm)과; 상기 에칭 차단층(1b)의 표면에 형성되는 구리 박층(1c)(두께 : 0.2 μm)을 갖는 3층 구조이며, 상기 금속층(1a)은 나중에 외측 리드로서 취급될 것이고, 상기 에칭 차단층(1b)은 에칭 스토퍼로서 작용한다. 상기 구리 박층(1c)은 상호접속막 부분과의 접착을 강화하기 위해 형성되며, 이는 나중에 설명하기로 한다.
(2) 도 1b에 도시한 바와 같이, 예를 들어 2개의 상호접속막 부분(2)과 하나의 상호접속막 부분(2s)이 선택 도금법에 의하여 금속 베이스 부재(1)에 형성된다. 구체적으로 말하면, 선택 도금은 금속 베이스 부재(1)의 표면을 레지스트막으로 코팅하고, 상기 레지스트막을 노광 및 현상하여 패터닝하고, 상기 패턴한 레지스트막을 마스크로 사용하여 금속 베이스 부재(1)의 표면에 차후의 금속들을 도금함으로써 실시된다.
단층 구조를 가진 금속 베이스 부재(1)를 사용하는 경우, 도 1b에서 하부 좌측부분에 도시한 바와 같이, 에칭 스토퍼로서 작용하는 니켈층(2a)과, 접합 특성을 보장하는 금층(2b)과, 초음파 진동에 대한 저항을 강화하는 니켈층(2c)과, 상호접속 메인몸체로서 작용하는 구리층(2d)이 패턴된 레지스트막을 마스크로서 사용하여 니켈, 금, 니켈 및 구리를 이 순서대로 도금함으로써 금속 베이스 부재(1)에 차례로 형성된다.
3층 구조를 갖는 금속 베이스 부재(1)를 사용하는 경우, 금속 베이스 부재(1)가 에칭 스토퍼로서 작용하는 니켈층(1b)을 가지기 때문에, 도 1b에서 하부 우측부분에 도시한 바와 같이, 금층(2b), 니켈층(2c), 및 구리층(2d)이 패턴된 레지스트막을 마스크로서 사용하여 금, 니켈 및 구리를 이 순서대로 도금함으로써 금속 베이스 부재(1)에 차례로 형성된다.
이 실시예의 리드 프레임은 초음파 와이어 본딩으로서 반도체 소자들을 장착하는 방식이기 때문에, 초음파 진동에 대한 저항을 강화하는 니켈층(2c)이 설치된다는 점에 주목하기 바란다. 그러나, 리드 프레임이 플립칩 본딩에 의하여 반도체 디바이스를 장착하는 방식이라면, 초음파 진동에 대한 저항을 강화하는 니켈층(2c)이 설치될 필요가 없으며, 이 경우에는 이에 대응하여 다수의 층이 줄어든다.
상호접속막 부분(2, 2s)에 관하여, 상호접속막 부분(2)은 나중에 형성될 외측 리드에 연결하기 위한 것이며, 상호접속막 부분(2s)은 외측 리드에 연결되지 않고 격리될 것이며 또 서로 장착될 예정인 다수의 반도체 소자들에 전기적으로 연결되는데 사용하기 위한 것이다.
(3) 도 1c에 도시한 바와 같이, 금속 베이스 부재(1)의 양표면은 외측 리드(3)의 윤곽과 리드 프레임의 윤곽을 형성하도록 선택 에칭되고, 또한 리드 프레임 등을 정확하게 공급하기 위한 안내 구멍을 형성하도록 선택 에칭된다. 도 1c에서, 참고부호 4는 선택 에칭에 의해 형성된 슬릿을 가리킨다. 이 선택 에칭 단계에서, 외측 리드(3)의 내측 단부는 전혀 에칭되지 않으며, 또 외측 리드(3)가 수지 밀봉 후에 리드 컷 형성에 의하여 최종적으로 만들어진다는 점에 주목하기 바란다.
(4) 도 1d에 도시한 바와 같이, 폴리이미드로 제조된 절연막(5)(두께: 25 μm)이 프린팅(printing)에 의하여 상호접속막 부분(2, 2s)의 표면에 형성된다. 절연막(5)은 감광성 절연재의 층을 접착제로 본딩하거나 또는 폴리이미드층을 접착제로 본딩한 후 그 위에 감광성 막을 형성하며, 다음에 절연재료의 층 또는 막과 폴리이미드층을 선택 에칭으로 패터닝함으로써 형성될 수 있다. 절연막(5)은 수지 밀봉 단계가 될 때까지 상호접속막 부분(2)을 보호할 뿐만아니라, 상호접속막 부분(2s, 2)이 외측 리드(이는 나중에 설명하기로 함)를 형성하는 금속 베이스 부재(1)의 선택 에칭과 에칭 스토퍼(2a, 또는 1b)(이것도 나중에 설명하기로 함)의 전체 에칭에 의해 노출될 때 외측 리드(3)에서 격리된 상호접속막 부분(2)과 다른 상호접속막 부분(2) 사이의 위치 관계를 안정적으로 보유하는 중요한 역할을 수행한다. 이러한 방법으로, 상호접속막 부분(2s)은 절연막(5)에 의해 외측 리드(3)에서 격리된 채로 유지될 수 있으며, 따라서 다수의 반도체 디바이스가 상호접속막 부분(2s)에 의해 서로 전기적으로 연결될 수 있으며, 이렇게 서로 전기적으로 연결된 반도체 소자들이 어떤 문제를 일으키지 않고 하나의 리드 프레임에 장착될 수 있다.
(5) 도 1e에 도시한 바와 같이, 금속 베이스 부재(1)는 후면측(상호접속막 부분(2a, 2s)이 형성되어 있는 주면에 대향한 쪽)에서 에칭되어서 상호접속막 부분(2, 2s)의 절연막에 대향한 면(반도체 소자 장착면)을 노출시키며, 또 실제로 완전하게 외측 리드(3)의 윤곽을 형성한다. 외측 리드(3)는 당연히 수지 밀봉후 리드 컷 형성에 의해 완전하게 만들어진다는 점에 주목하기 바란다. 상기 에칭은 금속 베이스 부재(1)(또는 구리층(1a))를 선택적으로 제거하는 선택 에칭과, 상기 선택을 하는 중에 에칭 스토퍼로서 작용하는 니켈층(2a)(또는 1b)을 제거하는 에칭을 포함하고, 이들은 여러 번 교대로 반복하여 실시된다. 상기 선택 에칭에서,니켈층(2a)(또는 1b)이 에칭 스토퍼로서 작용하기 때문에, 상호접속막 부분(2, 2s)이 에칭되는 것이 방지된다.
도 1e에 도시된 단계를 완료한 후 리드 프레임이 완성된다. 이 도면에서, 참고부호 6은 이렇게 완성된 리드 프레임을 가리키며, 이 리드 프레임은 본 발명의 리드 프레임의 제1 실시예에 해당된다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 디바이스를 제조단계의 순서대로 제조하는 방법의 제1 실시예를 도시하는 단면도들이다. 이 실시예에서, 다수의 반도체 소자는 상술한 리드 프레임(6)에 장착된다.
(1) 도 2a에 도시한 바와 같이, 리드 프레임(6)은 도 1e에 도시된 수직방향의 자세에서 대향하거나 역전된 자세로 배치되고, 다수의 반도체 소자(LSI 칩)(7)는 상호접속막 부분(2, 2s)이 형성되어 있는 리드 프레임(6)의 면에 절연 페이스트(8)를 거쳐 다이본딩 된다. 반도체 소자(7)들이 다이본딩 되어 있는 상호접속막 부분(2, 2s)의 면은 금속 베이스 부재(1)의 한 주면과 동일한 높이에 있고, 따라서, 금속 베이스 부재(1)의 두께는 반도체 소자(7)의 장착부분의 두께를 증가시키는 요인이 되지는 않는다. 그 결과, 리드 프레임(6)의 사용은 반도체 디바이스의 씨닝(thinning)에 크게 기여한다.
(2) 도 2b에 도시한 바와 같이, 반도체 소자(7)의 전극들은 초음파 와이어 본딩 공정에 의해 상호접속막 부분(2, 2s)에 접착된다. 이러한 와이어 본딩에서, 상호접속막 부분(2, 2s)은 그 표면층으로서 초음파 진동에 대한 저항을 강화하는 니켈층(2c)에 형성되는 접합 특성 보장용 금층(2b)을 가지기 때문에, 도선(9)은 초음파 진동을 도선(9)에 효과적으로 적용함으로써 도선(9)과의 접합 특성이 우수한 금층(2b)에 양호하게 접착될 수 있다.
(3) 도 2c에 도시한 바와 같이, 이와 같이 상호접속막 부분(2, 2s)에 접착된 반도체 소자(7)들은 밀봉 수지(10)로 봉쇄된다.
(4) 도 2d에 도시한 바와 같이, 외측 리드(3)는 도금되며 또 리드 컷 형성을 받게 되며 이에 의해 반도체 디바이스(11)로 완성된다. 반도체 디바이스(11)는 본 발명의 반도체 디바이스의 제1 실시예이다.
도 3은 본 발명의 반도체 디바이스의 제2 실시예를 도시하는 단면도이다. 도 3에 도시된 제2 실시예에 의한 반도체 디바이스에서는, 반도체 소자들이 플립칩 본딩에 의해 리드 프레임에 장착된다. 이 반도체 디바이스(12)는 도 2d에 도시된 반도체 디바이스(11)와 동일하지만 단지, 반도체 디바이스(12)가 플립칩 본딩에 의해 리드 프레임에 반도체 소자들을 장착하는 방식에 속한다는 점만이 다르며, 따라서 차이점만을 상세히 설명할 것이다. 도 3에서, 도 2d에 도시된 부품들에 대응하는 부품들은 동일한 부호로 지칭된다.
도 3에 도시된 상호접속막 부분(2, 2s)은 초음파 진동에 대한 저항을 강화하는 금속층(2b)을 가지지 않는 2층구조라는 점에서 상기 도 1a 내지 도 1e 및 도 2a 내지 도 2d에 도시된 상호접속막 부분(2, 2s)과는 다르다. 그 이유는, 반도체 소자들이 초음파 와이어 본딩에 의해서가 아니라 플립칩 본딩에 의해서 상호접속막 부분(2, 2s)에 접착되므로 초음파 진동에 대한 저항을 강화하는 금속층(2b)을 설치할 필요가 없기 때문이다. 도 3에서, 참고부호 13은 높이 40 μm와 직경 60 μm를 갖는 돌출부 형상으로 형성된 금으로 제조된 스터드 범프(stud bump)를 가리키고, 부호 14는 상호접속막 부분(2, 2s)에 반도체 소자(7)들을 접착하기 위한 이방성 전도성 접착제를 가리킨다. 상호접속막 부분(2, 2s)은 접착제(14)의 이방성 전도 작용을 통하여 반도체 소자(7)의 전극으로서 범프(13)에 전기적으로 연결된다.
이렇게 얻어진 반도체 디바이스(11)는 아래의 장점을 가진다.
1. 리드 프레임(6)이 외측 리드(3)에 연결되지 않은 상호접속막 부분(2)을 가지기 때문에, 반도체 소자(7)는 상호접속막 부분(2s)을 거쳐 서로 전기적으로 연결될 수 있다. 왜냐하면, 외측 리드(3)에 연결되지 않은 상호접속막 부분(2s)이 절연막(5)에 의해 외측 리드(3)에서 격리된 위치에 유지될 수 있기 때문이다.
이에 따라, 다수의 반도체 소자(7)가 리드 프레임(6)에 장착될 수 있다. 더구나, 리드 프레임(6)에서 각각 하나의 지점을 다른 지점에 연결할 수 있는 상호접속부가 형성되어 있으므로, 짧은 접속길이를 갖는 레이아웃을 실현할 수 있으며, 따라서 접속 경로의 기생 저항의 감소, 기생 커패시턴스 및 기생 인덕션과 같은 전기 특성을 개량할 수 있다.
2. 상호접속막 부분(2, 2s)이 금속 베이스 부재(1)에 의해 형성된 외측 리드(3) 안쪽에서 외측 리드(3)의 한 표면측(도 1에서 상부측)에 형성되며, 또 상호접속막 부분(2, 2s)의 외측 리드쪽에 있는 면들이 반도체 소자 장착면으로서 취급되므로, 리드 프레임(6)을 사용하는 반도체 디바이스(11)에서 반도체 소자들이장착되는 부분의 두께가 외측 리드(3)를 구성하는 금속 베이스 부재(1)의 두께를 포함하지 않는다. 그 결과, 리드 프레임(6)을 사용하는 반도체 디바이스(11)의 두께를 더 얇게 만들 수 있다.
3. 각각의 상호접속막 부분(2, 2s)은 반도체 소자 장착면 쪽에 표면층으로서 도선(9)과의 접합 특성이 우수한 금층(2b) 즉 초음파 진동에 대한 저항을 강화하기 위해 니켈층(2c)에 형성된 금층을 가지기 때문에, 도선(9)이 와이어 본딩에 의해 상호접속막 부분(2, 2s)에 양호하게 접착될 수 있다.
4. 상호접속막 부분(2)은 외측 리드(3)를 구성하는 금속 베이스 부재(1)에 전기 도금에 의해 형성되므로, 나중의 조립 단계에서 상호접속막 부분(2)을 외측 리드(3)에 연결할 필요가 없고, 또한 상호접속막 부분(2)을 외측 리드(3)에 연결하는데 따른 신뢰성을 강화할 수 있다. 상호접속막 부분(2, 2s)을 도금으로서 형성하기 위해 마스크로서 사용되는 레지스트막은 높은 가공 정밀도를 갖는 포토리소그래피 기술을 사용함으로써 패턴되기 때문에, 외측 리드(3)에 대한 상호접속막 부분(2, 2s)의 위치 정확도를 용이하게 강화시킬 수 있다. 그 결과, 리드 프레임(6)의 생산원가를 줄일 수 있으며, 이에 의해 리드 프레임(6)을 사용하는 반도체 디바이스(11)의 생산원가를 줄일 수 있다.
플립칩 본딩에 의해 반도체 소자들을 장착하는 방식의 반도체 디바이스(12)는 와이어 본딩에 의해 반도체 소자들을 장착하는 방식의 반도체 디바이스(11)의 장점과 동일한 장점을 발휘할 뿐만아니라, 와이어를 사용하지 않으므로 그 만큼 반도체 디바이스의 두께를 얇게 만들 수 있다.
본 발명의 양호한 실시예가 특정 용어를 사용하여 설명되었지만 상기 설명은 예에 불과하며, 청구항의 범위 및 기술적 사상을 벗어나지 않고 여러 가지 변경 및 수정이 가능하다.

Claims (8)

  1. 금속 베이스부재에 의해 형성된 외측 리드와;
    금속 도금층에 의해 형성된 제1 상호접속막 부분과;
    금속 도금층에 의해 형성된 적어도 하나의 제2 상호접속막 부분과;
    상기 외측 리드 반대측에 제1 상호접속막 부분 및 제2 상호접속막 부분의 평면을 덮어서 제1 및 제2 상호접속막 부분을 보유하도록 형성된 절연막을 포함하고,
    각각의 제1 상호접속막 부분은 대응하는 외측 리드의 하나의 주면의 내측단부에 접속되도록 외측 리드 안쪽에 배치되고, 상기 제2 상호접속막 부분은 외측 리드에 접속되지 않도록 외측 리드 안쪽에 배치되고,
    상기 절연막에 대향한 제1 및 제2 상호접속막 부분의 평면은 반도체 소자 장착면으로서 취급되는 리드 프레임.
  2. 제1항에 있어서, 초음파 진동에 대한 저항을 강화하는 금속층이 상기 제1 및 제2 상호접속막 부분의 반도체 소자 장착면에 형성되고;
    접합 특성을 보장하는 금속층이 상기 초음파 진동에 대한 저항을 강화하는 금속층의 표면에 형성되고;
    이러한 구성에 의해 상기 반도체 소자들이 와이어 본딩 방법에 의하여 상기 제1 및 제2 상호접속막 부분의 반도체 소자 장착면에 접착되도록 허용되는 리드 프레임.
  3. 제1항에 있어서, 접합 특성을 보장하는 금속층이 상기 제1 및 제2 상호접속막 부분의 반도체 소자 장착면에 형성되고;
    이러한 구성에 의해 상기 반도체 소자들이 플립칩 본딩 방법에 의하여 상기 제1 및 제2 상호접속막 부분의 반도체 소자 장착면에 접착되도록 허용되는 리드 프레임.
  4. 리드 프레임 제조방법에 있어서,
    외측 리드를 형성하기 위한 금속 베이스 부재를 준비하는 단계와;
    금속으로 제조된 상호접속막 부분을 선택 도금에 의해 금속 베이스 부재의 한 표면에 형성하는 단계와;
    적어도 외측 리드를 형성하도록 금속 베이스 부재의 양표면을 에칭하는 단계와;
    상기 상호접속막 부분의 표면들에 절연막을 형성하여 이 절연막으로 상호접속막 부분을 보유하는 단계와;
    절연막의 대향측에서 상호접속막 부분의 반도체 소자 장착면을 노출시키기 위해 금속 베이스 부재의 다른 표면을 선택 에칭하는 단계를 포함하는 리드 프레임 제조방법.
  5. 제4항에 있어서, 상기 선택 도금에 의해 금속 베이스 부재의 한 표면에 상호접속막 부분을 형성하는 단계는,
    접합 특성을 보장하는 금속층을 선택 도금에 의해 금속 베이스 부재의 표면에 형성하는 단계와;
    초음파 진동에 대한 저항을 강화하는 금속층을 선택 도금에 의해 상기 접합 특성을 보장하는 금속층에 형성하는 단계와;
    상기 상호접속막 부분을 선택 도금에 의해 초음파 진동에 대한 저항을 강화하는 금속층에 형성하는 단계를 포함하는 리드 프레임 제조방법.
  6. 제4항에 있어서, 상기 선택 도금에 의해 금속 베이스 부재의 한 표면에 상호접속막 부분을 형성하는 단계는,
    접합 특성을 보장하는 금속층을 선택 도금에 의해 금속 베이스 부재의 표면에 형성하는 단계와;
    상기 상호접속막 부분을 선택 도금에 의해 접합 특성을 보장하는 금속층에 형성하는 단계를 포함하는 리드 프레임 제조방법.
  7. 리드 프레임을 구비하는 반도체 디바이스에 있어서,
    상기 리드 프레임은,
    금속 베이스부재에 의해 형성된 외측 리드와;
    대응하는 외측 리드의 하나의 주면의 내측단부에 접속되도록 외측 리드 안쪽에 각각 배치되고 형성된 제1 상호접속막 부분과;
    외측 리드에 접속되지 않도록 외측 리드 안쪽에 배치된 적어도 하나의 제2 상호접속막 부분과;
    상기 외측 리드 반대측에 제1 상호접속막 부분 및 제2 상호접속막 부분의 평면을 덮어서 제1 및 제2 상호접속막 부분을 보유하도록 형성된 절연막을 포함하고,
    상기 절연막에 대향한 리드 프레임의 제1 및 제2 상호접속막 부분의 평면에 반도체 소자들이 장착되며 밀봉수지로 봉쇄되는 반도체 디바이스.
  8. 반도체 디바이스 제조방법에 있어서,
    외측 리드를 형성하기 위한 금속 베이스 부재를 준비하는 단계와;
    금속으로 제조된 상호접속막 부분을 선택 도금에 의해 금속 베이스 부재의 한 표면에 형성하는 단계와;
    상기 상호접속막 부분의 표면들에 절연막을 형성하여 이 절연막으로 상호접속막 부분을 보유하는 단계와;
    적어도 외측 리드를 형성하도록 금속 베이스 부재의 양표면을 선택 에칭하는 단계와;
    절연막의 대향측에서 상호접속막 부분의 반도체 소자 장착면을 노출시키기 위해 금속 베이스 부재의 다른 표면을 선택 에칭하는 단계와;
    상호접속막 부분의 반도체 소자 장착면에 반도체 소자들을 장착하는 단계와;
    이렇게 장착된 반도체 소자들을 밀봉수지로 봉쇄하는 단계를 포함하는 반도체 디바이스 제조방법.
KR1020000075862A 1999-12-14 2000-12-13 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 KR100679470B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35393999A JP4232301B2 (ja) 1999-12-14 1999-12-14 リードフレームの製造方法、及び、半導体装置の製造方法
JP1999-353939 1999-12-14

Publications (2)

Publication Number Publication Date
KR20010062371A true KR20010062371A (ko) 2001-07-07
KR100679470B1 KR100679470B1 (ko) 2007-02-07

Family

ID=18434241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000075862A KR100679470B1 (ko) 1999-12-14 2000-12-13 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법

Country Status (4)

Country Link
US (2) US6340840B1 (ko)
JP (1) JP4232301B2 (ko)
KR (1) KR100679470B1 (ko)
SG (1) SG90216A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4232301B2 (ja) * 1999-12-14 2009-03-04 ソニー株式会社 リードフレームの製造方法、及び、半導体装置の製造方法
AU2002324413A1 (en) * 2002-07-30 2004-02-25 Infineon Technologies Ag Heat dissipation device for integrated circuits
JP3975181B2 (ja) * 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
US7638861B2 (en) * 2005-12-08 2009-12-29 Fairchild Semiconductor Corporation Flip chip MLP with conductive ink
US20070138240A1 (en) * 2005-12-15 2007-06-21 Aleksandra Djordjevic Method for forming leadframe assemblies
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
EP3124921B1 (de) * 2015-07-30 2019-05-22 Dr. Johannes Heidenhain GmbH Positionsmesseinrichtung
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
TWI623076B (zh) * 2016-11-02 2018-05-01 復盛精密工業股份有限公司 導線架製作方法
CN108989511B (zh) * 2018-09-25 2023-05-12 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座及音圈马达

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5608260A (en) * 1994-12-30 1997-03-04 International Business Machines Corporation Leadframe having contact pads defined by a polymer insulating film
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
US5646831A (en) * 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
JP4232301B2 (ja) * 1999-12-14 2009-03-04 ソニー株式会社 リードフレームの製造方法、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US20020031862A1 (en) 2002-03-14
JP4232301B2 (ja) 2009-03-04
SG90216A1 (en) 2002-07-23
JP2001168259A (ja) 2001-06-22
KR100679470B1 (ko) 2007-02-07
US6340840B1 (en) 2002-01-22
US6465279B2 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
US5889325A (en) Semiconductor device and method of manufacturing the same
KR930010086B1 (ko) 반도체 집적회로장치
TW398063B (en) Lead frame and its manufacturing method thereof
JP3069010B2 (ja) マンドレルで製造した相互接続デカールを有するマルチチップモジュール
EP1267402A2 (en) Semiconductor device and method of production of same
US6107119A (en) Method for fabricating semiconductor components
JP2003522401A (ja) 積層型集積回路パッケージ
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP3502800B2 (ja) 半導体装置の製造方法
JP3003624B2 (ja) 半導体装置
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP4352365B2 (ja) 集積回路パッケージの製造方法および集積回路パッケージ
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP2001053075A (ja) 配線構造及び配線形成方法
JPH10335337A (ja) 半導体装置及びその製造方法
JP2021125611A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JPH11204519A (ja) 半導体装置及びその製造方法
JP2784248B2 (ja) 半導体装置の製造方法
JP7430988B2 (ja) 電子装置
JP3497774B2 (ja) 配線基板とその製造方法
US7019409B2 (en) Circuit device
JPH06216310A (ja) 多層リードフレーム
KR20030095435A (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee