KR20010062225A - 난수생성방법, 난수발생회로 및 반도체 집적회로장치와ｉｃ카드 - Google Patents

난수생성방법, 난수발생회로 및 반도체 집적회로장치와ｉｃ카드 Download PDF

Info

Publication number
KR20010062225A
KR20010062225A KR1020000074347A KR20000074347A KR20010062225A KR 20010062225 A KR20010062225 A KR 20010062225A KR 1020000074347 A KR1020000074347 A KR 1020000074347A KR 20000074347 A KR20000074347 A KR 20000074347A KR 20010062225 A KR20010062225 A KR 20010062225A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
thermal noise
random number
output
Prior art date
Application number
KR1020000074347A
Other languages
English (en)
Inventor
안토우하루히사
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010062225A publication Critical patent/KR20010062225A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 난수생성방법 난수발생회로 및 반도체집적회로장치와 IC카드에 관한 것으로서 열잡음발생소자에서 발생한 열잡음을 샘플링하여 전하의 형태로 취출하여 직류화하여 전압증폭하고 상기 증폭되어진 전압신호를 아날로그 / 디지털 변환하여 복수비트에서 이루는 난수를 구하도록 하는 것에 의해 열잡음을 효율 좋게 취출하는 동시에 전압증폭회로의 주파수대역이 작아도 좋은 회로설정의 자유도를 크게하는 것이 가능한 LSI에 내장가능한 물리적생성방법 난수발생회로 및 상기를 탑재한 반도체집적회로장치와 IC카드를 제공하는 기술이 제시된다.

Description

난수생성방법, 난수발생회로 및 반도체 집적회로장치와 ＩＣ카드{RANDON NUMBER GENERATING METHOD, RAMDOM NUMBER GENERATING CIRCUIT AND A SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND AN IC CARD}
상기 발명은 난수생성방법과 난수발생회로 및 반도체집적회로장치와 IC카드에 관하고 대부분은 IC카드와 프로그램내장의 1칩 마이크로컴퓨터와 같은 CPU와 메모리를 포함하는 암호키를 사용한 데이터처리를 실시하는 것의 기밀보호기술에 이용하는 유효한 기술에 관한 것이다.
난수는 자연계에 존재하는 물리현상을 이용하는 물리적 난수와 인위적으로 작성하는 유사난수로 크게 구별된다. 의사(擬似)난수는 논리회로와 소프트웨어에 의해 난수를 생성하는 것이고 퍼스날컴퓨터의 조립 난수관수등이 대표적 예이다.한편 물리현상(물리적난수)로서, 전기적으로는 저항체의 열잡음, 진공관과 반도체의 PN접합에 있어서 쇼트잡음, 전자광학적으로는 광자생성에 따르는 쇼트잡음 그외 방사선의 발생파동등이 있다.
상기와 같은 물리적난수를 이용한 종래 문헌으로는 일본국 특개평9-298494 일본국 특개평8-307317 일본국 특개평11-85472등을 들수 있다.
상기 의사난수는 논리회로와 소프트웨어에 의해 난수생성수순이 결정되어 있기 때문에 시스템의 초기상태가 알려지면 비교적 용이하게 난수가 예측가능하고 기밀보호의 관점에서는 불충분하다. 한편, 상기 물리적난수는 본질적으로 암호학적에 안정한 난수로 보여진다. 그러나 상기들의 잡음레벨이 작고 상기를 유효한 난수로서 취출하기 위해서는 고전압을 필요로 하지만 LSI제조에 있어서 소자 미세화에 따르는 내압이 낮아지기 때문에 상기들의 기술로는 역행하는 것이다. 기밀보호의 관점에서는 난수발생회로를 LSI내부에 취입하는 것은 필수이지만 상기 물리적난수를 이용하도록 하기에는 LSI재료로서의 적합성등 해결해야 할 과제가 많고 힘들다.
본 발명의 목적은 LSI에 내장가능한 물리적 난수생성방법 난수발생회로 및 상기를 탑재한 반도체집적회로장치와 IC카드를 제공하는 것이다. 상기 발명의 또 다른 목적은 간단한 구성으로 기밀보호의 강화를 실현한 반도체집적회로장치와 IC카드를 제공하는 것이다. 상기 발명의 상기 및 그 외의 목적과 신규 특징은 본 명세서의 기술 및 첨부도면에서 분명해질 것이다.
본 원에 있어서 개시되는 발명 가운데 대표적인 것의 개요를 간단하게 설명하면 하기와 같다. 즉, 열잡음발생소자에서 발생한 열잡음을 샘플링하여 전하형태에서 취출하고 직류화하여 전압증폭하고 상기 증폭되어진 전압신호를 아날로그 / 디지털 변환하여 복수비트에서 이루는 난수를 구하도록 하는 것에 의해 열잡음을 효율 좋게 취출함과 동시에 전압증폭회로의 주파수대역이 작고 유용한 회로설정의 자유도를 크게하는 것이 가능하다.
본 원에 있어서 개시되는 발명 가운데 다른 대표적인 것의 개요를 간단하게 설명하면 하기와 같다. 즉, 열잡음발생소자와 상기 열잡음소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자와 상기 제 1 스위치소자에 의한 전하형태에서 취출된 열잡음을 지지하는 용량수단과 상기 용량수단에 지지되어 직류화 되어진 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 동일의 반도체기판상에 형성하고 상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 것에 의한 열잡음을 효율좋게 취출함과 동시에 전압증폭회로의 주파수대역이 작고 유용한 회로설정의 자유도를 크게 하는 것이 가능하다.
본 원에 있어서 개시되는 발명 가운데 다른 대표적인 것의 개요를 간단하게 설명하면 하기와 같다. 즉 열잡음발생소자와 상기 열잡음소자에서 발생 된 열잡음을 샘플링 하는 제 1 스위치소자와 상기 제 1 스위치소자에 의한 전하형태에서 취출되어진 열잡음을 지지하는 용량수단과 상기 용량수단에 지지되어 직류화 되어진열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하고 상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와 상기 난수발생회로에서 생성되어진 난수를 이용하여 암호화 처리 또는 복호화처리를 따른 데이터의 입출력동작을 실시하는 디지털신호처리회로를 동일 반도체기판상에 형성하는 것에 의한 난수발생회로에서 열잡음을 효율좋게 취출함과 동시에 전압증폭회로의 주파수대역이 작고 유용한 회로설정의 자유도를 크게 하는 것이 가능하고 상기를 본래의 암호처리를 실시하기 때문에 간단한 구성으로 기밀보호의 강화를 도모하는 것이 가능하다.
도 1 은 본 발명에 있어서 난수발생회로를 구비한 반도체집적회로장치의 한 실시예를 나타내는 회로도이다.
도 2 는 도 1의 난수발생회로부의 동작을 설명하기 위한 파형도이다.
도 3 은 상기의 발명에 있어서 난수발생회로에 이용되는 열잡음발생원의 동작원리(측정계)를 설명하기 위한 회로도이다.
도 4 는 도 3에 있어서 열잡음의 주파수분포도이다.
도 5 는 도 1에 있어서 소스폴로워회로의 기능을 설명하기 위한 회로도이다.
도 6 은 도 1에 있어서 전압증폭기의 동작을 설명하기 위한 특성도이다.
도 7 은 본 발명에 있어서 열잡음검출부의 다른 한 실시예를 나타내는 디바이스평면구성도이다.
도 8 은 도 7의 CCD소자의 동작을 설명하기 위한 구동펄스의 파형도이다.
도 9 는 도 7의 CCD소장의 구조와 전하전송동작의 설명도이다.
도 10 은 본 발명에 있어서 난수발생회로를 구비한 반도체집적회로장치의 다른 한 실시예를 나타낸 회로도이다.
도 11 은 본 발명에 있어서 난수발생회로를 구비한 반도체집적회로장치의 또다른 한 실시예를 나타내는 회로도이다.
도 12 는 상기의 발명에 있어서 난수발생회로에 있어서 열잡음발생부의 한 실시예를 나타내는 레이아웃도이다.
도 13 은 상기 도 12의 A - A'선에 있어서 소자구조단면도이다.
도 14 는 상기 도 12의 B - B'선에 있어서 소자구조단면도이다.
도 15 는 상기의 발명에 있어서 난수발생회로에 있어서 열잡음발생부의 다른 한 실시예를 나타내는 레이아웃도이다.
도 16 은 도 15의 C - C'선에 있어서 소자구조단면도이다.
도 17 은 상기 암호키생성부에 이용되는 암호키생성방법과 분산치생성방법의 설명도이다.
도 18 은 도 17의 RSA암호키의 생성플로챠트도이다.
도 19 는 상기의 발명이 적용되는 IC카드의 한 실시예를 나타내는 외관도이다.
도 20 은 상기 발명에 있어서 IC카드에 탑재되는 IC카드용 칩의 한 실시예를 나타내는 개략블럭도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : MOSFET 2 : 채널열잡음의 등가전압원
5 : 소스폴로워회로의 구동MOSFET 6 : 소스폴로워회로의 부하MOSFET
8 : E / D 인버터의 구동MOSFET 9 : E / D 인버터의 부하MOSFET
12 : 샘플링 / 홀드용 MOSFET 15 : A / D 변환회로
17 : 레지스터 18 : CPU
701 : 중앙처리장치(CPU) 702 : I/O 포트
703 : 어드레스 버스 704 : 데이터 버스
705 : 클록 생성회로 706 : ROM
707 : RAM 708 : EEPROM
709 : 코 프로세서(암호화 처리용 연산유니트)
1001 : 열잡음검출부 1002 : 난수발생부
1003 : 암호키생성부 1004 : 클램프부
1005 : 열잡음검출부
도 1에는 본 발명에 있어서 난수발생회로를 구비한 반도체집적회로장치의 한 실시예의 회로도가 도시되어 있다. 동도의 회로소자는 상기 난수발생회로를 필요로하는 다른 회로블럭과 함께 공지의 반도체집적회로의 제조기술에 의한 단결정실리콘과 SiGe, GaAs등과 같은 1개의 반도체기판상에 있어서 형성된다.
본 원에 있어서 용어 「MOS」는 메탈 ·옥시드 ·세미컨덕트 구성을 간략적으로 호칭하도록 이루어진 것으로 이해된다. 그러나 근년의 일반적 호칭에서 MOS는 반도체장치의 본질부분 중의 메탈을 폴리실리콘과 같은 금속이 아니고 전기도전체로 교환되거나 옥시드를 다른 절연체로 교환하거나 하는 것도 포함되어 있다. CMOS도 또한, 상기와 같은 MOS에 따라서 포착방법의 변화에 응한 폭넓은 기술적 의미를 가진다고 이해되어지도록 되어 왔다. MOSFET도 또한 위와같이 좁은의미로 이해되어 있는것은 아니고 실질상은 절연게이트 전계효과 트랜지스터로서 포착되어지도록 광의의 구성도 포함되는 의미로 되어 오고 있다. 본 발명의 CMOS, MOSFET등은 일반적 호칭으로 익히고 있다.
상기 실시예의 반도체집적회로장치는 대략적으로 1001에서 1003으로 이루는 기능블럭으로 구성된다. 기능블럭(1001)은 열잡음검사부이고 다음 회로소자에 의해 구성된다. 1은 MOSFET이고 2는 그 채널열잡음의 등가전압원이다. 즉, 등가전압원(2)는 실제의 회로에서는 MOSFET(1) 그 자체에 포함된다. MOSFET(1)에서 발생하는 열잡음의 순시치(瞬時値)는 MOSFET(1)의 게이트(3)에 인가되는 펄스(ΦR)에 의해 샘플링되고 직류화 되어진 전압이 구동MOSFET(5)와 부하MOSFET(6)에서 이루는 소스폴로워(전압폴로워)회로의 상기 MOSFET(5)의 게이트(4)에 입력된다.
상기 게이트(4)에 입력되어진 잡음전압은 다음 단계의 전압증폭기의 MOSFET(8)의 게이트단자(7)에 거의 같은 전압진폭이 전해지고 부하MOSFET(9)와 함께 전압증폭을 실시한다. 상기 증폭회로에 의해 반전증폭되어진 잡음은 특히 제한되어 있지 않지만 다음 단계의 소스폴로워의 MOSFET(10)의 게이트에 입력된다. 11은 디플리이션(Delpetion)형의 부하MOSFET이다. 상기 MOSFET(10, 11)에서 이루는 소스폴로워는 동작을 확실하게 하기 위하여 설치된 것으로 생략하여도 좋다. 또한 도중에 있어서 채널부를 흑색으로 칠해져있는 MOSFET(5, 6, 9, 11)은 디플리이션형이고 MOSFET(1, 8, 10)은 엔핸스먼트(Enhancement)형이다.
기능 블럭(1002)는 난수발생부이고 다음의 회로에 의해 구성된다. 상기 소스폴로워회로 MOSFET(10)의 출력은 게이트(13)에 인가되는 샘플링 홀드 펄스(Sampling hold pulse)(S/H)에 의해 온 / 오프되는 스위치 MOSFET(12)에 따라서 샘플링 되어진 후 용량(14)에 지지된다. 지지된 아날로그의 잡음전압은 아날로그 / 디지털 변환기(15)에 의해 디지털화되고 출력단자(16)에서 난수로서 이용되어지는 디지털신호를 출력한다.
기능블럭(1003)은 상기 난수를 본래의 암호키를 계산하는 암호키 생성부이고 다음의 회로블럭에서 구성된다. 상기 난수는 레지스터(17)에 격납되고 상기 데이터를 본래의 중앙처리장치 (이하, CPU) (18)등의 암호생성회로에서 암호키의 생성이 실시된다. 대부분의 암호키를 이용하여 기밀을 필요로 하는 데이터의 입출력 동작이 실시된다. 상기 암호키는 CPU에 있어서 생성하여도 좋고 CPU와 독립으로 동작가능한 전용회로에서 생성하여도 좋다.
도 1에 있어서(19)는 회로의 소스전원선(VS)(접지전위)이고 (20)은 상기 열잡음발생부(1001)과 난수발생부(1002)에서 이루는 난수발생회로부의 드레인전원선(VD)이며 (21)은 상기 암호키생성부(1003)의 드레인 전원선(VDc)이다. 상기 실시예에서는 난수발생회로부의 드레인 전원선(VD)와 암호키 생성부의 드레인 전원선(VDc)와 필요에 따라서 전원오프로하는 경우가 가능하도록 별개 계통되어 있다.
도 2에는 상기 난수발생회로부의 동작을 설명하기 위한 파형도가 도시되어 있다. 열잡음(a)는 샘플링펄스(ΦR)이 하이레벨일 경우에 MOSFET(1)이 온상태가 되고 상기 드레인에 열잡음(b)를 전한다. 실제로는 MOSFET(1)의 온 상태에서의 온저항에서의 열잡음을 이용하고 있기 때문에 등가전압원으로서 나타난 바와 같이 상시 열잡음(a)가 발생하고 있는 이유는 아니지만 도 1에서는 MOSFET(1)을 온 저항이 제로의 이상적인 스위치소자로서 나타내고 있기 때문에 도 2의 파형도에서는 등가전압원(2)에 의한 열잡음(a)가 발생하고 상기가 상기 MOSFET(1)의 온 상태일 경우에 드레인측에 전해지고 열잡음(b)가 된다.
상기 샘플링 펄스(ΦR)이 하이레벨에서 로우레벨로 변화하면 MOSFET(1)이 오프상태로 변화하고 상기일 때의 열잡음(b)의 순시치가 MOSFET(5)와(6)으로 이루는 소스폴로워회로의 입력용량에 지지되어 직류화된다. 상기 교류신호로서의 열잡음(b) 및 상기 직류화 되어진 전압을 상기 소스폴로워회로와 MOSFET(8)과(9)에서 이루는 반전증폭회로에 의해 증폭되고 MOSFET(10)과(11)에서 이루는 출력소스폴로워회로에 의한 저출력 인피던스에서 출력된다. 각 단계에서는 신호 c, d 및 e를 형성하지만 상기 교류신호로서의 열잡음의 증폭동작은 의미를 갖지 않으며 샘플링펄스(ΦR)에 의해서 샘플링 되어진 후의 전압이 중요하다.
상기 실시예에서는 상기 A / D 변환회로(15)의 입력에 설치되어진 커패시터(Conpacitor)(14)와 스위치 MOSFET(12)에서 이루는 샘플링 / 홀드 회로에 의해 상기 직류화되고 또한 증폭되어진 열잡음(f)를 타이밍 펄스 S / H에 의해 커패시터(14)에 취입하여 상기를 A / D 변환회로(15)에 의해 디지털신호로 변환하여 복수비트에서 이루는 난수(g)를 생성한다.
도 1의 실시예에 있어서 특히 중요한 것은 2점이 있다. 제 1은 처음 단계의 열잡음입력부에 있어서 다음 단계의 소스폴로워에 입력하기 전에 트랜지스터(1)의열잡음을 샘플링한 후 직류화 하고 상기를 입력하고 있는 것이다. 상기에 의해 취출하여 구하는 열잡음전압을 논리한계까지 높이고 또한 상기와 같은 교류신호로서의 열잡음의 증폭신호는 취출하는 필요가 없기 때문에 다음 단계의 증폭기로서 고주파 증폭기가 불필요하게 된다.
도 3은 저항(31)과 상기 저항이 가진 등가열잡음전압원(32)와 검출용량(33)에서 이루는 측정계를 나타낸 것이다. 샘플링용의 스위치(34)는 도통상태로 한다. 도 1과의 관계에서는 MOSFET(1)의 채널저항이 상기 저항(31) MOSFET(1)의 스위치동작이 스위치(34) 그리고 소스폴로워회로의 증폭 MOSFET(5)의 입력용량이 용량(33)에 대응한다.
이미 알려져 있는 바와 같이 저항의 열잡음 Vnr의 이승평균치는 차식(1)에 따른다.
여기에서 k는 볼츠만(Boltzmann)정수 T는 절대온도 R은 저항체(31)의 저항치 △f는 관측되는 주파수대역이다.
상기 식(1)에서 나타나는 잡음내 검출용량(C) 양단에 발생하는 잡음(Vnc)의 이승평균치는 저항(R)과 용량(C)와의 인피던스 분할비에서 결정하고 차식(2)와 같이 표현할 수 있다.
여기에서 ω은 각주파수이고 ω= 2f 에 따른다. 상기식 2는 용량(C)에서 검출할 수 있는 잡음전압(Vnc)는 상기 회로계의 갖는 시정수(=RC)에서 제한되는 것을 나타내고 있다.
식 2에 대하여 측정주파수를 0에서 무한대까지의 범위에 이르는 적분을 실시하면 다음 식(3)을 구한다.
도 4의 특성도에 나타나는 바와 같이 용량(C)에서 검출가능한 잡음전압 (Vnc)의 이승평균치는 용량(C)만의 관수가 되고 저항(R)의 값에 의존하지 않는 것이 중요하다. 식 3은 도 4의 특성곡선의 제 1 현상에 있어서 면적에 대응한다. 즉, 용량(C)를 C1과 같이 작게하는 것이 효과적이다. 구체적 수치예를 나타내면 용량치 (C)가 1fF(펨토파라드)(Femtofarad)의 경우 검출가능한 잡음전압의 이승평균치는 2mVrm(root mean square)이 된다. 1fF는 MOS (Metal Oxide Semiconductor)트랜지스터의 게이트 용량으로 말하면 면적 1게이트산화막 두께 35nm의 경우에 상당한다.
통상 MOS-LSI의 채널저항의 저항치는 수KΩ에서 +KΩ이다.
저항체의 저항치가 100KΩ이면 상기 회로계의 시정수(=RC)는 100ps(피코 초)이고 커트오프 주파수(=2RC)는 1.7GHZ(기가헬쯔)(Gigahertz)로 상당히 높은 주파수이다. 2mVrms의 잡음전압을 얻기에는 측정장치의 주파수대역은 적어도 1.7 GHZ이상이 필요하다. 여기에서 측정장치는 도 1의 회로도로 돌아가서 말하면 MOSFET(5, 6)에서 이루는 소스폴로워회로와 MOSFET(8, 9)에서 이루는 증폭기등을 의미한다. 예를들면 앰프주파수대역이 170MHZ하지 않으면 취출하여 얻는 잡음전압은 0.6mVrms로 대폭 감소한다.
그러나 본 회로에 스위치를 삽입하고 열잡음을 샘플링하여 직류화하면 RC의 시정수에서 정하는 커트오프주파수 이하의 열잡음 전압의 2승화의 평방근의 값 즉 식 3에서 나타난 바와 같이 저항치에 의존하지 않고 적정한 잡음전압을 구하는 것이 가능하다. 열잡음을 샘플링 한 후 후단의 증폭기에 입력하면 식 3에서 나타난 잡음전압을 효율좋게 검출할 수 있다. 후단의 증폭기의 주파수대역은 열잡음원의 저항(R)과 용량(C)에서 결정하는 주파수대역보다 작아도 좋기 때문에 회로설계의 자유도를 크게 가능하다. 또한 열잡음발생하는 채널 저항의 제조 불규칙에 대해서도 대부분의 문제는 없어진다.
용량(C)에서 검출가능한 잡음전하 Qn의 이승평균치는 식 3의 주변에 C의 이승을 곱하면 바로고친 차식 4가 된다.
상기의 식 3, 식 4의 잡음은 스위치드(Swiched)·커패시터(Capacitor)회로에서의 샘플링 잡음과 CCD(Charge Coupled Device) 이미지센서의 리세트 잡음으로서 잘 알려져 있는 것이고 종래는 오로지 억제시키는 것만으로 취급되어지는 것이지만 본원에서는 상기를 난수생성을 위하여 적극적으로 이용하도록 하는 점에 있어서 신규이다. 상기와 같이 취출하여 구하는 열잡음전압을 논리한계까지 높이고 또한 후단의 증폭기로서 고주파증폭기가 불요해지는 것이 이해될 것이다.
도 1의 실시예에 있어서 제 2번째의 중요한 것은 초단 소스폴로워회로를 도입한 것이다. 식 3에서 샘플링 된 열잡음은 검출용량의 평방근에 역비례하는 것을 알고 있기 때문에 작은 입력용량의 검출회로를 사용하면 열잡음을 효과적으로 취출하는 것이 가능하다.
도 5에는 초단의 소스폴로워회로를 설명하기 위한 회로도이고 상기 입력부에는 상기 도 3의 방법을 기초로 도 1의 회로구성에 있어서 초단소스폴로워회로에 대하여 설명한 것이다. 도 중에서 41은 저항체 42는 상기 등가열잡음전압원 44는 샘플링스위치이고 소스폴로워의 구동MOSFET(46)게이트에 입력된다. 47은 부하MOSFET이고 상기 게이트 소스는 소스전원선(48)에 연결된다. MOSFET(46)의 드레인은 드레인 전원선(49)에 연결된다.
동도에 있어서 45는 MOSFET(46)의 게이트 드레인간 용량(Cgd)이고 43은 MOSFET(46)의 게이트소스간 용량(Cgs)이다. 열잡음전압원(42)에서 예상한 소스폴로워회로의 입력용량(Cin)은 Cin = Cgd + Cgs × (1 - Gv)가 된다. Gv는 소스폴로워회로의 전압이득이고 0 < Gv < 1이다.
구체적 수치예를 들면 Cgd = 0.3fF Cgs = 0.7fF Gv = 0.9 로 하게되면 Cin = 0.37fF가 되고 피드백이 없는 상태에서의 게이트용량 1fF( = 0.3fF + 0.7fF)에 비하여 작게 가능한 것을 알 수 있다. 소스폴로워 입력환산에서의 열잡음전압은 차식 5와 차식 6으로 전해진다.
Cin = 0.37fF의 경우 열잡음전압은 3.3mVrms가 되고 피드백이 없는 상태에서의 게이트용량 1fF에 비하여 효과적으로 크게하는 것이 가능하다. 도 1의 실시예회로에 있어서 MOSFET(5, 6)에서 이루는 소스폴로워회로를 생략하고 직접MOSFET(8, 9)에서 이루는 인버터증폭회로에 열저항을 접속한 경우는 MOSFET(8)의 게이트드레인간 용량이 미러효과에 의해 전압이득배(수십배) 되어진 용량이 입력용량에 부가되기 때문에 본질적으로 불리한 구성이 된다. 따라서 열잡음 검출에는 소스 폴로워회로에 의한 입력용량이 유익한 것이 된다.
도 6은 도 1의 MOSFET(8, 9)에서 이루는 E / D 인버터증폭회로의 동작을 설명하기 위한 전압-전류특성도이다. 도 1에 있어서 구동 MOSFET(8)이 엔핸스먼트형이고 부하MOSFET(9)가 디플리이션형의 MOSFET이기 때문에 E / D 인버터라고 칭한다. 간단한 회로구성에서 수십에서 백배정도 높은 전압이득을 구하는 것이 가능하다. 상기 회로의 동작점은 도 6에 나타나는 바와 같이 구동MOSFET(8)과 부하MOSFET(9)의 드레인전류가 비등한 점이 된다. 구동MOSFET(8)의 게이트에 샘플링되어진 열잡음이 인가되면 구동MOSFET(8)의 드레인전류가 변화하고 상기에 부하MOSFET(9)의 드레인전류가 일치하도록 드레인전압 즉 소스폴로워회로의 출력전압이 변화하여 전압증폭을 실시하는 것을 알수 있다.
이상의 실시예에 의한 샘플링한 열잡음을 원신호로서 증폭하는 것과 상기 원신호를 우선 소스폴로워에서 검출해야하는 것이 열잡음을 효율좋게 취출하는 상에서 중요한 것을 기술하였다. 이상의 실시예를 기초로 한층 효율좋고 열잡음을 취출하는 장치 방법에 대해서 이하에 기술한다.
샘플링 된 열잡음전압은 식 3이 나타나는 바와 같이 검출용량의 평방근에 역비례하기 때문에 검출용량은 적으면 적을수록 좋다. 한편 샘플링된 열잡음전하는 식 4가 나타나는바와 같이 검출용량의 평방근에 비례한다. 따라서 미리 큰 검출용량에서 열잡음전하를 발생시켜 상기를 작은 검출용량으로 전송가능하면 또한 큰 열잡음전압을 구하는 것이 기대된다. 큰 용량에서 적은 용량으로 신호전하를 효율좋게 전송하기 위해서는 양자간에 단순하게 전송스위치를 설치하는 것만으로 불가능하고 이하의 실시예와 같은 방법이 필요하다.
도 7에는 본 발명에 있어서 열잡음검출부의 다른 한 실시예의 디바이스 평면구성도가 도시되어 있다. 100은 CCD(Charge Coupled Device)의 채널부를 나타내고 101 ~ 105는 상기 상면에 배치되는 CCD의 전송게이트전극을 나타낸다. 전극선(106)은 전하입력단자, 107은 전하검출단이다. 용량(110)은 전송게이트(102)아래의 채널게이트간용량 채널기판간용량의 화합으로 결정하는 용량이고 동부 채널면적을 넓게하는 것에 의해 자유롭게 용량을 크게 설정가능하다. 큰 용량을 전기적으로 리세트하는 것에 의해 열잡음전하가 발생하고 상기 전하는 CCD전송게이트를 구동하는 것에 의해 출력단(107)에 전송되고 작은 출력단용량(111)에 의해 전압변환된다. MOSFET(108)은 출력단자를 전압(V2)에 리세트하기 위해 설치되어 있다.
상기 작은 출력용량(111)에 의해 전압변환되어진 열잡음은 도 1에 있어서 소스폴로워회로(AMP)의 입력단(4)에 연결되고 상기 도 1의 반전증폭회로 소스폴로워회로 및 샘플링 / 홀드회로등을 사이에두고 A / D변환기(15)에 입력되어 상기 A / D변환기(15)에 의해 디지털화되고 복수비트에서 이루는 난수로서 이용된다.
도 8에는 상기 CCD를 동작시키기위하여 전송게이트펄스의 파형도가 도시되어 있고 도 9(a)에는 상기 도 7의 A - A'선에 있어서 단면이 도시되고 b에는 상기에 대응한 전송게이트하부에 있어서 포텐셜과 잡음발생전하의 움직임이 도시되어 있다. 이하 큰 용량에서 발생하는 잡음전하가 작은 용량을 갖는 검출용량에 효율좋게 전송가능한 것을 설명한다.
도 9(a)에 있어서 반도체기판(200)내에 형성되고 상기와 반대도전형불순물층(23)이 채널화 된다. 상기에 있어서 채널(230)의 양측에 설치된(231, 232)는 입력단자(206) 및 리세트 MOSFET(208)과 오믹컨택트 (Ohmic Contact)를 취하기 위해 설치된 고농도불순물확산층이고 상기 채널(230)과 같은 도전형이다.
전송게이트(201 ~ 205)는 도 7의 전송게이트(101 ~ 105)에 대응하고 전송 게이트(202, 204)는 제 1층째의 폴리실리콘에 의해 형성되고 전송게이트(201, 203, 205)는 제 2층째의 폴리실리콘에서 형성되고 220의 산화막에 의해 실리콘기판(200)과 절연되어 있다. 도 9 (a)의 (206, 208, 209)도 각각 도 7의 (106, 108, 109)에 대응한다.
도 8 및 도 9(b)에 있어서 시각 t = t1 경우 전송펄스 φ1을 " H "레벨로하고 비어져있는 φ2게이트 아래에 바이어스전하가 V1단자에서 주입된다. 상기 경우 게이트φ1의 아래에 채널이 형성되어 있고 채널저항의 열잡음도 발생하고 있다. 시각 t = t2 에서는 φ1게이트를 " L " 레벨로하고 채널저항열잡음전하가 게이트φ2아래에 혼입한다. 바이어스전하와 열잡음전하 Qb는 축차(逐次)출력단에 운반되어가고 시각 t = t7 에서 완전하게 출력단에 이동하고 상기를 열잡음원으로서 이용하면 좋다.
이어서 t = t8에 있어서 도 9의 리세트 MOSFET(208)에 의해 출력단의 전위가 V2리세트되는 것과 동시에 입력단에서는 비어져 있던 φ2 게이트아래에 바이어스전하가 V1단자에서 주입되고 최초의 시각 t = t1의 상태로 돌아간다. 이상과 같이하여 큰 축정용량을 가지는 게이트(102)의 하부에서 발생한 잡음전하를 작은 검출용량을 가지는 출력단자에서 전압검출하는 것에 의해 상기 용량비에 대응하여 커다란 열잡음전압을 구하는 것이 가능하다.
도 10에는 본 발명의 다른 한 실시예의 회로도가 도시되어 있다. 도중에서 (1001, 1002, 1003)은 상기 도 1의 (1001, 1002, 1003)과 같이 각각 열잡음검출부와 검출되어진 아날로그 열잡음을 디지털화하는 난수발생부와 상기를 근거로 압호키를 계산하는 암호키생성부이고 클램프부(1004)가 추가된다.
도 10에 있어서 열잡음검출부(1001)에서 검출 증폭되어진 잡음전압은 용량(301) 트랜지스터(302)에 의해 이루는 클램프부를 통하여 구동MOSFET(304) MOSFET(305) 에서 이루는 소스폴로워회로를 사이에두고 1002의 디지털화처리부 1003의 암호생성부에 이동하도록 되어진다. 즉, 제 1 회째에 검출되는 열잡음은 상기 일 경우 클램프펄스(CP)에 의해 클램프부(104)의 MOSFET(302)를 온상태로하여 상기 제 1회째에 검출되어진 열잡음을 용량(301)에 취입하여 클램프한다.
이어서 제 2회째의 열잡음검출동작일 경에 상기 클램프펄스(CP)를 로우레벨로하여 MOSFET(302)를 오프상태로하면 1001에서 검출 증폭된 제 2회째에 검출되는 열잡음과 상기 용량(301)에 지지되어진 제 1회째의 열잡음과 가산처리한 것이 되고 잡음전압으로서는 1.4배로 증가시키는 것이 가능하다. 따라서 상기 실시예의 난수발생부(1002)의 샘플링 / 홀드회로에서는 상기 제 2회째의 검출동작에 대응하여 샘플링동작을 실시하도록 되어진다.
도 11에는 본 발명의 또 다른 한 실시예의 회로도가 도시되어 있다. 상기실시예에서는 열잡음발생부를 2계통화하고 양자의 출력의 차동(差動)을 취하는 것에 의해 코먼모드노이즈(Common mode noise) 와 오프세트노이즈(Offset noise)를 제거하는 것이다. 즉, 도중에서 1001, 1002, 1003 은 상기도 1의 1001, 1002, 1003과 같은 것이고 각각 열잡음검출부와 검출되어진 아날로그 열잡음을 디지털화하는 난수발생부 그리고 상기를 근거로 암호키를 계산하는 암호키생성부이다.
1005는 1001의 열잡음발생부와 같은 회로구성으로 되어 있고 양자의 증폭출력은 차동앰프(301)에 의해 차동처리가 실시된다. 코먼모드노이즈는 차동처리에 의해 억압(抑押)가능하고 양자의 열잡음은 독립으로 발생한 것이기 때문에 차동처리에 의해 1.4배로 증가가능하다. 상기 증가한 랜덤잡음은 1002의 디지털화부에서 난수가 생성가능하고 또한 1003의 CPU를 포함하는 암호키생서부에서 암호키를 구한다.
도 12에는 상기 발명에 있어서 난수발생회로에 있어서 열잡음발생부의 한 실시예의 레이아웃도가 도시되어 잇다. 도 13에는 도 12의 A - A' 선에 있어서 단면도가 도시되고 도 14는 도 12의 B - B'선에 있어서 단면도가 도시되어 있다. 도 13 및 도 14에 있어서 420은 예를들면 N형반도체기판이고 421은 P형 웰이다. 422는 그 중에 형성되어진 N형 불순물이고 도 12의 MOSFET(406)의 게이트아래의 한계치를 디플리이션형으로 하고 있다.
도 13에 있어서 423, 425, 428 은 산화막이고 424의 폴리실리콘게이트는 426의 알루미늄과 콘택트홀을 사이에두고 연결된다. 또한 427의 제 1층째의 알루미늄은 콘택트홀을 사이에두고 제 2층째의 알루미늄과 연결되는 구조로 되어 있다.
도 14에 있어서 420, 421, 423, 425, 428, 429 는 도 13의 동일번호의 요소와 동일한 것이다. 432는 P형웰(421)중에 형성되어진 N형불순물층이다. 433, 434, 435는 N형확산층으로 MOS트랜지스터의 소스 혹은 드레인이된다. 436, 437 은 폴리실리콘게이트 440, 441, 442 는 제 1층째의 알루미늄전극이다.
도 12중에서 401은 폴리실리콘패턴과 확산층패턴이 겹쳐있는 곳이고 MOSFET의 게이트영역에 대응하고 도 1의 MOSFET(1)의 부분이다. 상기같이 405, 406, 410, 411은 각각 도 1의 5, 6, 9, 8 의 MOSFET의 게이트영역에 대응하고 있다. 정전실드를 위하여 설치한 제 2층째의 알루미늄전극은 콘택트홀(420)을 사이에두고 제 1 층째의 알루미늄전극과 접속되어 있고 외부에서의 돌입노이즈의 영향을 받기 어렵게하고 있다.
도 15에는 상기 발명에 있어서 난수발생회로에 있어서 열잡음발생부의 한 실시예의 레이아웃도가 도시되어 있다. 상기 도 1의 열잡음발생용 MOSFET에 직접연결하는 소스폴로워부의 웰분리패턴을 나타낸 것이고 동도의 C -C'선에 있어서 단면도를 도 16에 나타낸다. 상기 도 14와 대비하여 보면 본질적으로 다른 것은 도 14의 웰(421)이 도 16에서는 471과 472로 분리하고 있는 것이다. 양도 사이에서 동일번호의 구성요소는 동일하다고 봐도 좋다.
도 15에 있어서 501은 폴리실리콘패턴과 확산층패턴이 겹쳐져 있는 곳이고 MOSFET의 게이트영역에 대응하고 상기도 1의 1의 부분이다. 위와 같이 505, 506, 510, 511은 각각 상기도 1의 5, 6, 9, 8의 MOSFET의 게이트영역에 대응하고 있다. 콘택트홀(520)은 정전실드를 위해 설치 된 제 2층째의 알루미늄전극과 제 1층째의알루미늄전극을 접속하고 있고 외부에서의 돌입 노이즈의 영향을 받기 어렵게 하고 있다. 콘택트홀(601)은 트랜지스터(506)을 포함하는 웰(611)과 알루미늄의 VS 전원선과 접속개소이고 콘택트홀(602)는 MOSFET(505)의 소스에 연결되는 알루미늄과 웰(612)와 접속개소이다. 웰분리에 의해 기판내부에서의 돌입잡음의 영향을 저감하고 MOSFET(505)에 있어서는 기판바이어스 효과의 영향에 의한 전압이득의 감소를 억압가능하다.
도 17에는 상기 암호키생성부에서 이용되는 암호키생성방법의 설명도가 도시되어 있다. 상기 실시예에서는 대표적인 공개키암호방식인 RSA (River, Shamir, Adleman)암호가 이용되고 있다. 도 18은 상기 암호키의 생성방법의 플로챠트가 도시되어 있다. 도 17에 있어서 공개키인 암호화키는 e, n 으로 이루어진다. 또한 비밀키인 복호화키는 d, n 으로 이루어진다. 암호화되는 대상인 평문의 데이터를 수치화하고 상기를 M으로 한다. M의 e 를 곱한 값은 n으로 나누고 상기 나머지 c가 암호화되어진 수치이다. 복호화하는 경우는 암호화되어진 수차 c는 d로 곱해지고 n으로 나누어진 나머지가 M이되고 본래의 평문의 데이터가 재현되는 이유이다.
여기에서 키에 이용되는 정의 정수 e, d, n의 사이에는 다음의 관계가 있다. n = p ·q로 나타나지고 p 및 q는 커다란 2개의 다른 소자이다. 또한, e ·d를 (p-1)(q-1)에서 나눈 나머지가 1이다. 이와 같은 조건을 만족하면 RAS 암호의 키가 된다.
도 18(A)에 있어서, 구체적으로 RAS 암호의 키생성수순을 설명한다. 미리 난수를 생성한다. 상기 난수를 기초로 소수 p, q를 생성한다. 생성된 p 와 q의곱을 n으로 한다. 또한 (p-1) (q-1)을 φ로 한다. n 미만의 난수를 e로한다. u = e v = φ로서 u 와 u1의 곱을 v로 나눈 나머지를 u2로 하면 u2 = 1이 되는 u1를 구하고 상기가 키데이터 d가 된다.
이와 같이하여 난수를 기초로 키를 생성하는 것이다. 도 1의 실시예의 항목으로 말하면 레지스터(17)에 격납되는 난수를 근거로 CPU(18)에 있어서 암호키가 생성되는 것이 된다. 생성되는 암호키의 가운데 비밀키는 CPU내에 남기고 공개키만을 외부에 출력하도록 하면 매우 안전하게 비밀키의 정보를 지키는 것이 가능하다.
도 1과 같이 LSI 내부에서 난수 및 키를 생성시키는 경우 생성되는 난수를 직접관측하지 않고 정상으로 생성되고 있는 것을 확인가능한 것이 중요해 진다. 도 18(B)에 나타나는 바와 같이 상기 CPU에 있어서 테스트프로그램을 설치해두고 난수를 복수회 생성하고 상기 분산치를 출력하는 단자를 설치하는 것에 의해 생성되는 난수치의 불규칙도를 모니터하는 것이 가능하다. 상기 실시예에서의 난수의 분산치는 난수의 2승평균치에서 난수의 평균치의 2승을 뺀 것으로 정의된다. 도 1의 실시예에 돌아가면 유한개의 생성된 난수를 기초로 CPU(18)에서 분산치를 구하고 상기를 소자외부에 출력하는 단자를 설치하는 것에 의해 난수의 값 그 것을 모르고 난수생성이 정상으로 행해지고 있는 것을 확인하는 것이 가능하다.
도 19에는 상기 발명이 적용되는 IC카드의 한 실시예의 외관도가 도시되어 있다. IC카드는 프라스틱케이스로 이루는 카드(801)과 상기에 카드(801)의 내부에 탑재 된 도시않은 1칩의 마이크로컴퓨터등으로 이루는 IC카드용 칩을 갖는 것이다.상기 IC카드는 또한 상기 IC카드용 칩의 외부단자에 접속되어 있는 복수의 접점(전극)(802)를 갖는다. 복수의 접점(802)는 뒤의 도 20에 의해 설명하는바와 같이 전원단자(VCC) 전원기준전위단자(VSS) 리세트 입력단자(RES 바) 클록단자(CLK) 데이터단자 (I/O - 1/IRQ바, I/O - 2/IRQ바)가 된다. IC카드는 상기에 접점(802)를 통하고 도시않은 리더라이터(reader/writer)에 의해 외부결합장치에서 전원공급을 받고 또한 외부결합장치와의 사이에서의 데이터의 통신을 행한다.
도 20에는 상기 발명에 있어서 IC카드에 탑재되는 IC카드용 칩 (마이크로 컴퓨터)의 한 실시예의 개략블럭도가 도시되어 있다. 동도의 각회로 블럭은 공지의 MOS집적회로의 제조기술에 의한 그다지 제한되지 않지만 단결정실리콘과 같은 1개의반도체기판상에 있어서 형성된다.
상기 발명에 있어서 IC카드용 칩의 구성은 기본적으로 마이크로컴퓨터와 같은 구성이다. 상기 구성은 클록생성회로(705) 중앙처리장치(이하 단순히 CPU로 하는 경우가 있음) (701) ROM (Read Only Memory)(706)과 RAM(Random Acess Memory)(707) 불휘발성메모리(708)등의 기억장치; 암호화 및 복호화처리의 연산을 행하는 코 프로세서(Co-Processcor)(709) 입출력포트 (I/ O포트)(702)으로 이루어진다.
클록생성회로(705)는 도시없는 리더라이터(외부결합장치)에서 공급되는 외부클록(CLK)를 받고 상기 외부클록 신호에 동기한 시스템클록신호를 형성하고 상기를 칩 내부에 공급하는 회로이다. CPU(701)은 논리연산과 산술연산등을 행하는 장치이며 시스템 콘트롤 로직 난수발생기 및 세큐리로직(Security Logic) 및 타이머도포함한다. 상기 난수발생기는 상기 도 1등의 실시예의 열잡음검출부와 검출된 아날로그 열잡음을 디지털화하는 난수발생부로부터 구성된다.
기억장치(706, 707, 708)은 프로그램과 데이터를 격납하는 장치이다. 코 프로세서(Co-Processor)(709)는 암호처리를 고속으로 행하기 위해 설치된 전용회로이고 상기와 같은 RAS암호법에 대응하는 승잉여승산동작(乘剩余乘算動作)을 전용으로 실시하는 연산기와 레지스터 및 제어논리로부터 구성된다. I/O (입출력)포트(702)는 리더라이터와 통신을 실시하는 장치이다. 데이터버스(704)와 어드레스버스(703)은 각 장치를 상호로 접속하는 버스이다.
상기 기억장치(706, 707, 708)의 가운데 ROM(706)은 기억내용이 불휘발적으로 고정되어 있는 메모리이고 주로 프로그램을 격납하는 메모리이다. 휘발성메모리(이하 RAM으로 함)(707)은 자유롭게 기억정보의 고쳐쓰기가 가능한 메모리이지만 전원의 공급이 중단되면 기억하고 있는 내용이 지워진다. IC카드가 리더라이터에서 빠지면 전원의 공급이 중단되기 때문에 RAM(707)의 내용은 유지되지 않는다.
상기 불휘발성메모리(이하 EEPROM(Electrical Erasable Programmable Read Only Memory)으로 함)(708)은 내용의 고쳐쓰기가 가능한 불휘발성메모리이고 그안에 일단 고쳐쓰여진 정보는 전원의 공급이 정지되어도 상기 내부에 유지된다. 상기 EEPROM(708)은 고쳐쓰기가 필요하고 또한 IC카드가 리더라이터에서 빠져도 유지해야할 데이터를 격납하기 위하여 사용된다. 예를들면 IC카드가 프리페이드(Prepaid)카드로서 사용되도록 하는 경우의 프리페이드의 도수등은 사용할 때마다 고쳐써진다. 상기의 경우의 도수등은 리더라이터가 빠져도 IC카드내에서 기억유지해야 할 필요가 있기 때문에 EEPROM(708)에서 유지된다. 다른 불휘발성메모리서는 Flash메모리와 FRAM등이 있고 상기와 같이 이용가능해진다.
CPU(701)은 다시 말하면 마이크로프로세서와 같은 구성이 된다. 즉 상기 상세를 도시하지 않아도 상기 내부에 명령레지스터 명령레지스터에 기입된 명령을 디코드(Decoding)하고 각종의 마이크로명령 없이는 제어신호를 형성하는 마이크로명령ROM 연산회로 범용레지스터 내부버스 BUS에 결합하는 버스드라이버 버스리시버등의 입출력회로를 갖는다. CPU(701)은 ROM(706)등에 격납되어 있는 명령을 판독하고 상기 명령에 반응하는 동작을 실시한다. CPU(701)은 I/O포트(702)를 개입하여 입력되는 외부데이터를 취입하고 리드 온리 메모리(ROM)로 부터의 명령과 명령실행을 위하여 필요로 한 고정데이터와 같은 데이터의 판독과 RAM과 EFFROM에 대한 데이터의 기입과 판독의 동작제어등을 실시한다.
상기 CPU(701)은 클록생성회로(705)에서 발생되는 시스템클록신호를 받고 상기 시스템클록신호에 의해 결정되는 동작타이밍 주기를 가지고 동작된다. CPU(701)은 상기 내부의 주요부가 P채널형 MOSFET와 N채널형 MOSFET로 이루는 CMOS회로로 구성된다. 특히 제한되지 않지만 CPU(701)은 CMOS 스타틱 플립플롭(Static Flip-Flop)과 같은 스타틱동작 가능한 CMOS 스타텍회로와 신호출력노드로 전하의 프리챠지와 신호출력노드로의 신호출력을 시스템클록신호로 동기하여 실시하도록 CMOS다이나믹회로를 포함한다.
IC카드의 보호기능으로서는 칩 내부에서 난수를 자동생성하는 난수발생기와 랜덤에 차단을 생성하는 타이머기능등의 외에 본원 발명에 있어서 고보호기능으로서 IC카드와 외부장치와의 데이터송수신때에 이용하는 RSA 암호처리용 연산유니트(코프로세서)(709)를 내장하는 것이다. 상기 코프로세서(709)는 전용의 레지스터가 내장되어 있다. IC카드와 같이 고속의 암호처리를 실시하는 경우에는 CPU에 의한 암호처리에서는 처리시간이 길어지기 때문에 CPU에서의 처리대신에 상기와 같은 전용회로를 설치하여도 좋다.
상기의 실시예로부터 얻어지는 작용효과는 하기와 같다. 즉,
(1) 열잡음발생소자에서 발생한 열잡음을 샘플링하여 전하의 형태에서 위출하여 직류화 한 열잡음전압을 전압증폭하고 아날로그 / 디지털로 변환하여 복수비트로 이루어지는 난수를 얻을 수 있도록 하는 것에 의해 증폭기의 주파수대역이 열잡음원의 저항과 용량으로 결정하는 주파수대역보다 작아도 좋기때문에 회로설계의 자유도를 크게할 수 있는 동시에 열잡음발생하는 채널저항의 제조불규칙의 영향을 받기 어려워지는 효과를 얻을 수 있다.
(2) 상기에 부가하여 상기 전하의 형태의 열잡음은 제 1의 용량에 비축하고 상기에 제 1의 용량에 비축되어진 상기 열잡음을 전하이송수단에 의해 상기 제 1의 용량보다도 작은 제 2의 용량으로 전해지도록 하는 것에 의해 커다란 열잡음 전압을 얻을 수 있고 후단의 증폭회로의 부담을 경감시키는 것이 가능한 효과를 얻을 수 있다.
(3) 상기에 부가하여 제 1회째로 판독되어 전압증폭 된 열잡음을 용량에 전하고 제 2회째에 판독 된 열잡음의 증폭전압과 상기 용량에 전해진 제 1회째의 열잡음전압을 가산하여 출력시키도록 하는 것에 의해 커다란 열잡음전압을 얻을 수있고 후단의 증폭회로의 부담을 경감시키는 것이 가능한 효과를 얻을 수 있다.
(4) 상기에 부가하여 상기 열잡음전압을 고입력 인피던스의 전압폴로워회로를 통하여 상기 전압증폭하는 것에 의해 잡음전압을 취출하는 용량의 용량치를 작게하기 위하여 샘플링된 열잡음전압이 검출용량의 평방근에 역비례하는 것에 의해 효율좋고 열잡음전압을 취출하는 것이 가능하다는 효과를 얻을 수 있다.
(5) 열잡음발생소자와 상기 열잡음발생소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자와 상기 제 1 스위치소자에 의해 전하의 형태로 취출 된 열잡음을 유지하는 용량수단과 상기 용량수단에 유지되어 직류화된 열잡음전압을 전하는 고입력인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받아서 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 동일 반도체기판상에 형성하고 상기 아날로그 /디지털 변환회로의 출력신호를 난수로서 출력하는 것에 의해 난수발생회로를 반도체집적회로에 형성가능한 동시에 증폭기의 주파수대역이 열잡음원의 저항과 용량으로 결정하는 주파수대역보다 작아도 좋기때문에 회로설계의 자유도를 크게할 수 있는 동시에 열잡음발생하는 채널저항의 제조불규칙의 영향을 받기 어려워지는 효과가 얻어진다.
(6) 상기에 부가하여 상기 열잡음발생소자와 제 1 스위치소자를 게이트에 샘플링신호가 공급된 MOSFET에 의해 변용하고 상기 용량수단을 상기 전압폴로워회로의 입력용량에 의해 구성하는 것에 의해 회로의 간소화를 도모하면서 잡음전압을 취출하는 용량의 용량치를 작게할 수 있기때문에 샘플링 된 열잡음전압이 검출용량의 평방근에 역비례하는 것으로 효율좋고 열잡음 전압을 취출하는 것이 가능하다는 효과가 얻어진다.
(7) 상기에 부가하여 상기 열잡음발생소자와 제 1스위치소자를 CCD소자에 의해 구성하고 상기 CCD소자로서 제 1의 바이어스전압이 공급된 제 1의 확산층에 의해 형성된 열잡음 성분을 포함하는 전하의 일부를 전송방향에 따라서 전하전송로의 폭이 좁아지도록 된 전송로를 통하여 상기 제 1의 확산층보다도 작은 접합용량을 갖도록 된 제 2의 확산층에 전하고 상기 제 2의 확산층에는 상기 전송로를 통하여 열잡음성분을 포함하는 전하가 전해지기 전에 제 2의 바이어스전압으로 리세트하는 제 2의 스위치소자를 설치하는 것에 의해 커다란 열잡음전압을 구하는 것이 가능하고 후 단의 증폭회로의 부담을 경감시키는 것이 가능하다는 효과가 얻어진다.
(8) 상기에 부가하여 상기 전압증폭회로의 출력부에 한쪽의 전극이 상기 전압증폭회로의 출력단자에 접속되고 다른 쪽의 전극이 제 3 스위치소자를 통하여 소정의 전압단자로 접속되는 클램프부를 설치하고 상기 전압증폭회로에서 제 1회째의 증폭신호가 출력될 때에 상기 제 3 스위치소자를 온 상태로 하여 용량에 상기 제 1회째의 열잡음을 축적시켜 상기 전압증폭회로에서 제 2회째의 증폭신호가 출력 될때에 상기 제 3 스위치소자를 오프상태로하여 용량의 다른쪽의 전극에서 상기 제 1회째의 열잡음을 가산한 열잡음을 출력시키는 것에 의해 커다란 열잡음전압을 구하는 것이 가능하고 후단의 증폭회로의 부담을 경감시키는 것이 가능하다는 효과가 얻어진다.
(9) 상기에 부가하여 상기 열잡음발생소자 스위치소자 전압폴로워회로 및 전압증폭회로의 적어도 상기 입력부분의 소자 및 배선이 형성되는 반도체기판 표면부에 주변회로에서의 돌입잡음에 대한 실드층을 설치하는 것에 의해 노이즈에 영향을 받지않는 신뢰성 높은 난수를 구하도록 하는 것이 가능하다는 효과가 얻어진다.
(10) 상기에 부가하여 상기 전압증폭기의 상단에 설치된 전압폴로워회로를 구동MOSFET와 부하MOSFET에서 이루는 소스폴로워회로로서 상기 구동MOSFET가 형성되는 웰영역과 부하MOSFET가 형성되는 웰영역을 분리하는 것에 의해 반도체기판을 통한 잡음에 영향받지 않는 신뢰성 높은 난수를 구하는 것이 가능하다는 효과가 얻어진다.
(11) 상기에 부가하여 상기 열잡음발생소자 상기 열잡음발생소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자 상기 제 1 스위치소자에 의해 전하의 형태에서 취출되어진 열잡음을 지지하는 용량수단 상기 용량수단에 유지되어 직류화된 열잡음 전압을 전하는 고입력 인피던스의 전압폴로워회로 상기 전압폴로워회로의 출력전압을 받아서 전압증폭하는 전압증폭회로를 상기와 같이 제 1과 제 2의 회로에서 구성하고 상기 제 1의 회로의 출력전압과 상기 제 2의 회로의 출력전압과의 차분을 상기 아날로그 / 디지털변환회로에 전하는 것에 의해 열잡음의 증폭 및 전달경로에서의 커몬모드의 잡음을 상쇄시키는 것이 가능하고 상기의 잡음에 영향을 받지않는 신뢰성 높은 난수를 구하는 것이 가능하다는 효과가 얻어진다.
(12) 상기 열잡음발생소자 상기 열잡음발생소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자 상기 제 1 스위치소자에 의해 전하의 형태에서 취출되어진 열잡음을 지지하는 용량수단 상기 용량수단에 유지되어 직류화된 열잡음 전압을 전하는 고입력 인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받아서 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털변환회로를 구비하고 상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와 상기 난수발생회로에서 생성된 난수를 이용하여 암호화처리 또는 복호화처리를 수반한 데이터의 입출력동작을 실시하는 디지털신호처리회로를 동일 반도체기판상에 형성하는 것에 의해 물리적난수를 내부에서 발생시키는 것이 가능하기 때문에 기밀기능이 높은 반도체집적회로장치를 구하는 것이 가능하다는 효과가 얻어진다.
(13) 상기에 부가하여 상기 난수발생회로에서 복수의 난수의 분산치를 외부에 취출하는 수단을 설치하는 것에 의해 난수의 값 자체를 모르고 난수생성이 정상으로 실시되고 있는 것을 확인하는 것이 가능하고 상기 기밀이 높은 반도체집적회로장치를 구하는 것이 가능하다는 효과가 얻어진다.
(14) 상기 열잡음발생소자 상기 열잡음발생소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자 상기 제 1 스위치소자에 의해 전하의 형태에서 취출되어진 열잡음을 지지하는 용량수단 상기 용량수단에 유지되어 직류화된 열잡음 전압을 전하는 고입력 인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받아서 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털변환회로를 구비하고 상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와 상기 난수발생회로에서생성된 난수를 이용하여 암호화처리 또는 복호화처리를 수반한 데이터의 입출력동작을 실시하는 디지털신호처리회로를 동일 반도체기판상에 형성하여 IC카드를 구성하는 것에 의해 물리적난수를 내부에서 발생시키는 것이 가능하기 때문에 기밀기능이 높은 IC카드를 구하는 것이 가능하다는 효과가 얻어진다.
이상 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명하였지만 본원 발명은 상기 실시예에 한정되지 않고 상기 요지를 일탈하지 않은 범위에서 여러 종류로 변경가능한 것은 말할 필요도 없다. 예를들면 난수발생회로를 내장하는 반도체집적회로장치는 발생된 난수를 이용하여 상기 암호화 및 복호화를 CPU가 실시하는 것과 상기를 전용의 연산유니트(코프로세서)의 어느 하나로 실시되도록 하는 것으로 있어도 좋다. 상기 난수발생회로는 상기 RSA법에 의한 암호화 및 복호화에 이용하는 것외에 난수를 필요로 하는 각종 마이크로컴퓨터 혹은 데이터처리장치에 탑재하는 것이 가능하다. 실시예에 있어서는 CPU에 의해 암호키를 생성하는 예를 나타냈지만 암호키용의 회로를 CPU와는 독립적으로 갖는 것에 있어도 좋다.
IC카드에는 하나의 반도체집적회로장치를 탑재하는 것 외에 복수의 반도체집적회로장치가 탑재되어 있어도 좋다. 상기의 경우에서도 난수발생회로와 상기에 의해 형성되어진 난수를 이용하는 마이크로컴퓨터와 하나의 반도체집적회로장치에 형성되는 것이 바람직하다. 암호화 및 복호화를 위한 연산처리는 상기와 같은 암호처리를 실시하는 RSA법외에 난수를 이용하는 것이면 어느것이라도 좋다. 상기의 발명은 난수를 필요로하는 데이터처리를 실시하는 각종 반도체집적회로장치와 상기를 이용한 각종 마이크로컴퓨터에 폭넓게 적용가능하다.
본원에 있어서 개시되는 발명의 가운데 대표적인 것에 의해 얻어지는 효과를 간단하게 설명하면 하기와 같다. 즉 물리적원인에 기초하여 발생하는 열잡음을 이용하여 난수를 생성하는 것에 의해 일정한 분산에 치우치지 않는 난수를 생성하는 것이 가능해진다.
잡음발생소자에서 발생한 열잡음을 샘플링하여 전하의 형태로 취출하여 직류화한 열잡음전압을 전압증폭하고 아날로그 / 디지털 변환하여 복수비트에서 이루는 난수를 구할 수 있도록 하는 것에 의해 증폭기의 주파수대역이 열자음원의 저항과 용량으로 결정되는 주파수대역보다 작아도 좋기 때문에 회로설계의 자유도를 크게하는 동시에 열잡음발생하는 채널저항의 제조불규칙의 영향을 받기 어렵게 할 수 있다.
열잡음발생소자 상기 열잡음발생소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자 상기 제 1 스위치소자에 의해 전하의 형태에서 취출되어진 열잡음을 유지하는 용량수단과 상기 용량수단에 유지되어 직류화된 열잡음 전압을 전하는 고입력 인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받아서 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털변환회로를 구비하고 상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 것에 의해 난수발생회로를 반도체집적회로에 형성가능함과 동시에 증폭기의 주파수대역이 열잡음원의 저항과 용량으로 결정하는주파수대역보다 작아도 좋기 때문에 회로설계의 자유도를 크게할 수 있는 동시에 열잡음발생하는 채널저항의 제조 불규칙의 영향을 받기 어렵게 할 수 있다.
열잡음발생소자 상기 열잡음발생소자에서 발생되어진 열잡음을 샘플링하는 제 1 스위치소자 상기 제 1 스위치소자에 의해 전하의 형태에서 취출되어진 열잡음을 지지하는 용량수단 상기 용량수단에 유지되어 직류화된 열잡음 전압을 전하는 고입력 인피던스의 전압폴로워회로와 상기 전압폴로워회로의 출력전압을 받아서 전압증폭하는 전압증폭회로와 상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털변환회로를 구비하고 상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와 상기 난수발생회로에서 생성된 난수를 이용하여 암호화처리 또는 복호화 처리를 수반한 데이터의 입출력동작을 실시하는 디지털신호처리회로를 동일 반도체기판상에 형성하는 것에 의해 물리적난수를 내부에서 발생시키는 것이 가능하기 때문에 기밀기능이 높은 반도체집적회로장치를 구하는 것이 가능하다.
반도체집적회로장치내부에서 생성된 난수를 테스트하기 위하여 난수의 분산치를 구하고 당해 분산치를 출력하는 것으로 난수자체를 출력하지 않고 난수의 분포를 확인하는 것이 가능하기 때문에 기밀기능이 높은 반도체집적회로장치를 구하는 것이 가능하다.

Claims (19)

  1. 열잡음 발생소자에서 발생한 열잡음을 샘플링하여 전하형태로 취출하여 직류화하고,
    상기 직류화된 열잡음전압을 전압증폭하고,
    상기 증폭된 전압신호를 아날로그 / 디지털변환하여 복수비트로 이루는 난수를 구하는 것을 특징으로하는 난수생성방법.
  2. 청구항 1에 있어서,
    상기 전하 형태의 열잡음은 제 1의 용량에 비축되고 또한, 제 1의 용량에 비축된 상기 열잡음은 전하 이송수단에 의해 상기 제 1의 용량보다도 작은 제 2의 용량에 전해지고 상기 직류화 된 열잡음전압이 되어지는 것을 특징으로 하는 난수발생방법.
  3. 청구항 1에 있어서,
    상기 전압증폭된 제 1회째의 판독된 열잡음은 용량에 전해지고 상기 전압증폭된 제 2회째에 판독된 열잡음은 상기 용량에 전해진 제 1회째의 열잡음과 가산되어 상기 아날로그 / 디지털 변환되어지는 것을 특징으로 하는 난수생성방법.
  4. 청구항 1에 있어서,
    상기 열잡음전압은 고입력 인피던스(Impedance)의 전압폴로워(Voltage follower) 회로를 통하여 상기 전압증폭되어 있는 것을 특징으로 하는 난수생성방법.
  5. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1 스위치소자에 의한 전하형태로 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하고,
    상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 것을 특징으로 하는 난수발생회로.
  6. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음발생소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1 스위치소자에 의한 전하형태로 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스 의 전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하여,
    상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력시키는 난수발생회로에 있어서,
    상기 열잡음발생소자와 제 1 스위치소자는 게이트에 샘플링신호가 공급된 MOSFET에 의해 변용되고,
    상기 용량수단은 상기 전압폴로워회로의 입력용량에 의해 구성되어 이루는 것을 특징으로 하는 난수발생회로.
  7. 청구항 6에 있어서,
    상기 열잡음발생소자, 스위치소자, 전압폴로워회로 및 전압증폭회로의 적어도 상기 입력부분의 소자 및 배선이 형성되는 반도체기판 표면부에 주변회로에서의 돌입잡음에 대한 실드층을 설치하여 이루는 것을 특징으로 하는 난수발생회로.
  8. 청구항 6 또는 7에 있어서,
    상기 전압증폭기의 전단에 설치된 전압폴로워회로를 구동MOSEFET와 부하(負荷)MOSFET로 이루는 소스폴로워회로로서 상기 구동MOSFET가 형성되는 웰영역(Well regin)과 부하MOSFET가 형성되는 웰영역을 분리하여 이루는 것을 특징으로 하는 난수발생회로.
  9. 청구항 8에 있어서,
    상기 열잡음발생소자,
    상기 열잡음발생소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자,
    상기 제 1 스위치소자에 의한 전하의 형태에서 취출된 열잡음을 지지하는 용량수단,
    상기 용량수단에 지지되어 직류화된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로에 의해 각각 구성되어 이루는 제 1과 제 2의 회로를 구비하고,
    상기 제 1의 회로의 출력전압과 상기 제 2의 회로의 출력전압과의 차분을 상기 아날로그 / 디지털 변환회로에 전해지도록 하여 이루는 것을 특징으로 하는 난수발생회로.
  10. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음발생소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1 스위치소자에 의해 전하의 형태로 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하고,
    상기 아날로그 / 디지털변환회로의 출력신호를 난수로서 출력시키는 난수발생회로에 있어서,
    상기 열잡음발생소자와 제 1 스위치소자는 CCD소자에 의해 구성되고,
    상기 CCD소자는 제 1의 바이어스전압이 공급된 제 1의 확산층에 의해 형성된 열잡음 성분을 포함하는 전하의 일부를 전송방향에 따라서 전하전송로의 폭이 좁아지도록 되어진 전송로를 통하여 상기 제 1의 확산층보다도 작은 접합용량을 갖도록 되어진 제 2의 확산층에 전해지고,
    상기 제 2의 확산층은 상기 전송로를 통하여 열잡음성분을 포함하는 전하가 전해지기 전에 제 2의 바이어스전압에 리세트하는 제 2 스위치소자가 설치되어 이루는 것을 특징으로 하는 난수발생회로.
  11. 청구항 10에 있어서,
    상기 열잡음발생소자 스위치소자 전압폴로워회로 및 전압증폭회로의 적어도 상기 입력부분의 소자 및 배선이 형성되는 반도체기판 표면부에 주변회로에서의 돌입잡음에 대한 실드층을 설치하는 것을 특징으로 하는 난수발생회로.
  12. 청구항 11에 있어서,
    상기 전압증폭기의 전단에 설치되어진 전압폴로워회로를 구동MOSFET와 부하MOSET에서 이루는 소스폴로워회로로서 상기 구동MOSFET가 형성되는 웰영역과 부하MOSFET가 형성되는 웰영역을 분리하여 이루는 것을 특징으로 하는 난수발생회로.
  13. 청구항 12에 있어서,
    상기 CCD에 의해 구성된 열잡음발생소자와 제 1 스위치소자, 상기 CCD에 의해 전송된 전하의 형태에서 취출된 열잡음을 지지하는 용량수단,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로에 의해 각각 구성되어 이루는 제 1과 제 2의 회로를 구비하고,
    상기 제 1의 회로의 출력전압과 상기 제 2의 회로의 출력전압과의 차분을 상기 아날로그 / 디지털 변환회로에 전해지도록 하여 이루는 것을 특징으로하는 난수발생회로.
  14. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음발생소자에서 발생 된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1스위치소자에 의한 전하 형태로 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하고 ,
    상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력시키는 난수 발생회로에 있어서,
    상기 전압증폭회로의 출력부에는 한 쪽의 전극이 상기 전압증폭회로의 출력단자에 접속되어 다른 쪽의 전극이 제 3 스위치 소자를 통하여 소정의 전압단자에 접속되는 클램프부(Clamp Unit)가 설치되어지고,
    상기 전압증폭회로에서 제 1회째의 증폭신호가 출력될 때에 상기 제 3 스위치소자를 온 상태로하고 용량에 상기 제 1회째의 열잡음을 축적시키고,
    상기 전압증폭회로에서 제 2회째의 증폭신호가 출력될 때에 상기 제 3 스위치소자를 오프상태로하고 용량의 다른 쪽의 전극에서 상기 제 1회째의 열잡음을 가산한 열잡음을 상기 아날로그 / 디지털 변환회로에 전해지는 것을 특징으로 하는 난수발생회로.
  15. 청구항 14에 있어서,
    상기 열잡음발생소자 스위치소자 전압폴로워회로 및 전압증폭회로의 적어도 상기 입력부분의 소자 및 배선이 형성되는 반도체기판 표면부에 주변회로에서의 돌입잡음에 대한 실드층을 설치하는 것을 특징으로 하는 난수발생회로.
  16. 청구항 15에 있어서,
    상기 전압증폭기의 전단에 설치되어진 전압폴로워회로를 구동MOSFET와 부하MOSFET에서 이루는 소스폴로워회로로서 상기 구동MOSFET가 형성되는 웰영역과 부하MOSFET가 형성되는 웰영역을 분리하여 이루는 것을 특징으로 하는 난수발생회로.
  17. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음발생소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1 스위치소자에 의한 전하형태에서 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화된 열잡음전압을 전하는 고입력 인피던스의전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하여 이루고,
    상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와,
    상기 난수발생회로에서 생성된 난수를 이용하여 암호화처리 또는 복호와처리를 수반한 데이터의 입출력동작을 실시하는 디지털신호처리회로를 포함하는 것을 특징으로하는 반도체집적회로장치.
  18. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음발생소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1 스위치소자에 의한 전하형태에서 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하여 이루고,
    상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와,
    상기 난수발생회로에서 생성된 난수를 이용하여 암호화처리 또는 복호와처리를 수반한 데이터의 입출력동작과,
    난수발생회로에서 생선된 복수의 난수의 분산치를 외부에 취출하는 동작을 실시하는 디지털신호처리회로를 포함하는 것을 특징으로하는 반도체집적회로장치.
  19. 동일 반도체기판내에 있어서 형성되어지고,
    열잡음발생소자와,
    상기 열잡음발생소자에서 발생된 열잡음을 샘플링하는 제 1 스위치소자와,
    상기 제 1 스위치소자에 의한 전하형태에서 취출된 열잡음을 지지하는 용량수단과,
    상기 용량수단에 지지되어 직류화 된 열잡음전압을 전하는 고입력 인피던스의 전압폴로워회로와,
    상기 전압폴로워회로의 출력전압을 받고 전압증폭하는 전압증폭회로와,
    상기 전압증폭회로의 출력전압을 취입하여 디지털신호로 변환하는 아날로그 / 디지털 변환회로를 구비하여 이루고,
    상기 아날로그 / 디지털 변환회로의 출력신호를 난수로서 출력하는 난수발생회로와,
    상기 난수발생회로에서 생성된 난수를 이용하여 암호화처리 또는 복호와처리를 수반한 데이터의 입출력동작을 실시하는 디지털신호처리회로를 포함하는 것을 특징으로하는 IC카드.
KR1020000074347A 1999-12-17 2000-12-07 난수생성방법, 난수발생회로 및 반도체 집적회로장치와ｉｃ카드 KR20010062225A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-358233 1999-12-17
JP35823399A JP2001175458A (ja) 1999-12-17 1999-12-17 乱数生成方法、乱数発生回路及び半導体集積回路装置とｉｃカード

Publications (1)

Publication Number Publication Date
KR20010062225A true KR20010062225A (ko) 2001-07-07

Family

ID=18458237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074347A KR20010062225A (ko) 1999-12-17 2000-12-07 난수생성방법, 난수발생회로 및 반도체 집적회로장치와ｉｃ카드

Country Status (2)

Country Link
JP (1) JP2001175458A (ko)
KR (1) KR20010062225A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085882A1 (fr) * 2002-04-04 2003-10-16 Denaro Co., Ltd. Systeme de surveillance d'une zone specifique
JP2005174113A (ja) * 2003-12-12 2005-06-30 Hmi:Kk コンピュータの使用者認証システム
KR100594292B1 (ko) 2004-09-09 2006-06-30 삼성전자주식회사 저 전력 무작위 비트 생성기 및 난수생성기
JP2008542944A (ja) * 2005-06-07 2008-11-27 エヌエックスピー ビー ヴィ 安全性を高めたｒｆｉｄ通信方法および装置
JP2008052545A (ja) 2006-08-25 2008-03-06 Seiko Instruments Inc 乱数発生回路
US9304741B2 (en) * 2013-04-22 2016-04-05 Omnivision Technologies, Inc. Apparatus, method and system for random number generation
CN106909340A (zh) * 2017-04-26 2017-06-30 江西师范大学 一种基于肌电信号的随机序列产生装置及方法
US11132177B2 (en) 2019-05-14 2021-09-28 International Business Machines Corporation CMOS-compatible high-speed and low-power random number generator
CN112230885B (zh) * 2019-07-15 2024-05-03 瑞昱半导体股份有限公司 真随机数产生器与真随机数产生方法
CN116663335A (zh) * 2023-07-28 2023-08-29 四川太赫兹通信有限公司 混频二极管的噪声仿真模型、方法及混频器电路优化方法

Also Published As

Publication number Publication date
JP2001175458A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
JP3054404B2 (ja) 半導体装置の直接的温度検知
KR101374427B1 (ko) 보안 난수 생성기
US7969763B2 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
CN106611209B (zh) 安全电子芯片
US9991892B2 (en) Electronic device having a physical unclonable function identifier
KR20010062225A (ko) 난수생성방법, 난수발생회로 및 반도체 집적회로장치와ｉｃ카드
JP2007123830A (ja) 不揮発性半導体記憶装置
US9972398B2 (en) Semiconductor device having features to prevent reverse engineering
US6320770B1 (en) Data processing device and method for the voltage supply of same
CN103620963A (zh) 用于提供用户启动的闩锁以销毁sram数据的系统和方法
US7024565B1 (en) Method and apparatus to detect circuit tampering
US6490646B1 (en) Integrated circuit device made secure by means of additional bus lines
US9945891B2 (en) Charge measuring device with integrated FET, capacitor, and charge accumulation device
CN109946584B (zh) 检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件
CN114068689B (zh) 基于栅极外悬量调制晶体管的新型熵源结构及其制造方法
EP1272973B1 (en) Output stage for a communication contact for a data carrier
JP2006189946A (ja) 乱数生成回路及び半導体集積回路
US6271692B1 (en) Semiconductor integrated circuit
KR100706787B1 (ko) 향상된 보안 기능을 갖는 스마트 카드
CN110245543B (zh) 用于指纹侦测的电路以及包含此电路的电子装置
Zarkesh-Ha et al. Avalanche ISFET: A highly sensitive pH sensor for genome sequencing
US7009879B2 (en) Test terminal negation circuit for protecting data integrity
KR970029783A (ko) 반도체 메모리의 출력 제어 회로
JP3076113B2 (ja) 電圧検出回路
KR0168159B1 (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination