CN103620963A - 用于提供用户启动的闩锁以销毁sram数据的系统和方法 - Google Patents

用于提供用户启动的闩锁以销毁sram数据的系统和方法 Download PDF

Info

Publication number
CN103620963A
CN103620963A CN201280030643.XA CN201280030643A CN103620963A CN 103620963 A CN103620963 A CN 103620963A CN 201280030643 A CN201280030643 A CN 201280030643A CN 103620963 A CN103620963 A CN 103620963A
Authority
CN
China
Prior art keywords
circuit arrangement
arrangement element
circuit
transistor
enabling signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280030643.XA
Other languages
English (en)
Other versions
CN103620963B (zh
Inventor
D·A·瑞斯
B·B·佩德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN103620963A publication Critical patent/CN103620963A/zh
Application granted granted Critical
Publication of CN103620963B publication Critical patent/CN103620963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供用于销毁或者擦除位于集成电路器件中的电路装置元件、数据或者二者（诸如晶体管、易失性密钥或者熔断器块）的系统和方法。可以响应于用户命令、篡改事件或者二者提供启动信号以在电路装置元件中引起闩锁。作为闩锁效应的结果，可以销毁或者擦除电路装置元件、数据或者二者。

Description

用于提供用户启动的闩锁以销毁SRAM数据的系统和方法
技术领域
本公开内容涉及用于保护可编程器件——例如现场可编程门阵列（FPGA）或者其它可编程逻辑器件（PLD）——的编程数据以防复制和其它篡改的系统和方法。
背景技术
可编程逻辑器件具有比基于可擦除可编程只读存储器（“EPROM”）技术更小和更快的优点，这些可编程器件在静态随机存取存储器（“SRAM”）存储装置中存储它们的配置数据。然而SRAM存储装置是易失性的；它在掉电时不保持它的内容。因此，基于SRAM技术的可编程逻辑器件与非易失性存储装置用来在关断器件或者另外未向器件供电的时间期间保持配置编程数据，该配置编程数据包括用于各种常用功能（常称为“知识产权核心”）的由销售商提供的专有配置数据。可以例如用闪存的形式提供这样的非易失性存储装置，但是可以使用任何形式的非易失性存储装置，并且它可以在器件上或者与器件分离。遗憾的是，授权的用户却可以通过规避安全特征来访问敏感信息。
更早的系统通过实施各种安全算法（诸如加密算法）来解决这一顾虑。各自通过完全引用而并入于此的第5,768,372号和第5,915,017号共同转让的美国专利描述加密非易失性存储装置中存储的配置数据以及在向可编程器件中加载时解密它。然而可以通过用错误配置数据对器件进行攻击并且分析器件对错误数据的响应来解密一些密钥。特别难以防范这一类型的攻击，因为它是在器件进入其中实施许多安全算法的用户模式之前执行的。
发明内容
本公开内容涉及用于销毁或者擦除可编程集成电路器件中存储的数据、电路装置元件或者二者的系统和方法。
根据本公开内容的一些实施例，提供一种具有电路装置元件和逻辑电路装置的可编程集成电路器件。电路装置元件初始地耦合到负电源电压。逻辑电路装置可操作用于从负电源电压去耦合电路装置元件并且将去耦合的电路装置元件耦合到正电源电压。作为结果，可以在电路装置元件中引起闩锁（latch-up），并且可以销毁电路装置元件。
也提供操作这样的可编程集成电路器件的方法。
附图说明
公开内容的特征、其性质和各种优点将在考虑与附图结合进行的以下具体描述时变得清楚，在附图中，相似标号全篇指代相似部分，并且在附图中：
图1是根据一些实施例的示例集成电路器件的框图；
图2是根据一些实施例的示例CMOS结构的示意图；
图3是根据一些实施例的示例数据销毁系统的示意图；
图4是根据一些实施例的备选示例数据销毁系统的示意图；
图5是根据一些实施例的示例数据销毁系统的功能电路图；
图6是根据一些实施例的被执行以销毁或者擦除集成电路器件的选择的部分的示例步骤的流程图；并且
图7是根据一些实施例的被执行以销毁或者擦除集成电路器件的选择的部分的备选示例步骤的流程图。
具体实施方式
一般而言，可编程集成电路器件（诸如FPGA）包括用于执行逻辑功能的互补金属氧化物半导体（“CMOS”）电路装置元件和逻辑电路装置。CMOS是一种用于使用分别称为PMOS晶体管和NMOS晶体管的互补和对称成对p型和n型金属氧化物半导体场效应晶体管（“MOSFET”）来构造集成电路（“IC”）的技术。电路装置元件可以例如包括半导体区域、二极管、NMOS晶体管、PMOS晶体管、信号线、互连、逻辑门（例如AND、OR、NAND、NOR）、静态随机存取存储器SRAM、易失性或者非易失性存储器元件、任何其它适当元件或者结构或者其任何组合。在一些实施例中，电路装置元件可以存储数据。
对CMOS器件的主要顾虑之一是它们易受闩锁。闩锁是在集成电路（例如MOSFET电路）的电源线之间的低阻抗路径产生的短路类型，该短路类型产生寄生结构（例如PNP寄生双极型晶体管和NPN寄生双极型晶体管），该寄生结构可能销毁集成电路的恰当工作。寄生结构在功能上等效于在接通状态下锁存的寄生n-p-n-p或者p-n-p-n晶闸管，从而销毁电路操作。这一寄生结构产生在正电源电压与负电源电压之间的放大路径，该路径造成销毁电路装置。
可以用阻止闩锁发生这样的方式设计CMOS电路。例如可以用特定方式（例如通过将NMOS晶体管的p衬底接地、通过将PMOS晶体管的n阱连接到最高可用电压）偏置CMOS晶体管的衬底以通过关断本征双极型晶体管来防止闩锁。
响应于篡改或者未授权访问可编程器件，可以运用各种数据销毁技术以销毁或者擦除器件上存储的敏感信息。在一些实施例中，本公开内容的数据销毁系统可以销毁电路装置、擦除数据或二者。例如可以通过关断闩锁防止机制并且正向偏置固有寄生双极型晶体管以在器件的区域（诸如易失性密钥、熔断器块、任何其它适当区域或者其任何组合）中引起闩锁来减少或者消除SRAM数据剩磁。在一些实施例中，用户可以具有对响应于安全顾虑销毁选择的电路装置、擦除数据或者二者的控制。在一些实施例中，响应于篡改事件可以自动销毁选择的电路装置，可以自动擦除数据或者二者。
在一些实施例中，特定晶体管可以由可以在FPGA结构中操作的用户知识产权核心控制。这些晶体管在由用户IP设置成某个状态时在某些寄存器（比如密钥存储寄存器）中引起闩锁。
在一些实施例中，命令代码可以用来启动闩锁。在一些实施例中，可能需要输入命令代码以避免意外启动闩锁。例如在FPGA结构中操作的用户知识产权可以向控制模块（例如在硅衬底中制作的控制器状态机）中移位输入特定命令代码。在一个示例中，如果命令代码匹配用于启动闩锁的命令，则控制模块可以下拉活跃低信号。有效低信号可以称为启动信号。一旦驱动信号为低，闩锁可以出现并且擦除目标数据、销毁电路装置元件或者二者。在另一示例中，启动信号可以是有效高信号，可以驱动该有效高信号为低以便擦除目标数据、销毁电路装置元件或者二者。这里提供的示例仅为示例并且可以使用任何适当方法或者实现方式来执行。
在一些实施例中，可以实施选通系统以防止意外启动闩锁。选通系统可以包括用于防止意外闩锁的任何适当硬件。例如选通系统可以包括用于防止意外闩锁的逻辑电路装置（例如MOSFET）。
以下参照图1-7描述本公开内容的示例特征。
图1是根据本公开内容的一些实施例的示例集成电路器件100的框图。集成电路器件100是与实施具有电路装置销毁能力的数据销毁系统结合使用的适当架构的一个示例。例如器件100可以包括根据本公开内容的一些实施例的可以在现场可编程门阵列（“FPGA”）的结构中操作的用户知识产权可以控制的特定晶体管。在一些实施例中，可以使用其它架构，并且其它架构可以包括比所示部件更多或者更少的部件。
在一些实施例中，集成电路器件100可以是或者可以称为集成电路、可编程集成电路、可编程集成电路器件、可编程逻辑器件、可编程逻辑源、FPGA、任何其它适当术语或者其任何组合。例如器件100可以是FPGA。在另一示例中，器件100可以是专用集成电路（“ASIC”）。
可编程集成电路器件100可以包括核心102、外设104、任何其它适当部件或者其任何组合。在一些实施例中，器件100可以包括适合于与器件部件通信的电路装置。例如器件100中所示部件可以经由任何适当有线、无线或者二者的通信路径相互耦合，这些通信路径可以使用任何适当硬件、软件或者二者以用于有助于在部件之间传送数据和控制信号。
核心102可以包括可以根据例如用户已经编程的配置数据而配置的任何适当可编程逻辑电路装置。例如核心102可以可操作用于处置特定类型的数字信号处理算法或者如用户编程的任何其它适当操作。在一些实施例中，核心102可以包括安全块106，该安全块可以处理器件100的各种防篡改操作。例如一旦已经配置器件100，安全块106可以将防篡改技术运用于器件100。
外设104可以包括控制块110和寄存器112。在一些实施例中，外设104可以包括适合于与外围设备通信的电路装置。外围设备可以例如包括第二可编程集成电路器件、用户设备、服务器、数据库、任何其它适当设备或者其任何组合。通信电路装置可以例如包括USB接口、IEEE1394接口、SVGA接口、输入/输出（“I/O”）端口、JTAG I/O端口、调制解调器、无线接口、任何其它适当电路装置或者接口，或者其任何组合。
控制块110可以总体控制核心102的配置并且可以处置与核心102的配置关联的各种其它任务，诸如加密、解密、压缩、解压、任何其它适当过程或者其任何组合。
在一些实施例中，控制块110可以通过任何适当有线、无线或者二者的通信路径、接口或者二者接收编程目标文件（“POF”）114。POF114可以例如包括来自用户或者制造商的配置数据，该配置数据可以用来配置核心102、各种安全选项（例如在寄存器112或者安全块106中存储的防篡改安全选项）或者二者。
寄存器112可以位于外设104、核心102、任何其它适当位置或者其任何组合中。在一些实施例中，寄存器112可以包括用于例如存储加密密钥、安全选项信息、安全选项配置、任何其它适当信息或者其任何组合的任何适当类型的易失性、非易失性或者二者的寄存器。
在一些实施例中，寄存器112可以包括数据、一个或者多个电路装置元件或者二者，诸如一个或者多个寄存器、CMOS电路装置元件、电池、熔断器、任何其它适当电路装置元件或者数据，或者其任何组合。例如寄存器112可以包括存储数据的SRAM电路装置元件。本公开内容的数据销毁系统可以选择性地擦除存储的数据和/或可以选择性地销毁SRAM电路装置元件。
在一些实施例中，寄存器112可以用来存储加密密钥，控制块110可以使用该加密密钥来解密、加密POF114中的配置数据或者二者。在一些实施例中，加密数据可以基于高级加密标准（“AES”）。
在一些实施例中，器件100可以耦合到用户设备以提供对器件100的选择的部分的访问或者销毁或者擦除这些部分的能力。用户设备可以例如包括用于提供与用户的交互的任何适当硬件、软件或者二者，从而有助于传送数据和控制信号。例如用户设备可以是个人计算机。
在一些实施例中，可以响应于经由用户设备提供的启动命令或者信号选择性地销毁或者擦除器件100的选择的部分，诸如电路装置元件、数据或者二者。例如可以通过响应于器件100的核心102提供的启动信号在特定电路装置元件（例如晶体管）中引起闩锁来选择性地销毁或者擦除寄存器112（例如密钥存储寄存器）中存储的密钥。在示例中，器件100的核心102可以响应于用户例如向被设计到硅衬底中的控制器状态机中输入特定命令代码来提供启动信号。在另一示例中，核心102可以响应于攻击（例如篡改事件）提供启动信号。在第13/097,816、13/097,205、13/098,315、13/098,074和13/098,316（代理案号分别为000174-0708-101/A03694、000174-0710-101/A03696、000174-0713-101/A03699、000174-0714-101/A03700和000174-0715-101/A03701）号共同未决、共同转让的美国专利申请中讨论关于各种篡改检测电路装置、防篡改选项和防篡改操作的更多细节，通过引用将它们整体并入本文。
图2是示例CMOS结构200的示意图。可以例如在图1中所示可编程集成电路器件100中包括CMOS结构200。
可以使用传统集成电路制作工艺（例如氧化、掺杂、沉积、光刻、蚀刻、任何其它适当过程或者其任何组合）在半导体衬底（例如硅、绝缘体上硅（“SOI”）、锗、砷化镓或者任何其它适当衬底）上制作CMOS结构200。CMOS结构200可以包括正掺杂（“p型”）区域（例如用硼掺杂的本征硅）和负掺杂（“n型”）区域（例如用砷、磷或者锑掺杂的本征硅）。在一些实施例中，可以在非本征（例如体n型或者p型）衬底上制作CMOS结构200。
CMOS结构200可以例如包括非本征p型衬底202（标注为“P衬底”）、p型金属氧化物半导体场效应（“PMOS”）晶体管204和n型金属氧化物半导体场效应晶体管（“NMOS”）晶体管206。
PMOS晶体管204可以例如包括n型阱（“n阱”）区域208（标注为“N阱”）、p型源极区域210、p型漏极区域212、n型沟道区域214、栅极绝缘区域216和栅极区域218。
NMOS晶体管206可以例如包括n型源极区域230、n型漏极区域232、p型沟道区域234、栅极绝缘区域236和栅极区域238。
在示例中，CMOS结构200可以是CMOS反相器，该CMOS反相器具有耦合到正电源电压250（例如VCC、VDD）的p型源极区域210、耦合到负电源电压252（例如接地（“GND”）VSS）的n型源极区域230、耦合到输入电压254（例如VIN）的栅极区域218和栅极区域238以及耦合到输出电压256（例如VOUT）的p型漏极区域212和n型漏极区域232。
在输入电压254为低时，可以向栅极区域218和238施加低栅极电压，这可以造成n型沟道区域214进入低阻状态并且p型沟道区域234进入高阻状态。因此，在存在向栅极区域218和238施加的低栅极电压时PMOS晶体管204将导通并且NMOS206将不导通，这可以造成输出电压256为高电压。
在输入电压254为高时，可以向栅极区域218和238施加高栅极电压，这可以造成n型沟道区域214进入高阻状态并且p型沟道区域234进入低阻状态。因此，在存在向栅极区域218和238施加的高栅极电压时NMOS晶体管206将导通并且PMOS204将不导通，这可以造成输出电压256为低电压。
PMOS晶体管204的p型漏极区域212和NMOS晶体管206的n型漏极区域232互补；在输入电压254为低时，输出电压250为高，并且在输入电压254为高时，输出电压250为低。因此，CMOS结构200的输出（例如输出电压256）是去往CMOS结构200的输入（例如输入电压254）的反相。
CMOS结构200可以固有地包含寄生PNP双极型晶体管260和寄生NPN双极型晶体管262，这些双极型晶体管具有寄生电阻器264（标注为“RWELL”）和寄生电阻器266（标注为“RSUBSTRATE”）。在稳态CMOS操作之下，寄生双极型晶体管260和262可以不有效，因为它们未被正向偏置（例如VBE=0）。在瞬态条件（例如在栅极区域218和238上或者在漏极区域212和232上出现的瞬态）之下，如果寄生双极型晶体管260和262开始导通（例如VBE>0.7伏特），则闩锁可能出现。闩锁可能造成CMOS结构200的灾难性故障，因为闩锁效应为再生性的。在闩锁期间，寄生双极型晶体管260和262可以表现如同晶闸管，该晶闸管可以向运载大电流并且将正电源电压250短接到负电源电压252。
在一些实施例中，PMOS晶体管204包括n型n阱抽头（“n抽头”）区域220并且NMOS晶体管206可以包括p型衬底抽头（“p抽头”）区域240以防止闩锁。例如p抽头区域240可以连接到在器件上可用的最负电压（例如接地）并且n抽头区域220可以连接到在器件上可用的最正电压（例如VCC）以通过保证所有结保持反向偏置来防止闩锁。
参照图3-5描述根据本公开内容的一些实施例的可操作用于引起闩锁的示例数据销毁系统。
图3是具有电路装置销毁能力的示例数据销毁系统300的示意图。数据销毁系统300是具有数据销毁能力的适当架构的一个示例。可以例如在图1中所示可编程集成电路器件100中实施数据销毁系统300。在一些实施例中，数据销毁系统300可以包括根据本公开内容的一些实施例的特定晶体管，这些晶体管可以由用户知识产权（例如核心102）控制以通过在特定电路装置元件（例如晶体管、SRAM）中引起闩锁来销毁或者擦除器件100的选择的部分，诸如数据、电路装置元件或者二者（例如密钥存储寄存器、SRAM剩磁）。在一些实施例中，可以使用其它架构，并且其它架构可以包括比所示部件更多或者更少的部件。
在示例中，控制块（例如图1中所示控制块）可以在上电期间禁用通过JTAG I/O端口（例如在图1中所示外设104中的JTAG I/O端口）可访问的数据。如果改写（override）这一禁用机制，则可以向核心（例如图1中所示核心102）确立信号，其中用户IP然后可以评估动作过程。如果用户IP认为改写尝试是威胁，则它然后可以清除易失性密钥或者适当元件的任何组合，并且启动数据销毁系统300以进一步销毁或者擦除有可能获得对在其中存储的敏感信息（例如密钥值）的访问。
数据销毁系统300可以包括用于销毁或者擦除集成电路器件的选择的部分（例如电路装置元件、数据）的任何适当硬件、软件或者二者。在一些实施例中，数据销毁系统300可以包括CMOS结构302，该CMOS结构耦合到能够响应于启动信号370部分地或者完全地销毁CMOS结构302的逻辑电路装置386。例如CMOS结构302可以包含敏感信息（诸如易失性密钥），并且数据销毁系统300可以响应于启动信号370销毁CMOS结构302或者擦除在其中存储的数据。
可以使用传统集成电路制作工艺在半导体衬底上制作CMOS结构302。CMOS结构302可以包括p型区域和负掺杂n型区域。在一些实施例中，可以在非本征衬底上制作CMOS结构302。例如可以在非本征p型衬底（标注为“P衬底”）上制作CMOS结构302。
CMOS结构302可以例如包括PMOS晶体管304和NMOS晶体管306。PMOS晶体管304可以例如包括n型阱区域308（标注为“N阱”）、p型源极区域310、p型漏极区域312、n型沟道区域314、栅极绝缘区域316、栅极区域318和n抽头区域320。NMOS晶体管306可以例如包括n型源极区域330、n型漏极区域332、p型沟道区域334、栅极绝缘区域336、栅极区域338、p抽头区域340和p抽头区域342。在一些实施例中，p抽头区域340和342可以是单个p抽头区域。在一些实施例中，NMOS晶体管306可以包括p型阱区域。
CMOS结构302可以固有地包含寄生PNP双极型晶体管360和寄生NPN双极型晶体管362，这些双极型晶体管具有寄生电阻器364（例如RWELL）和寄生电阻器366（例如RSUBSTRATE）。如果寄生双极型晶体管360和362开始导通（例如VBE>0.7伏特），则闩锁可能出现。
在一些实施例中，p型源极区域310可以耦合到正电源电压350，n抽头区域320可以耦合到正电源电压352，n型源极区域330可以耦合到负电源电压354，栅极区域318和栅极区域338可以耦合到输入电压，并且p型漏极区域312和n型漏极区域332可以耦合到输出电压。
在一些实施例中，数据销毁系统300可以可操作用于通过引起闩锁来销毁CMOS结构302。例如数据销毁系统300可以包括NMOS晶体管372、PMOS晶体管374、任何其它适当部件或者其任何组合。例如p抽头区域340可以经由NMOS晶体管372耦合到负电源电压356，并且p抽头区域342可以经由PMOS晶体管374耦合到正电源电压358。
在一些实施例中，数据销毁系统300可以在非销毁操作状态下。非销毁操作状态可以由在线路370上的高电压表征。可以向晶体管372和374的栅极区域施加在线路370上的高电压。因而NMOS晶体管372可以初始地在导通状态下，并且PMOS晶体管374可以初始地在非导通状态下。因此，在非销毁操作中，NMOS晶体管306可以耦合到负电源电压356，并且寄生双极型晶体管360和362可以不有效，因为它们未被正向偏置（例如VBE=0）。
在一些实施例中，数据销毁系统300可以进入销毁操作状态。可以通过响应于启动信号（例如用户输入的命令代码、篡改事件）将在线路370上的电压下拉至低电压来引起该状态。可以向晶体管372和374的栅极区域施加在线路370上的低电压。因而NMOS晶体管372可以进入非导通状态从而禁用p抽头区域340到负电源电压356的连接，并且允许衬底的电压浮动。PMOS晶体管374可以进入导通状态，从而启用p抽头区域342到正电源电压358的连接并且提高衬底的电压。因此，在销毁操作之下，NMOS晶体管306可以变成耦合到正电源电压358，并且寄生双极型晶体管360和362可以在它们变成正向偏置（例如VBE>0.7伏特、VN_WELL<VCC–0.7伏特）时开始导通。闩锁可能造成CMOS结构302的灾难性故障，因为闩锁效应为再生性的。
图4是根据本公开内容的一些实施例的具有数据销毁能力的备选示例数据销毁系统400的示意图。数据销毁系统400是具有电路销毁能力的适当架构的一个示例。可以例如在图1中所示可编程集成电路器件100中实施数据销毁系统400。例如数据销毁系统400可以包括根据本公开内容的一些实施例的特定晶体管，这些晶体管可以由用户知识产权控制以通过在特定电路装置元件（例如晶体管）中引起闩锁来销毁或者擦除器件100的选择的部分，诸如数据、电路装置元件或者二者（例如密钥存储寄存器）。在一些实施例中，可以使用其它架构，并且其它架构可以包括比所示部件更多或者更少的部件。
数据销毁系统400可以包括用于销毁或者擦除可编程集成电路器件的选择的部分（例如电路装置元件、数据）的任何适当硬件、软件或者二者。在一些实施例中，数据销毁系统400可以包括CMOS结构402，该CMOS结构耦合到能够响应于启动信号470部分地或者完全地销毁CMOS结构402的逻辑电路装置。例如CMOS结构402可以耦合到逻辑电路装置486，该逻辑电路装置可操作用于从接地去耦合（decouple）CMOS结构402的衬底、从VCC去耦合CMOS结构402的阱区域并且引起闩锁。
可以使用传统集成电路制作工艺在半导体衬底上制作CMOS结构402。CMOS结构402可以包括p型区域和负掺杂n型区域。在一些实施例中，可以在非本征衬底上制作CMOS结构402。例如可以在非本征p型衬底（标注为“P衬底”）上制作CMOS结构402。
CMOS结构402可以例如包括PMOS晶体管404和NMOS晶体管406。PMOS晶体管404可以例如包括n型阱区域408（标注为“N阱”）、p型源极区域410、p型漏极区域412、n型沟道区域414、栅极绝缘区域416、栅极区域418、n抽头区域420和n抽头区域422。在一些实施例中，n抽头区域420和422可以是单个n抽头区域。NMOS晶体管406可以例如包括n型源极区域430、n型漏极区域432、p型沟道区域434、栅极绝缘区域436、栅极区域438、p抽头区域440和p抽头区域442。在一些实施例中，NMOS晶体管406可以包括p型阱区域。
CMOS结构402可以固有地包含寄生PNP双极型晶体管460和寄生NPN双极型晶体管462，这些双极型晶体管具有寄生晶体管464（例如RWELL）和寄生电阻器466（例如RSUBSTRATE）。如果寄生双极型晶体管460和462开始导通（例如VBE>0.7伏特），则闩锁可能出现。
在一些实施例中，p型源极区域410可以耦合到正电源电压450，n型源极区域430可以耦合到负电源电压454，栅极区域418和栅极区域438可以耦合到输入电压，并且p型漏极区域412和n型漏极区域432可以耦合到输出电压。
在一些实施例中，数据销毁系统400可以可操作用于通过引起闩锁来销毁CMOS结构402。例如数据销毁系统400可以NMOS晶体管472、PMOS晶体管474、反相器480、NMOS晶体管492、PMOS晶体管494、任何其它适当部件或者其任何组合。例如p抽头区域440可以经由NMOS晶体管472耦合到负电源电压456，并且p抽头区域442可以经由PMOS晶体管474耦合到正电源电压458。在另一示例中，n抽头区域420可以经由PMOS晶体管494耦合到正电源电压452，并且n抽头区域422可以经由NMOS晶体管492耦合到负电源电压496。
在一些实施例中，数据销毁系统400可以在非销毁操作状态下。非销毁操作状态可以以在线路470上的高电压为例。在一些实施例中，可以向晶体管472和474的栅极区域施加在线路470上的高电压。因而，NMOS晶体管472可以初始地在导通状态下，并且PMOS晶体管474可以初始地在非导通状态下。因此，在非销毁操作之下，NMOS晶体管406可以耦合到负电源电压456，并且寄生双极型晶体管460和462可以不有效，因为它们未被正向偏置（例如VBE=0）。
在一些实施例中，非销毁操作状态可以以向反相器480施加在线路470上的高电压作为输入为例，该反相器可以输出在线路490上的低电压信号。反相器480可以包括NMOS晶体管482、PMOS晶体管484、任何其它适当电路装置（例如NMOS晶体管和电阻器、PMOS晶体管和电阻器、双极结型晶体管）或者其任何组合或者配置。可以向晶体管492和494的栅极区域施加在线路490上的低电压。因而，NMOS晶体管492可以初始地在非导通状态下，并且PMOS晶体管494可以初始地在导通状态下。因此，在非销毁操作之下，PMOS晶体管404可以耦合到正电源电压452，并且寄生双极型晶体管460和462可以不有效，因为它们未被正向偏置（例如VBE=0）。
在一些实施例中，数据销毁系统400可以进入销毁操作状态。可以通过响应于启动信号（例如用户输入的命令代码、篡改事件）将在线路470上的电压下拉至低电压来引起销毁操作状态。可以向晶体管472和474的栅极区域施加在线路470上的低电压。因而，NMOS晶体管472可以进入非导通状态，从而禁用p抽头区域440到负电源电压456的连接，并且允许衬底的电压浮动。PMOS晶体管474可以进入导通状态，从而启用p抽头区域442到正电源电压458的连接并且提高衬底的电压。因此，在销毁操作之下，NMOS晶体管406可以变成耦合到正电源电压458，并且寄生双极型晶体管460和462可以在它们变成正向偏置（例如VBE>0.7伏特、VN_WELL<VCC–0.7伏特）时开始导通。闩锁可能造成CMOS结构402的灾难性故障，因为闩锁效应为再生性的。
在一些实施例中，可以通过向反相器480施加在线路470上的低电压作为输入来引起销毁操作状态，该反相器可以输出在线路490上的高电压信号。可以向晶体管492和494的栅极区域施加在线路490上的高电压。因而，PMOS晶体管494可以进入非导通状态，从而禁用n抽头区域420到正电源电压452的连接。NMOS晶体管492可以进入导通状态，从而禁用n抽头区域422到负电源电压496的连接并且降低衬底的电压。因此，在销毁操作之下，PMOS晶体管404可以变成耦合到负电源电压496，并且寄生双极型晶体管460和462可以在它们变成正向偏置（例如VBE>0.7伏特、VN_WELL<VCC–0.7伏特）时开始导通。闩锁可能造成CMOS结构402的灾难性故障，因为闩锁效应为再生性的。
图5是根据本公开内容的一些实施例的具有电路装置销毁能力的示例数据销毁系统500的功能电路图。数据销毁系统500是具有数据销毁能力的适当架构的一个示例。可以例如在图1中所示可编程集成电路器件100中实施数据销毁系统500。例如数据销毁系统500可以包括根据本公开内容的一些实施例的晶体管，这些晶体管可以由用户知识产权控制以通过在特定电路元件（例如晶体管）中引起闩锁来销毁或者擦除器件100的选择的部分，诸如数据、电路装置元件或者二者（例如密钥存储寄存器）。在一些实施例中，可以使用其它架构，并且其它架构可以包括比所示部件更多或者更少的部件。
数据销毁系统500可以包括用于销毁或者擦除可编程集成电路器件的选择的部分的任何适当硬件、软件或者二者。在一些实施例中，数据销毁系统500可以包括CMOS结构502，该CMOS结构耦合到能够响应于启动信号570部分地或者完全地销毁CMOS结构502的逻辑电路装置586。例如CMOS结构502可以耦合到可操作用于从接地去耦合CMOS结构502的衬底并且引起闩锁的逻辑电路装置。
可以使用传统集成电路制作工艺在半导体衬底上制作CMOS结构502。CMOS结构502可以包括p型区域和负掺杂n型区域。在一些实施例中，可以在非本征衬底上制作CMOS结构502。例如可以在非本征p型衬底上制作CMOS结构502。
CMOS结构502可以例如包括一个或者多个NMOS晶体管506、电阻连接542、任何其它适当电路装置（例如一个或者多个PMOS晶体管、一个或者多个附加二极管、一个或者多个掺杂区域）或者其任何组合。一个或者多个NMOS晶体管506可以例如包括一个或者多个p抽头区域540、任何其它适当电路装置或者其任何组合。电阻连接542可以例如包括位于p阱或者非本征p型衬底中的p抽头区域以提供与例如p阱衬底的电阻连接。
CMOS结构502可以固有地包含寄生PNP和NPN双极型晶体管，这些双极型晶体管具有寄生阱和衬底电阻器。如果寄生双极型晶体管开始导通（例如VBE>0.7伏特），则闩锁可能出现。
在一些实施例中，数据销毁系统500可以可操作用于引起闩锁来销毁CMOS结构502。例如数据销毁系统500可以包括NMOS晶体管572、PMOS晶体管574、任何其它适当部件或者其任何组合。例如一个或者多个p抽头区域540可以经由NMOS晶体管572耦合到负电源电压556，并且电阻连接542可以经由PMOS晶体管574耦合到正电源电压558。
在一些实施例中，数据销毁系统500可以在非销毁操作状态下。非销毁操作状态可以以在线路570上的高电压为例。可以向晶体管572和574的栅极区域施加在线路570上的高电压。因而，NMOS晶体管572可以初始地在导通状态下，并且PMOS晶体管574可以初始地在非导通状态下。因此，在非销毁操作之下，一个或者多个NMOS晶体管506可以耦合到负电源电压556，并且寄生双极型晶体管可以不有效，因为它们未被正向偏置（例如VBE=0）。
在一些实施例中，数据销毁系统500可以进入销毁操作状态。可以通过响应于启动信号（例如用户输入的命令代码、篡改事件）将在线路570上的电压下拉至低电压来引起销毁操作状态。可以向晶体管572和574的栅极区域施加在线路570上的低电压。因而，NMOS晶体管572可以进入非导通状态，从而禁用一个或者多个p抽头区域540到负电源电压556的连接并且允许衬底的电压浮动。PMOS晶体管574可以进入导通状态，从而启用电阻连接542到正电源电压558的连接并且提高衬底的电压。因此，在销毁操作之下，一个或者多个NMOS晶体管506可以变成耦合到正电源电压558，并且寄生双极型晶体管可以在它们变成正向偏置（例如VBE>0.7伏特、VN_WELL<VCC–0.7伏特）时开始导通。闩锁可能造成CMOS结构502的灾难性故障，因为闩锁效应为再生性的。
图6示出根据本公开内容的一些实施例的用于销毁或者擦除集成电路器件的选择的部分的示例过程600。在一些实施例中，图1中所示核心102、任何其它适当部件或者电路装置或者其任何组合可以例如响应于用户使用用户设备输入命令、电子电路装置检测到篡改事件、任何其它适当动作或者其任何组合来提供启动信号（例如在图3中所示线路370、图4中所示线路470、图4中所示线路490、图5中所示线路570上的信号）。
在步骤602，数据销毁系统可以根据本公开内容的一些实施例通过任何适当通信路径、网络或者二者接收启动信号。启动信号可以例如是在初始地高电压信号线路上的低电压信号。
在步骤604，数据销毁系统可以从负电压电源去耦合电路装置元件（诸如晶体管（例如图3中所示NMOS晶体管306、图4中所示406、图5中所示506）），从而允许衬底的电压浮动。可以向晶体管372的栅极区域施加在图3中所示线路370上的低电压。因而，NMOS晶体管372可以进入非导通状态，从而禁用p抽头区域340到负电源电压356的连接并且允许衬底的电压浮动。
在步骤606，数据销毁系统可以将去耦合的电路装置元件耦合到正电压电源，从而允许衬底的电压增加。例如可以向晶体管374的栅极区域施加在图3中所示线路370上的低电压。因而，PMOS晶体管374可以进入导通状态，从而启用p抽头区域342到正电源电压358的连接并且提高衬底的电压。
作为在示例过程600中执行的步骤的结果，可以在电路装置元件中引起闩锁，并且闩锁可以使电路装置元件、数据或者二者被销毁或者擦除。例如图3中所示NMOS晶体管306可以变成从负电源电压356去耦合并且耦合到正电源电压358。寄生双极型晶体管360和362然后可以在它们变成正向偏置（例如VBE>0.7伏特、VN_WELL<VCC–0.7伏特）时开始导通。闩锁可能造成CMOS结构302的灾难性故障，因为闩锁效应为再生性的。
图7示出根据本公开内容的一些实施例的用于销毁或者擦除集成电路器件的选择的部分的备选示例过程700。在一些实施例中，图1中所示核心102、任何其它适当部件或者电路装置或者起任何组合可以例如响应于用户使用用户设备输入命令、电子电路装置检测到篡改事件、任何其它适当动作或者其任何组合来提供启动信号（例如在图3中所示线路370、图4中所示线路470、图4中所示线路490、图5中所示线路570上的信号）。
在步骤702，数据销毁系统可以根据本公开内容的一些实施例通过任何适当通信路径、网络或者二者接收启动信号。启动信号可以例如是在初始地高电压信号线路上的低电压信号。
在步骤704，数据销毁系统可以从负电压电源去耦合第一电路装置元件（诸如NMOS晶体管（例如图3中所示NMOS晶体管306、图4中所示NMOS晶体管406、图5中所示NMOS晶体管506）），从而允许衬底的电压浮动。可以向晶体管472的栅极区域施加在图4中所示线路470上的低电压。因而，NMOS晶体管472可以进入非导通状态，从而禁用p抽头区域440到负电源电压456的连接并且允许衬底的电压浮动。
在步骤706，数据销毁系统可以将去耦合的第一电路装置元件耦合到正电压电源，从而允许衬底的电压增加。例如可以向晶体管474的栅极区域施加在图4中所示线路470上的低电压。因而，PMOS晶体管474可以进入导通状态，从而启用p抽头区域442到正电源电压458的连接并且提高衬底的电压。
在步骤708，数据销毁系统可以从正电压电源去耦合第二电路装置元件（诸如PMOS晶体管（例如图3中所示PMOS晶体管304、图4中所示PMOS晶体管），从而允许n型阱区域的电压减少。例如，可以向反相器480施加在图4中所示线路470上的低电压作为输入，该反相器可以输出在线路490上的高电压信号（例如反相的启动信号）。可以向PMOS晶体管494的栅极区域施加在线路490上的高电压。因而，PMOS晶体管494可以进入非导通状态，从而禁用n抽头区域420到正电源电压452的连接并且允许阱区域408的电压减少。
在步骤710，数据销毁系统可以将去耦合的第二电路装置元件耦合到负电压电源，从而允许衬底的电压减少。例如可以向NMOS晶体管492的栅极区域施加在图4中所示线路490上的高电压。因而，NMOS晶体管492可以进入导通状态，从而启用n抽头区域422到负电源电压496的连接并且降低衬底的电压。
作为在示例过程700中执行的步骤的结果，可以在第一和第二电路装置元件中引起闩锁，并且闩锁可以使第一电路装置元件、第二电路装置元件、数据、任何其它适当元件或者其任何组合被销毁或者擦除。启动信号可以指示第一电路装置元件、第二电路装置元件或者二者的销毁。在一些实施例中，启动信号可以在一个实施例中指示第一、第二和第四电路装置元件的销毁并且在不同实施例中指示第一和第四电路装置元件的销毁。换而言之，这里描述的系统可编程。例如图4中所示NMOS晶体管406可以变成从负电源电压456去耦合并且耦合到正电源电压458。图4中所示PMOS晶体管404可以变成从正电源电压452去耦合并且耦合到负电源电压496。寄生双极型晶体管460和462然后可以在它们变成正向偏置（例如VBE>0.7伏特、VN_WELL<VCC–0.7伏特）时开始导通。闩锁可能造成CMOS结构402的灾难性故障，因为闩锁效应为再生性的。
将理解前文仅举例说明公开内容的原理并且除了出于示例而非限制的目的来呈现的描述的实施例可以实现公开内容。也将理解这里讨论的任何部件可以包括任何适当硬件、软件或者其任何组合。

Claims (20)

1.一种集成电路器件，包括：
电路装置元件，可操作用于存储数据；以及
逻辑电路装置，耦合到所述电路装置元件，所述逻辑电路装置可操作用于：
接收用于销毁所述电路装置元件的启动信号，并且
响应于所述启动信号而在所述电路装置元件中引起闩锁。
2.根据权利要求1所述的集成电路器件，其中所述电路装置元件耦合到负电源电压，并且其中所述逻辑电路装置包括：
第一晶体管，耦合到所述电路装置元件和所述负电源电压，其中所述第一晶体管包括操作用于接收所述启动信号的输入；以及
第二晶体管，耦合到所述电路装置元件和正电源电压，其中所述第二晶体管包括操作用于接收所述启动信号的输入；
其中所述逻辑电路装置还可操作用于：
至少部分基于所述第一晶体管的操作从所述负电源电压去耦合所述电路装置元件，并且
至少部分基于所述第二晶体管的操作将从所述负电源电压去耦合的所述电路装置元件耦合到所述正电源电压。
3.根据权利要求1所述的集成电路器件，其中所述启动信号是低电压信号。
4.根据权利要求1所述的集成电路器件，其中所述集成电路器件是可编程集成电路器件。
5.根据权利要求1所述的集成电路器件，其中所述电路装置元件包括CMOS结构。
6.根据权利要求1所述的集成电路器件，其中所述电路装置元件包括易失性存储器元件。
7.根据权利要求6所述的集成电路器件，其中所述易失性存储器元件可操作用于存储易失性密钥。
8.根据权利要求1所述的集成电路器件，其中所述电路装置元件包括非易失性存储器元件。
9.根据权利要求1所述的集成电路器件，其中响应于用户命令生成所述启动信号。
10.根据权利要求1所述的集成电路器件，其中响应于篡改事件生成所述启动信号。
11.一种用于销毁集成电路器件的选择的部分的方法，所述方法包括：
接收用于销毁电路装置元件的启动信号；并且
响应于所述启动信号而在所述电路装置元件中引起闩锁。
12.根据权利要求11所述的方法，其中所述电路装置元件耦合到负电源电压，所述方法还包括：
向耦合到所述负电源电压和所述电路装置元件的第一晶体管提供所述启动信号；并且
向耦合到正电源电压和所述电路装置元件的第二晶体管提供所述启动信号；
至少部分基于所述第一晶体管的操作从所述负电源电压去耦合所述电路装置元件，并且
至少部分基于所述第二晶体管的操作将从所述负电源电压去耦合的所述电路装置元件耦合到所述正电源电压。
13.根据权利要求11所述的方法，其中所述启动信号是低电压信号。
14.根据权利要求11所述的方法，其中所述从所述负电源电压去耦合所述电路装置元件包括从所述负电源电压去耦合NMOS晶体管。
15.根据权利要求11所述的方法，其中所述去耦合包括从负电源电压去耦合CMOS结构。
16.根据权利要求11所述的方法，其中所述电路装置元件包括易失性存储器元件。
17.根据权利要求11所述的方法，其中所述电路装置元件包括非易失性存储器元件。
18.根据权利要求11所述的方法，其中响应于用户命令和篡改事件之一生成所述启动信号。
19.一种用于销毁集成电路器件的选择的部分的系统，包括：
逻辑电路装置，耦合到电路装置元件，其中所述电路装置元件可操作用于存储数据，所述逻辑电路装置可操作用于：
接收用于销毁所述电路装置元件的启动信号；并且
响应于所述启动信号而在所述电路装置元件中引起闩锁。
20.根据权利要求19所述的系统，其中所述电路装置元件包括易失性密钥。
CN201280030643.XA 2011-04-29 2012-04-10 用于提供用户启动的闩锁以销毁sram数据的系统和方法 Active CN103620963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/097,787 US8581617B2 (en) 2011-04-29 2011-04-29 Systems and methods for providing user-initiated latch up to destroy SRAM data
US13/097,787 2011-04-29
PCT/US2012/032858 WO2012148658A2 (en) 2011-04-29 2012-04-10 Systems and methods for providing user-initiated latch-up to destroy sram data

Publications (2)

Publication Number Publication Date
CN103620963A true CN103620963A (zh) 2014-03-05
CN103620963B CN103620963B (zh) 2016-08-24

Family

ID=47067415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030643.XA Active CN103620963B (zh) 2011-04-29 2012-04-10 用于提供用户启动的闩锁以销毁sram数据的系统和方法

Country Status (4)

Country Link
US (1) US8581617B2 (zh)
EP (1) EP2702691B1 (zh)
CN (1) CN103620963B (zh)
WO (1) WO2012148658A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8719957B2 (en) 2011-04-29 2014-05-06 Altera Corporation Systems and methods for detecting and mitigating programmable logic device tampering
US9106232B2 (en) * 2013-09-25 2015-08-11 Microsemi SoC Corporation SONOS FPGA architecture having fast data erase and disable feature
US9479176B1 (en) * 2013-12-09 2016-10-25 Rambus Inc. Methods and circuits for protecting integrated circuits from reverse engineering
US9431354B2 (en) 2014-11-06 2016-08-30 International Business Machines Corporation Activating reactions in integrated circuits through electrical discharge
US9941004B2 (en) 2015-12-30 2018-04-10 International Business Machines Corporation Integrated arming switch and arming switch activation layer for secure memory
US9970102B2 (en) 2016-02-08 2018-05-15 International Business Machines Corporation Energy release using tunable reactive materials
US9859227B1 (en) 2016-06-30 2018-01-02 International Business Machines Corporation Damaging integrated circuit components
US9830974B1 (en) * 2017-01-22 2017-11-28 Ambiq Micro, Inch SRAM with active substrate bias
US10204875B2 (en) * 2017-04-12 2019-02-12 The United States Of America, As Represented By The Secretary Of The Navy Systems and methods for inhibiting backend access to integrated circuits by integrating photon and electron sensing latch-up circuits
DE102017124354A1 (de) * 2017-10-18 2019-04-18 Infineon Technologies Ag Verfahren und vorrichtung zum verarbeiten von daten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736777A (en) * 1995-12-29 1998-04-07 Intel Corporation Method and apparatus for fast self-destruction of a CMOS integrated circuit
US20060109117A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Apparatus and Method of Intelligent Multistage System Deactivation
CN101261663A (zh) * 2007-03-06 2008-09-10 国际商业机器公司 保护安全电子模块免受攻击的方法和系统
US20110043245A1 (en) * 2006-05-10 2011-02-24 Nadine Buard Component provided with an integrated circuit comprising a cryptorocessor and method of installation thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552338A (en) 1994-09-26 1996-09-03 Intel Corporation Method of using latchup current to blow a fuse in an integrated circuit
US5768372A (en) 1996-03-13 1998-06-16 Altera Corporation Method and apparatus for securing programming data of a programmable logic device
US9704817B2 (en) 2007-09-06 2017-07-11 Qortek, Inc. Integrated laser auto-destruct system for electronic components
WO2009069972A2 (en) * 2007-11-29 2009-06-04 Samsung Electronics Co., Ltd. A method for destructive readout of data in case of mobile theft

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736777A (en) * 1995-12-29 1998-04-07 Intel Corporation Method and apparatus for fast self-destruction of a CMOS integrated circuit
US20060109117A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Apparatus and Method of Intelligent Multistage System Deactivation
US20110043245A1 (en) * 2006-05-10 2011-02-24 Nadine Buard Component provided with an integrated circuit comprising a cryptorocessor and method of installation thereof
CN101261663A (zh) * 2007-03-06 2008-09-10 国际商业机器公司 保护安全电子模块免受攻击的方法和系统

Also Published As

Publication number Publication date
EP2702691B1 (en) 2017-11-08
WO2012148658A2 (en) 2012-11-01
US20120274350A1 (en) 2012-11-01
EP2702691A2 (en) 2014-03-05
WO2012148658A3 (en) 2013-01-10
EP2702691A4 (en) 2015-04-29
US8581617B2 (en) 2013-11-12
CN103620963B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN103620963A (zh) 用于提供用户启动的闩锁以销毁sram数据的系统和方法
Helfmeier et al. Breaking and entering through the silicon
Wollinger et al. How secure are FPGAs in cryptographic applications?
US20190131312A1 (en) Memory device and memory cell
CN109326563B (zh) 检测集成电路的衬底从背侧减薄的方法和相关集成电路
CN104969349B (zh) 具有防止逆向工程特性的半导体器件
EP3043281B1 (en) Device and method for generating identification key
US11063756B1 (en) Secure intra-chip hardware micro-segmentation using charged particle beam processing
KR101860630B1 (ko) 기능 프로그래밍이 가능한 전기회로 및 이의 작동 방법
US9948305B2 (en) Integrated circuit and electronic apparatus
US20200058602A1 (en) Semiconductor Device Having Features to Prevent Reverse Engineering
CN109492437B (zh) 具有用于检测对芯片的攻击的电路的芯片
KR102439623B1 (ko) 안티퓨즈 프로그래밍 전압의 제어된 수정을 위한 방법, 안티퓨즈 회로, 및 컴퓨팅 시스템
US11031779B2 (en) Memory system with a random bit block
JP4759085B2 (ja) クリプトプロセッサを有する集積回路を備えたコンポーネントおよびその設置方法
CN110783329A (zh) 具有防止反向工程的特征的半导体器件
TW202006533A (zh) 隨機位元產生器及隨機數值產生器
US11508667B1 (en) Embedded shield for protection of memory cells
Wollinger et al. Security aspects of FPGAs in cryptographic applications
US20160099219A1 (en) Semiconductor Device Having Features to Prevent Reverse Engineering
Skorobogatov Hardware security evaluation of MAX 10 FPGA
EP2179419B1 (en) Secure storage of a codeword within an integrated circuit
US9106232B2 (en) SONOS FPGA architecture having fast data erase and disable feature
US11695011B2 (en) Integrated circuit layout cell, integrated circuit layout arrangement, and methods of forming the same
US20240202305A1 (en) Two-transistor chip and three-transistor chip identification bit cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant