KR20010061285A - 엠피쓰리 디코더 칩의 입력 버퍼의 구조 - Google Patents
엠피쓰리 디코더 칩의 입력 버퍼의 구조 Download PDFInfo
- Publication number
- KR20010061285A KR20010061285A KR1019990063778A KR19990063778A KR20010061285A KR 20010061285 A KR20010061285 A KR 20010061285A KR 1019990063778 A KR1019990063778 A KR 1019990063778A KR 19990063778 A KR19990063778 A KR 19990063778A KR 20010061285 A KR20010061285 A KR 20010061285A
- Authority
- KR
- South Korea
- Prior art keywords
- audio
- header
- address
- frame
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010276 construction Methods 0.000 title 1
- 230000003213 activating effect Effects 0.000 claims abstract description 3
- 230000003139 buffering effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
- G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
- G11B2020/00057—MPEG-1 or MPEG-2 audio layer III [MP3]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (3)
- mp3 디코더 칩의 입력 버퍼에 있어서,mp3 스트림(stream)을 받아들여서 싱크 패턴을 찾기 위한 싱크 발견기;프레임(frame)의 헤더(Header) 정보로부터 사이드(Side) 정보의 크기를 계산하기 위한 헤더 길이 계산기;상기 헤더 길이 계산기로부터 계산되어진 사이드 정보의 크기를 입력받아 헤더 버퍼의 어드레스를 생성하기 위한 헤더 어드레스 발생기;프레임(frame)의 헤더(Header) 정보로부터 현재 프레임의 오디오 데이터의 크기를 계산하기 위한 오디오 길이 계산기;상기 오디오 길이 계산기로부터 계산되어진 오디오 데이터의 크기를 입력받아 오디오 버퍼의 어드레스를 생성하기 위한 오디오 어드레스 발생기;상기 싱크 발견기의 출력을 입력으로 받아서 프레임의 시작을 찾아내고 상기 헤더 길이 계산기와 상기 오디오 길이 계산기를 활성화시키기 위한 유한 상태기;상기 헤더 어드레스 발생기와 상기 오디오 어드레스 발생기로부터 발생된 어드레스를 입력받아 하나의 입력버퍼의 어드레스로 선택하기 위한 어드레스 선택기; 및상기 싱크 발견기와 상기 어드레스 선택기로부터 출력을 입력받아 버퍼링하기 위한 헤더 버퍼 및 오디오 버퍼를 포함하여 이루어진 입력 버퍼.
- mp3 디코더 칩의 데이터 스트림(stream)의 기본단위인 프레임(frame)의 시작을 검출하는 싱크 패턴(pattern) 감지기에 있어서,12 비트의 앤딩(ANDing) 연산을 수행하는 싱크 발견기;유한 상태기로부터 프레임의 시작을 알려주는 신호와 상기 싱크 발견기의 출력을 앤드 연산하여 상기 프레임의 시작부분에서만 싱크 패턴을 찾아주는 논리수단; 및상기 논리수단으로부터의 출력을 입력받아서 래치하기 위한 래치수단을 포함하여 이루어진 싱크 패턴 감지기.
- 제 2 항에 있어서,상기 논리수단은 앤드게이트임을 특징으로 하는 싱크 패턴 감지기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990063778A KR100340070B1 (ko) | 1999-12-28 | 1999-12-28 | 엠피쓰리 디코더 칩의 입력 버퍼의 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990063778A KR100340070B1 (ko) | 1999-12-28 | 1999-12-28 | 엠피쓰리 디코더 칩의 입력 버퍼의 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010061285A true KR20010061285A (ko) | 2001-07-07 |
KR100340070B1 KR100340070B1 (ko) | 2002-06-12 |
Family
ID=19631098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990063778A Expired - Fee Related KR100340070B1 (ko) | 1999-12-28 | 1999-12-28 | 엠피쓰리 디코더 칩의 입력 버퍼의 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100340070B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105137849B (zh) * | 2015-09-23 | 2017-10-27 | 鞍钢集团(鞍山)铁路运输设备制造有限公司 | 一种高炉铁水分装安全联锁系统及其联锁方法 |
-
1999
- 1999-12-28 KR KR1019990063778A patent/KR100340070B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100340070B1 (ko) | 2002-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4539684A (en) | Automatic frame synchronization recovery utilizing a sequential decoder | |
US20040125807A1 (en) | Multi-level register bank based configurable etherner frame parser | |
KR100295263B1 (ko) | 문맥 전환에 의해 복수개의 디지털 신호 스트림을 다중 알고리즘 처리하는 방법 및 장치 | |
JPH10198597A (ja) | 直列的に提供されるデータストリームのためのレジスタ格納先を選択する方法 | |
EP0838969A2 (en) | Fast framing of the ATM protocol used alone by header error check | |
US6813275B1 (en) | Method and apparatus for preventing underflow and overflow across an asynchronous channel | |
US7747447B2 (en) | Broadcast router having a serial digital audio data stream decoder | |
US6546065B1 (en) | Frame synchronous circuit | |
KR100340070B1 (ko) | 엠피쓰리 디코더 칩의 입력 버퍼의 구조 | |
JP2008204284A (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
US20030233609A1 (en) | Parallel error checking for multiple packets | |
KR980006956A (ko) | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 | |
US20030221082A1 (en) | Method and apparatus for byte rotation | |
JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
KR0136821Y1 (ko) | 데이터 네트워크 | |
US20010034861A1 (en) | Apparatus for processing output data of base station modem for use in IS-2000 mobile communication system | |
JPS63164554A (ja) | デ−タ速度自動認識システム | |
KR0124600B1 (ko) | 에이치디티브이(hdtv)의 가변장 부호 복호기 | |
JP2803627B2 (ja) | 畳込み復号化回路 | |
JPH0738630B2 (ja) | デジタルパターンデコーダおよびデコード方法 | |
JP3178346B2 (ja) | リードソロモン誤り訂正回路 | |
JP2000059226A (ja) | 最小マッチ長が3のプリマッチストリングマッチアレイ | |
JPH03235441A (ja) | セル同期回路 | |
JPS60235548A (ja) | 信号フレ−ムの伝送方式 | |
KR200158764Y1 (ko) | 동기식 직렬 수신 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991228 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020226 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020527 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20020528 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20050422 Start annual number: 4 End annual number: 4 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |