KR20010059465A - 반도체 소자 및 그의 제조 방법 - Google Patents
반도체 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20010059465A KR20010059465A KR1019990066970A KR19990066970A KR20010059465A KR 20010059465 A KR20010059465 A KR 20010059465A KR 1019990066970 A KR1019990066970 A KR 1019990066970A KR 19990066970 A KR19990066970 A KR 19990066970A KR 20010059465 A KR20010059465 A KR 20010059465A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- cosi
- amorphous silicon
- gate electrode
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 229910008482 TiSiN Inorganic materials 0.000 claims abstract description 22
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000015556 catabolic process Effects 0.000 claims abstract description 4
- 238000006731 degradation reaction Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910019001 CoSi Inorganic materials 0.000 claims description 45
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 229910008486 TiSix Inorganic materials 0.000 claims 1
- 229910018999 CoSi2 Inorganic materials 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910008484 TiSi Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 비정질 실리콘층, TiSiN막 및 CoSi2층의 적층 구조의 게이트 전극을 형성하여 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기를 감소시켜 게이트 산화막의 특성 저하를 방지하기 위한 반도체 소자 및 그의 제조 방법에 관한 것이다.
본 발명의 반도체 소자 및 그의 제조 방법은 다결정 실리콘층, TiSiN막 및 CoSi2층의 적층 구조의 게이트 전극을 형성하므로, 후속 열 산화 공정에서 상기 다결정 실리콘층의 결정화 및 그레인(Grain) 성장에 의한 상기 CoSi2층의 변형을 방지하여 상기 CoSi2층의 열 안정도를 및 표면 저항 균일도를 향상시키고 또한 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기의 증가에 의한 상기 코발트 원자의 게이트 산화막으로의 확산을 방지하여 게이트 산화막 특성 저하를 방지하므로 소자의 특성, 신뢰성 및 수율을 향상시키는 특징이 있다.
Description
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 비정질 실리콘층, 티타늄(Ti)/실리콘(Si)/질소(N)막(34) 및 CoSi2층의 적층 구조의 게이트 전극을 형성하여 소자의 특성, 신뢰성 및 수율을 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자의 게이트 전극은 낮은 저항의 금속물을 채택하는 것이 RC 지연 시간의 감소를 위해 필수적이다.
최근의 기가(Giga)급 소자에서는 TiSi2게이트 전극, CoSi2게이트 전극 및 텅스텐(W) 게이트 전극 등이 사용하고 있다.
상기 TiSi2게이트 전극은 TiSi2가 낮은 열 안정도를 가지고 있어 고집적 소자의 협소 폭에서 막의 응집화 가능성이 크다.
그리고, 상기 텅스텐 게이트 전극은 텅스텐이 가장 낮은 6μΩㆍ㎝의 비저항을 가지기 때문에 신호 전달 측면에서 가장 좋으나 산화 공정과 캐미컬(Chemical) 레지턴스(Resistance) 측면에서 나쁘다.
상기 CoSi2게이트 전극은 CoSi2가 6μΩㆍ㎝의 비저항을 가지지만 인테그레이션(Integration) 측면에서 캐미컬 레지턴스 그리고 산화 레지턴스 등의 측면에서 상기 TiSi2와 텅스텐에 비해 상대적으로 좋다.
도 1은 종래 기술에 따른 반도체 소자 중 CoSi2게이트 전극을 나타낸 구조 단면도이고, 도 2a와 도 2b는 종래 기술에 따른 반도체 소자 중 CoSi2게이트 전극의 제조 방법을 나타낸 공정 단면도이다.
종래 기술에 따른 반도체 소자 중 CoSi2게이트 전극은 도 1에서와 같이, 반도체 기판(31)과 상기 반도체 기판(31)상에 게이트 산화막(32)을 내재하여 형성되며 비정질 실리콘층(33)과 CoSi2층(35)의 적층 구조인 게이트 전극으로 구성된다.
종래 기술에 따른 반도체 소자 중 CoSi2게이트 전극의 제조 방법은 도 2a에서와 같이, 반도체 기판(31)상에 열 산화 공정으로 게이트 산화막(32)을 성장시킨 후, 상기 게이트 산화막(33)상에 비정질 실리콘층(33)과 CoSi2층(35)을 순차적으로 형성한다.
도 2b에서와 같이, 상기 CoSi2층(35)상에 감광막을 형성하고, 상기 감광막을 게이트 전극 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 CoSi2층(35), TiSiN막(34), 비정질 실리콘층(33) 및 게이트 산화막(32)을 선택적으로 식각하여 게이트 전극(G)을 형성한 후, 상기 감광막을 제거한다.
그러나 종래의 반도체 소자 및 그의 제조 방법은 비정질 실리콘층과 CoSi2층의 적층 구조의 게이트 전극을 형성하므로 후속 열처리 공정에서 다음과 같은 이유에 의해 게이트 산화막의 특성 저하 등에 의해 소자의 특성, 신뢰성 및 수율을 저하시키는 문제점이 있었다.
첫째, 상기 비정질 실리콘층의 결정화 및 그레인(Grain) 성장에 의한 상기CoSi2층의 변형 즉 결정화로 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기가 증가한다.
둘째, 상기 CoSi2층의 표면 에너지를 감소시키는 드라이빙(Driving) 퍼어스(Force)에 의한 상기 CoSi2층의 응집화로 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기가 증가한다.
셋째, 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기가 증가하므로 상기 CoSi2층의 코발트(Co) 원자가 게이트 산화막으로 확산하여 지오아이(Gate Oxide Integrality:GOI) 특성이 저하되기 때문에 게이트 산화막의 특성이 저하된다.
넷째, 상기 CoSi2층의 변형 즉 결정화로 게이트 산화막에 스트레스(Stress)를 가하여 게이트 산화막의 특성이 저하된다
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 비정질 실리콘층, TiSiN막 및 CoSi2층의 적층 구조의 게이트 전극을 형성하여 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기를 감소시켜 게이트 산화막의 특성 저하를 방지하는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 소자 중 CoSi2 게이트 전극을 나타낸 구조 단면도
도 2a와 도 2b는 종래 기술에 따른 반도체 소자 중 CoSi2 게이트 전극의 제조 방법을 나타낸 공정 단면도
도 3은 본 발명의 실시 예에 따른 반도체 소자 중 CoSi2 게이트 전극을 나타낸 구조 단면도
도 4a 내지 도 4d는 본 발명의 실시 예에 따른 반도체 소자 중 CoSi2 게이트 전극의 제조 방법을 나타낸 공정 단면도
< 도면의 주요부분에 대한 부호의 설명 >
31: 반도체 기판 32: 게이트 산화막
33: 비정질 실리콘층 34: TiSiN막
35: CoSi2층
본 발명의 반도체 소자는 하부 구조가 형성된 기판상에 게이트 절연막을 내재하여 형성되며 비정질 실리콘층과 상기 게이트 절연막의 특성 저하를 방지하는 TiSiN막 그리고 CoSi2층의 순차적 적층 구조인 게이트 전극을 포함하여 구성됨을 특징으로 한다.
그리고, 본 발명의 반도체 소자의 제조 방법은 기판상에 게이트 절연막과 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층상에 상기 게이트 절연막의 특성 저하를 방지하는 TiSiN막을 형성하는 단계, 상기 TiSiN막상에 CoSi2층을 형성하는 단계 및 상기 CoSi2층, TiSiN막, 비정질 실리콘층 및 게이트 절연막을 선택적으로 식각하여 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 반도체 소자 중 CoSi2게이트 전극을 나타낸 구조 단면도이고, 도 4a 내지 도 4d는 본 발명의 실시 예에 따른 반도체 소자 중 CoSi2게이트 전극의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 반도체 소자 중 CoSi2게이트 전극은 도 3에서와 같이, 반도체 기판(31)과 상기 반도체 기판(31)상에 게이트 산화막(32)을 내재하여 형성되며 비정질 실리콘층(33), TiSiN막(34) 및 CoSi2층(35)의 적층 구조인 게이트 전극으로 구성된다.
본 발명의 실시 예에 따른 반도체 소자 중 CoSi2게이트 전극의 제조 방법은 도 4a에서와 같이, 반도체 기판(31)상에 열 산화 공정으로 게이트 산화막(32)을 성장시킨 후, 상기 게이트 산화막(32)상에 비정질 실리콘층(33)을 형성한다.
여기서, 상기 비정질 실리콘층(33)을 SiH4와 PH3가스를 사용하여 600℃ 이하 온도 그리고 1Torr 이하의 압력으로 형성한다.
도 4b에서와 같이, 상기 비정질 실리콘층(33)상에 TiSix(x＜1.0)의 타겟(Target)을 질소(N2) 분위기에서 300℃ 이하 온도 그리고 1Torr 이하의 압력으로 TiSiN막(34)을 형성한다.
도 4c에서와 같이, 상기 TiSiN막(34)상에 CoSi2층(35)을 형성한다.
여기서, 상기 CoSi2층(35)을 200℃ 이하 온도 그리고 1Torr 이하의 압력으로 아르곤(Ar) 스퍼터링(Sputtering) 공정에 의해 형성한다.
도 4d에서와 같이, 상기 CoSi2층(35)상에 감광막을 형성하고, 상기 감광막을 게이트 전극 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 CoSi2층(35), TiSiN막(34), 비정질 실리콘층(33) 및 게이트 산화막(32)을 선택적으로 식각하여 게이트 전극을 형성한 후, 상기 감광막을 제거한다.
여기서, 상기 TiSiN막(34)은 상기 비정질 실리콘층(33)의 결정화 및 그레인 성장에 의한 상기 비정질 실리콘층(33)과 CoSi2층간의 계면이 거칠어지는 현상을 방지하고
본 발명의 반도체 소자 및 그의 제조 방법은 다결정 실리콘층, TiSiN막 및 CoSi2층의 적층 구조의 게이트 전극을 형성하므로, 후속 열 산화 공정에서 상기 다결정 실리콘층의 결정화 및 그레인 성장에 의한 상기 CoSi2층의 변형을 방지하여 상기 CoSi2층의 열 안정도를 및 표면 저항 균일도를 향상시키고 또한 상기 CoSi2층과 비정질 실리콘층간의 계면 거칠기의 증가에 의한 상기 코발트 원자의 게이트 산화막으로의 확산을 방지하여 게이트 산화막 특성 저하를 방지하므로 소자의 특성, 신뢰성 및 수율을 향상시키는 효과가 있다.
Claims (5)
- 하부 구조가 형성된 기판상에 게이트 절연막을 내재하여 형성되며 비정질 실리콘층과 상기 게이트 절연막의 특성 저하를 방지하는 TiSiN막 그리고 CoSi2층의 순차적 적층 구조인 게이트 전극을 포함하여 구성됨을 특징으로 하는 반도체 소자.
- 기판상에 게이트 절연막과 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층상에 상기 게이트 절연막의 특성 저하를 방지하는 TiSiN막을 형성하는 단계;상기 TiSiN막상에 CoSi2층을 형성하는 단계;상기 CoSi2층, TiSiN막, 비정질 실리콘층 및 게이트 절연막을 선택적으로 식각하여 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 비정질 실리콘층을 SiH4와 PH3가스를 사용하여 600℃ 이하 온도와 1Torr 이하의 압력으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 TiSiN막을 TiSix(x＜1.0)의 타겟을 질소(N2) 분위기에서 300℃ 이하 온도와 1Torr 이하의 압력으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 CoSi2층을 200℃ 이하 온도와 1Torr 이하의 압력으로 아르곤 스퍼터링 공정에 의해 형성함을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0066970A KR100408730B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0066970A KR100408730B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체 소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059465A true KR20010059465A (ko) | 2001-07-06 |
| KR100408730B1 KR100408730B1 (ko) | 2003-12-11 |
Family
ID=19634101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0066970A KR100408730B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체 소자 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100408730B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784099B1 (ko) | 2006-05-30 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
-
1999
- 1999-12-30 KR KR10-1999-0066970A patent/KR100408730B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784099B1 (ko) | 2006-05-30 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408730B1 (ko) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5962904A (en) | Gate electrode stack with diffusion barrier | |
| JP3781666B2 (ja) | ゲート電極の形成方法及びゲート電極構造 | |
| US5915197A (en) | Fabrication process for semiconductor device | |
| US5453400A (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| KR100408730B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US5731226A (en) | Low temperature method of manufacturing epitaxial titanium silicide | |
| JP2638573B2 (ja) | 半導体装置の製造方法 | |
| KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| US6156632A (en) | Method of forming polycide structures | |
| US6597042B1 (en) | Contact with germanium layer | |
| US6335297B1 (en) | Method for forming conductive line of semiconductor device | |
| KR20000042407A (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성방법 | |
| KR20030050652A (ko) | 텅스텐막의 형성 방법 | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR100313417B1 (ko) | 반도체 소자에서 금속 배선 형성 방법 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| US20010019159A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| KR100236059B1 (ko) | 실리사이드막 형성방법 및 그를 이용한 반도체소자의 제조방법 | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| KR100321720B1 (ko) | 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |