KR20010059287A - Eletrostatic discharge protection circuit - Google Patents
Eletrostatic discharge protection circuit Download PDFInfo
- Publication number
- KR20010059287A KR20010059287A KR1019990066679A KR19990066679A KR20010059287A KR 20010059287 A KR20010059287 A KR 20010059287A KR 1019990066679 A KR1019990066679 A KR 1019990066679A KR 19990066679 A KR19990066679 A KR 19990066679A KR 20010059287 A KR20010059287 A KR 20010059287A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- output
- terminal
- data input
- potential
- Prior art date
Links
- 230000004913 activation Effects 0.000 claims description 6
- 230000003068 static effect Effects 0.000 abstract description 10
- 230000005611 electricity Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자가 정전기 등에 직접 노출되었을 때 소자가 파괴되는 현상을 막기위해 사용되는 정전기방전 보호회로에 관한 것으로, 보다 상세하게는 출력 구동부의 회로를 최적화하여 출력 데이타신호의 스윙시 발생되는 오버-슛 및언더-슛에 의한 잡음을 제거하므로써, 고속의 안정적인 신호 전달능력을 갖추도록 한 정전기방전 보호회로에 관한 것이다.The present invention relates to an electrostatic discharge protection circuit used to prevent the device from being destroyed when the semiconductor device is directly exposed to static electricity. More specifically, the circuit generated during the swing of the output data signal by optimizing the circuit of the output driving unit The present invention relates to an electrostatic discharge protection circuit having a high speed and stable signal transmission capability by removing noise caused by shot and under-shoot.
일반적으로, 정전기는 반도체 장치의 내부회로를 파괴하는 주요원인 중의 하나로, 패키지된 반도체 장치의 데이타 입·출력 패드(DQ pad)를 통해 유입되는 정전기는 반도체 장치내의 다이오드 또는 트랜지스터에 인가되어 이들 소자의 기능을 파괴시키게 된다. 즉, 다이오드의 P-N 접합 사이에 인가되어 접합 스파이크를 발생시키거나, 트랜지스터의 게이트 절연막을 파괴시켜 게이트와 드레인 및 소오스를 단락시키므로써 소자의 신뢰성에 큰 영향을 미치게 된다.In general, static electricity is one of the main causes of breaking internal circuits of semiconductor devices, and static electricity flowing through the data input / output pads (DQ pads) of packaged semiconductor devices is applied to diodes or transistors in the semiconductor devices, It will destroy the function. That is, it is applied between the P-N junctions of the diodes to generate junction spikes or break the gate insulating film of the transistor to short-circuit the gate, drain, and source, thereby greatly affecting the reliability of the device.
최근들어, 반도체 장치가 초고집적화됨에 따라 반도체 소자의 두께는 점점 더 얇아지고 있는 실정이며, 이로 인하여 정전기 방전(eletro static discharge: ESD)시 정전기에 의한 영향을 더욱 더 심하게 받고 있다.In recent years, as semiconductor devices have become highly integrated, the thickness of semiconductor devices has become thinner and thinner, and thus, the effects of static electricity during electrostatic discharge (ESD) have become more severe.
이의 해결을 위해, 정전기 방전시 주입된 전하가 소자의 내부회로를 거쳐 빠져 나가기 전에 입력단에 주입된 전하를 곧바로 파워라인(Vcc, Vss)쪽으로 방전시키는 정전기방전 보호회로(ESD 보호회로)를 삽입하게 된다.To solve this problem, insert an ESD protection circuit (ESD) that discharges the injected charge directly to the power lines (Vcc, Vss) before the injected charge escapes through the internal circuits of the device. do.
그런데, 소자의 고집적화 및 제품 다양화로 인하여 입·출력 패드에서 낮은 캐패시턴스, 높은 출력전류, 파워라인의 분리 및 전압(VOH/VOL)댐핑 등의 여러가지 제품특성을 만족하면서 동시에 ESD(eletro static discharge) 신뢰성을 만족시킨다는 것이 종래의 기술로는 어려운 점이 많았다.However, due to high integration and product diversification, ESD (eletro static discharge) is satisfied while satisfying various product characteristics such as low capacitance, high output current, power line separation and voltage (V OH / V OL ) damping at the input and output pads. Satisfying reliability has been difficult in the prior art.
그래서, 기존에는 정전기 방전 보호회로에서 기생 바이폴라 트랜지스터와 필드 플레레이티드 다이오드(field plated diode)를 조합하여 사용하였는데, 이는 전원전압(Vcc) 모드특성과 접지전압(Vss) 모드특성에서 상기 기생 바이폴라 트랜지스터가 접지단(Vss)과 연결이 되었는지, 또는 전원전압 인가단(Vcc)과 연결이 되었는지 여부에 따라 그 특성이 상대 모드특성에 대해서는 약해지게 되는 문제를 발생시킨다.In the past, parasitic bipolar transistors and field plated diodes were used in an electrostatic discharge protection circuit, which is a parasitic bipolar transistor in power supply voltage (Vcc) mode and ground voltage (Vss) mode characteristics. The characteristic becomes weaker with respect to the relative mode characteristic depending on whether is connected to the ground terminal Vss or the power supply voltage applying terminal Vcc.
상기 문제를 해결하기 위해, 종래기술에서는 클램프(clamp)구조를 갖는 즉, 풀-업 트랜지스터와 풀-다운 트랜지스터를 이용해 전원전압(Vcc) 인가단과 접지단(Vss)에 둘다 연결하여 전원모드 및 접지모드 모두를 고려하도록 하였다.In order to solve the above problem, the prior art has a clamp structure, that is, a pull-up transistor and a pull-down transistor, both of which are connected to the power supply voltage (Vcc) applying terminal and the ground terminal (Vss) to supply power mode and ground. Both modes were considered.
도 1 은 종래에 사용된 정전기방전 보호회로의 구성도를 도시한 것으로, 전원전압(Vcc) 인가단과 접지단(Vss) 사이에 상호 직렬연결되며 상호간의 접속노드(N1)가 데이타 입·출력패드(1)의 출력단에 접속된 풀-업용 피모스 트랜지스터(MP1) 및 풀-다운용 엔모스 트랜지스터(MN1)와, 상호 소정의 시간차를 갖고 외부로부터 인가되는 두 제어신호(ctrl1, ctrl2)에 의해 인에이블되어 상기 두 트랜지스터(MP1, MN1)을 선택적으로 구동시키는 풀-업 및 풀-다운구동 제어부(10, 20)와, 상기 노드(N1)와 내부회로(3)와의 연결부 사이에 접속된 저항(R1)과, 상기 저항(R1)의 출력단(N2)과 접지단(Vss) 사이에 다이오드형으로 접속된 엔모스 트랜지스터(MN2)를 구비하여 구성된다.1 is a block diagram of a conventional electrostatic discharge protection circuit, in which a power supply voltage (Vcc) is connected in series between a ground terminal (Vss) and a connection node (N1) between the data input / output pads. By the pull-up PMOS transistor MP1 and the pull-down NMOS transistor MN1 connected to the output terminal of (1), and two control signals ctrl1 and ctrl2 applied from the outside with a predetermined time difference from each other. A resistor connected between the pull-up and pull-down driving controllers 10 and 20 to enable and selectively drive the two transistors MP1 and MN1 and the connection between the node N1 and the internal circuit 3. And an NMOS transistor MN2 connected in a diode form between the output terminal N2 and the ground terminal Vss of the resistor R1.
상기 구성을 갖는 종래의 정전기방전 보호회로에 따르면, 상기 데이타 입·출력 패드(1)에 고전압이 인가될 경우, 상기 풀-다운구동 제어부(20)가 인에이블되어 상기 풀-다운용 엔모스 트랜지스터(MN1)를 턴-온시키게 되면서 상기 노드(N1)로부터 접지단(Vss)으로의 전류경로를 형성하게 된다.According to the conventional electrostatic discharge protection circuit having the above configuration, when a high voltage is applied to the data input / output pad 1, the pull-down driving control unit 20 is enabled so that the pull-down NMOS transistor is used. The MN1 is turned on to form a current path from the node N1 to the ground terminal Vss.
이때, 상기 저항(R1)을 통해 전압강하 및 접합 항복(junction break-down)을 일으켜 전류를 기판(substrate)으로 빠지게 하며, 또한 상기 노드(N2)의 전압은 상기 다이오드형으로 접속된 엔모스 트랜지스터(MN2)가 펀치-스루(punch-through) 현상을 일으켜 접지단(Vss)으로 고전류를 빠지게 한다.At this time, a voltage drop and a junction break-down are caused through the resistor R1 to cause a current to fall into the substrate, and the voltage of the node N2 is connected to the diode-type NMOS transistor. (MN2) causes a punch-through phenomenon, causing high current to fall into the ground terminal (Vss).
한편, 외부로부터 상기 데이타 입·출력패드(1)로 저전류성의 정전기가 인가되어진 경우에는, 상기 풀-업구동 제어부(10)가 인에이블되면서 상기 풀-업용 피모스 트랜지스터(MP1)를 턴-온시켜 전원전압(Vdd) 인가단으로부터 상기 노드(N1)으로의 전류경로를 형성하게 되므로써, 상기 내부회로(3)로 인가되는 저전류성 데이타신호의 전위레벨을 안정화시키도록 제어하게 된다.On the other hand, when low current static electricity is applied to the data input / output pad 1 from the outside, the pull-up driving control unit 10 is enabled and the pull-up PMOS transistor MP1 is turned on. Since the current path is turned on to form the current path from the power supply voltage Vdd to the node N1, it is controlled to stabilize the potential level of the low current data signal applied to the internal circuit 3.
그런데, 상기 구성을 갖고 정전기 방전시 내부회로의 보호동작을 수행하는 종래의 정전기방전 보호회로에 따르면, 고속동작의 요구로 인해 데이타신호의 초고속 스윙동작이 수행되므로써, 오버-슛(over-shoot) 및 언더-슛(under-shoot) 등의 안정화 저하현상이 발생한다.However, according to the conventional electrostatic discharge protection circuit having the above configuration and performing the protection operation of the internal circuit during electrostatic discharge, the ultra-high speed swing operation of the data signal is performed due to the demand of the high speed operation, thereby over-shooting. And a deterioration in stabilization such as under-shoot.
도 2 는 도 1 에 도시된 구성을 갖는 정전기방전 보호회로의 고속동작시 야기되는 오버-슛 현상을 도시한 출력신호 파형도로, t1시점 이상에서 고전류성 잡음 인가로 인한 오버-슛현상이 일어나면서 동작의 안정화가 저하되는 것을 나타낸다.FIG. 2 is an output signal waveform diagram illustrating an over-shoot phenomenon caused by a high speed operation of the electrostatic discharge protection circuit having the configuration shown in FIG. 1, wherein an over-shoot phenomenon occurs due to application of high current noise at time t1 or more. Indicates that stabilization of operation is lowered.
상기한 오버-슛(over-shoot) 및 언더-슛(under-shoot) 등의 안정화 저하현상을 방지하기 위해, 종래기술에서는 상기 풀-업 및 풀-다운구동 제어부(10, 20)의 인에이블 제어신호(ctrl1, ctrl2)를 일정 시간차를 두고 활성화상태로 인가해주게 되며, 이로 인해 외부 데이타신호의 전달속도는 상기 두 인에이블 제어신호(ctrl1,ctrl2) 중 나중에 인가되는 신호의 인에이블 타이밍에 의해서 결정되어지기 때문에, 필연적으로 동작속도의 저하를 야기시킬 수 밖에 없는 문제점이 발생한다.In order to prevent stabilization deterioration such as over-shoot and under-shoot, the enable of the pull-up and pull-down driving controllers 10 and 20 in the related art. The control signal (ctrl1, ctrl2) is applied to the active state with a certain time difference, so that the transmission rate of the external data signal is based on the enable timing of the later applied signal of the two enable control signals (ctrl1, ctrl2) Since it is determined, a problem arises that inevitably causes a drop in the operating speed.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 신호 전달속도의 저하없이도 오버-슛 및 언더-슛으로 인한 노이즈성 정전기를 제거하여 안정된 데이타 입출력 동작을 수행하도록 한 정전기방전 보호회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to eliminate noise static electricity due to over-shoot and under-shoot without deteriorating signal transmission speed, thereby performing stable data input / output operation. To provide.
상기 목적을 달성하기 위하여, 본 발명에 의한 정전기방전 보호회로는 데이타 입·출력 패드의 출력단에 각각 접속되어 외부입력 데이타신호의 전위레벨을 안정된 레벨로 각각 풀-업 및 풀-다운시켜 내부회로로 전달하는 풀-업 및 풀-다운 구동부와,In order to achieve the above object, the electrostatic discharge protection circuit according to the present invention is connected to the output terminal of the data input and output pads, respectively, to pull up and pull down the potential level of the external input data signal to a stable level, respectively, to the internal circuit. Pull-up and pull-down drive to deliver,
각각 외부입력 제어신호에 의해 상보적으로 활성화되어 상기 풀-업 및 풀-다운 구동부를 선택적으로 인에이블시키는 풀-업 및 풀-다운 구동 제어부와,A pull-up and pull-down driving control unit which is activated complementarily by an external input control signal and selectively enables the pull-up and pull-down driving units;
상기 데이타 입·출력 패드의 출력단과 접지단 사이에 접속되며, 상기 풀-업구동 제어부의 출력신호에 의해 활성화여부가 제어되어 상기 데이타 입·출력 패드의 출력단 전위가 급격한 전위상승을 일으킬 때 이를 일정 전위레벨로 클램핑시키는 제1 전위 클램핑부와,It is connected between the output terminal of the data input / output pad and the ground terminal, and the activation is controlled by the output signal of the pull-up driving controller, so that when the potential of the output terminal of the data input / output pad suddenly rises, A first potential clamping portion for clamping at a potential level;
상기 데이타 입·출력 패드의 출력단과 전원전압 인가단 사이에 접속되며, 상기 풀-다운구동 제어부의 출력신호에 의해 활성화여부가 제어되어 상기 데이타 입·출력 패드의 출력단 전위가 급격한 전위하강을 일으킬 때 이를 일정 전위레벨로 클램핑시키는 제2 전위 클램핑부를 구비하는 것을 특징으로 한다.Connected between an output terminal of the data input / output pad and a power supply voltage supply terminal, and activation is controlled by an output signal of the pull-down driving controller to cause a sudden drop in potential of the output terminal of the data input / output pad. And a second potential clamping portion for clamping it to a predetermined potential level.
도 1 은 종래에 사용된 정전기방전 보호회로의 구성도1 is a configuration diagram of a conventional electrostatic discharge protection circuit
도 2 는 도 1 에 도시된 정전기방전 보호회로의 고속동작시 야기되는 오버-슛 현상을 개념적으로 도시한 출력신호 파형도2 is an output signal waveform diagram conceptually illustrating an over-shoot phenomenon caused during high speed operation of the electrostatic discharge protection circuit shown in FIG.
도 3 은 본 발명에 따른 정전기방전 보호회로의 구성도3 is a configuration diagram of an electrostatic discharge protection circuit according to the present invention;
도 4 는 본 발명에 따른 정전기방전 보호회로에서의 고속동작시 출력신호 파형도4 is a waveform diagram of an output signal during high speed operation in an electrostatic discharge protection circuit according to the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1: 데이타 입·출력 패드 3: 내부회로1: Data input / output pad 3: Internal circuit
10: 풀-업구동 제어부 20: 풀-다운구동 제어부10: pull-up drive control unit 20: pull-down drive control unit
30, 40: 전위 클램핑부30, 40: potential clamping portion
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 본 발명에 따른 정전기방전 보호회로의 구성도를 도시한 것으로, 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1)에 각각 접속되어 외부입력 데이타신호의 전위레벨을 안정된 레벨로 각각 풀-업 및 풀-다운시켜 내부회로(3)로 전달하는 풀-업 및 풀-다운 구동부(MP1, MN1)와; 각각 외부입력 제어신호(ctrl1, ctrl2)에 의해 상보적으로 활성화되어 상기 풀-업 및 풀-다운 구동부(MP1, MN1)를 선택적으로 인에이블시키는 풀-업 및 풀-다운구동 제어부(10, 20)와; 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1)과 접지단 사이에 접속되며, 상기 풀-업구동 제어부(10)의 출력신호(pu)에 의해 활성화여부가 제어되어 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1) 전위가 급격한 전위상승을 일으킬 때 이를 일정 전위레벨로 클램핑(clamping)시키는 제1 전위 클램핑부(30)와; 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1)과 전원전압 인가단 사이에 접속되며, 상기 풀-다운구동 제어부(20)의 출력신호(pd)에 의해 활성화여부가 제어되어 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1) 전위가 급격한 전위하강을 일으킬 때 이를 일정 전위레벨로 클램핑시키는 제2 전위 클램핑부(40)를 구비하여 구성된다.3 is a block diagram of the electrostatic discharge protection circuit according to the present invention, which is connected to the output terminal N1 of the data input / output pad DQ pad 1, respectively, to bring the potential level of the external input data signal to a stable level. Pull-up and pull-down driving units MP1 and MN1 which pull-up and pull-down to transfer to the internal circuit 3, respectively; Pull-up and pull-down drive control units 10 and 20 which are activated complementarily by external input control signals ctrl1 and ctrl2, respectively, to selectively enable the pull-up and pull-down driving units MP1 and MN1. )Wow; Is connected between the output terminal (N1) and the ground terminal of the data input / output pad (DQ pad) 1, the activation is controlled by the output signal (pu) of the pull-up drive control unit 10 is the data input A first potential clamping portion 30 for clamping the output terminal N1 of the output pad DQ pad 1 to a predetermined potential level when the potential rises rapidly; It is connected between an output terminal N1 of the data input / output pad DQ pad 1 and a power supply voltage applying terminal, and activation is controlled by an output signal pd of the pull-down driving controller 20, A second potential clamping portion 40 is configured to clamp the potential of the output terminal N1 of the data input / output pad DQ pad 1 to a predetermined potential level when the potential drops rapidly.
동 도면에서 상기 제1 전위 클램핑부(30)는 상기 풀-업구동 제어부(10)의 출력신호(pu)가 각각의 게이트단으로 인가되며, 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1)과 접지단 사이에 상호 직렬연결된 다수의 피모스 트랜지스터(MP2 내지 MP5)를 구비하여 구성한다.In the drawing, the first potential clamping unit 30 is applied with an output signal pu of the pull-up driving control unit 10 to each gate end thereof, and the data input / output pad DQ pad 1 of FIG. A plurality of PMOS transistors MP2 to MP5 connected in series between the output terminal N1 and the ground terminal are configured.
한편, 상기 제2 전위 클램핑부(40)는 상기 풀-다운구동 제어부(20)의 출력신호(pd)가 각각의 게이트단으로 인가되며, 전원전압 인가단과 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1) 사이에 상호 직렬연결된 다수의 엔모스 트랜지스터(MN3 내지 MN6)를 구비하여 구성한다.On the other hand, the second potential clamping unit 40 is the output signal pd of the pull-down drive control unit 20 is applied to each gate terminal, a power supply voltage applying stage and the data input / output pad (DQ pad: A plurality of NMOS transistors MN3 to MN6 connected in series between the output terminals N1 of 1) are configured.
또한, 기존의 회로에서와 마찬가지로, 노이즈성 고전류 인가시 전압강하 및 접합 항복(junction break-down) 현상을 일으켜 전류를 기판(substrate)으로 빠지도록 하기 위해 상기 데이타 입·출력 패드(DQ pad: 1)의 출력단(N1)과 상기 내부회로(3)의 입력단(N2) 사이에 별도의 저항(R1)을 구비하게 되며, 상기 내부회로(3)의 입력단(N2)에 접속되어 펀치-스루(punch-through) 현상을 일으켜 접지단(Vss)으로 상기 노이즈성 고전류를 흘리는 다이오드형 엔모스 트랜지스터(MN2)를 별도로 구비하여 구성된다.In addition, as in the conventional circuit, the data input / output pad (DQ pad: 1) in order to cause a voltage drop and a junction break-down phenomenon when a high-noise high current is applied to draw current into the substrate. A separate resistor R1 is provided between the output terminal N1 of the internal circuit 3 and the input terminal N2 of the internal circuit 3, and is connected to the input terminal N2 of the internal circuit 3 to punch-through. and a diode type NMOS transistor MN2 which causes the noisy high current to flow to the ground terminal Vss.
이하, 상기 구성을 갖는 본발명에 따른 정전기방전 보호회로의 동작을 도면을 참조하며 자세히 살펴보기로 한다.Hereinafter, the operation of the electrostatic discharge protection circuit according to the present invention having the above configuration will be described in detail with reference to the accompanying drawings.
우선, '로직하이' 레벨을 갖는 데이타신호의 출력동작을 살펴보면, 외부입력 제어신호(ctrl1)의 인가에 따라 상기 풀-업구동 제어부(10)가 활성화되어 상기 풀-업용 피모스 트랜지스터(MP1)를 턴-온시키게 된다.First, referring to the output operation of the data signal having the logic high level, the pull-up driving control unit 10 is activated in response to the application of the external input control signal ctrl1 to activate the pull-up PMOS transistor MP1. Will turn on.
그런데, 이때 고속동작을 위해 순간적으로 전위상태를 변경하게 되므로써 상기 데이타 입·출력 패드(DQ pad: 1)로 갑작스럽게 전류가 유입되면서 그 전위레벨이 급격히 상승되게 되고, 이에 따라 출력신호의 오버-슛(over-shoot) 현상이 일어나는 것이 통상적인 현상인데, 본 발명에서는 이 동작과정에서 상기 활성화된 풀-업구동 제어부(10)의 출력신호(pu)가 제1 전위 클램핑부(30)로 동시에 인가되어 과도한 '로직하이'의 전위레벨상태로 되기 이전에 상기 제1 전위 클램핑부(30)가 활성화되면서, 접지단으로 오버상태로 유입된 전류를 즉시 흘려보내 과도전류로 인한 오버-슛현상을 미연에 방지할 수 있도록 제어하게 된다.However, at this time, since the potential state is changed instantaneously for high speed operation, the potential level rapidly increases as the current flows into the data input / output pad (DQ pad) 1, and thus the output signal is over- Overshoot is a common phenomenon. In the present invention, the output signal pu of the activated pull-up driving controller 10 is simultaneously transferred to the first potential clamping unit 30 during this operation. The first potential clamping portion 30 is activated prior to being applied to an excessive 'logic high' potential level state, and immediately flows the current introduced in the over state to the ground terminal, thereby over-shooting due to the transient current. It will be controlled to prevent it.
그 결과, 외부로 출력되는 '로직하이'레벨의 데이타신호는 노이즈성 정전기의 유입시에도 안정된 전위레벨을 유지할 수 있게 되는 것이다.As a result, the "logic high" level data signal output to the outside is able to maintain a stable potential level even when noisy static electricity is introduced.
도 4 는 본 발명에 따른 정전기방전 보호회로에서의 고속동작시 출력신호의 파형도를 도시한 것으로, 고속동작을 위해 데이타신호의 전위변화가 급격히 발생하는 경우에도 일정 전위수준(Vmax) 이상이 되면 안정된 수준으로 클램핑되어 출력되는 것을 나타낸다.4 is a waveform diagram of an output signal during a high-speed operation in the electrostatic discharge protection circuit according to the present invention. When the potential change of the data signal suddenly occurs for a high-speed operation, FIG. Indicates that the output is clamped to a stable level.
한편, 소자외부로 '로직로우' 레벨의 데이타신호를 출력할 때의 언더-슛 방지현상을 살펴보면, 외부입력 제어신호(ctrl2)의 인가에 따라 상기 풀-다운구동 제어부(20)가 활성화되어 상기 풀-다운용 엔모스 트랜지스터(MN1)를 턴-온시키게 된다.On the other hand, the under-shoot prevention phenomenon when outputting a logic low level data signal to the outside of the device, the pull-down driving control unit 20 is activated in response to the application of the external input control signal (ctrl2) The pull-down NMOS transistor MN1 is turned on.
이때, 순간적인 전위상태 변경으로 갑작스런 전류유입이 뒤따르게 되면서 상기 데이타 입·출력 패드(DQ pad: 1)의 전위가 급강하하게 되어 회로동작의 안정화를 저해하는 언더-슛 현상이 발생하게 되는데, 그 이전에 상기 활성화된 풀-다운구동 제어부(40)의 출력신호(pd)에 의해 제2 전위 클램핑부(40)가 활성화되어지면서 전원전압 인가단을 통해 오버상태로 풀-다운된 전류를 보강해 주게 된다.At this time, the sudden change of the potential state is followed by a sudden current inflow, and the potential of the data input / output pad (DQ pad: 1) drops sharply, resulting in an under-shoot phenomenon that impedes stabilization of circuit operation. The second potential clamping unit 40 is activated by the output signal pd of the activated pull-down driving controller 40 to reinforce the pull-down current in the over state through the power supply voltage applying stage. Given.
이에 따라, 외부로 출력되는 '로직로우'의 데이타신호 전위레벨을 안정된 레벨로 유지시켜 출력하는 것이 가능해지는 것이다.Accordingly, it is possible to maintain and output the data logic potential level of the logic logic output to the outside at a stable level.
이상에서 설명한 바와같이 본 발명에 따른 정전기방전 보호회로에 의하면, 고속동작에 따른 데이타신호의 고속스윙시 야기되는 오버-슛 및 언더-슛 현상을 방지하여 입·출력 데이타신호의 전위레벨을 안정화시키므로써, 노이즈성 정전기의 유입시 동작속도의 저하없이도 소자의 ESD 특성을 강화시킬 수 있는 매우 뛰어난 효과가 있다.As described above, according to the electrostatic discharge protection circuit according to the present invention, the potential level of the input / output data signal is stabilized by preventing over-shoot and under-shoot caused by the high-speed swing of the data signal. In addition, there is an excellent effect that can enhance the ESD characteristics of the device without a decrease in the operating speed when the noise static electricity flows.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066679A KR100632566B1 (en) | 1999-12-30 | 1999-12-30 | Electrostatic Discharge Protection Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066679A KR100632566B1 (en) | 1999-12-30 | 1999-12-30 | Electrostatic Discharge Protection Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059287A true KR20010059287A (en) | 2001-07-06 |
| KR100632566B1 KR100632566B1 (en) | 2006-10-09 |
Family
ID=19633814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066679A KR100632566B1 (en) | 1999-12-30 | 1999-12-30 | Electrostatic Discharge Protection Circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100632566B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830336B1 (en) * | 2006-12-22 | 2008-05-19 | 매그나칩 반도체 유한회사 | Electro static discharge protection device |
| US8189308B2 (en) | 2008-12-31 | 2012-05-29 | Hynix Semiconductor Inc. | Integrated circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048597A (en) * | 1996-12-18 | 1998-09-15 | 김영환 | Antistatic Circuit of Semiconductor Device |
-
1999
- 1999-12-30 KR KR1019990066679A patent/KR100632566B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830336B1 (en) * | 2006-12-22 | 2008-05-19 | 매그나칩 반도체 유한회사 | Electro static discharge protection device |
| US8189308B2 (en) | 2008-12-31 | 2012-05-29 | Hynix Semiconductor Inc. | Integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100632566B1 (en) | 2006-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7457087B2 (en) | Electrostatic discharge protective circuit and semiconductor integrated circuit using the same | |
| US7221184B2 (en) | Semiconductor device with bus terminating function | |
| US20200035670A1 (en) | Electrostatic discharge protection apparatus for integrated circuit | |
| KR0166509B1 (en) | Electrostatic protection circuit | |
| US11929610B2 (en) | Electrostatic discharge (ESD) protection circuit, integrated circuit, and electrostatic discharge method | |
| KR100313154B1 (en) | Electrostatic discharge protection circuit | |
| US6809915B2 (en) | Gate-equivalent-potential circuit and method for I/O ESD protection | |
| US6414360B1 (en) | Method of programmability and an architecture for cold sparing of CMOS arrays | |
| KR100632566B1 (en) | Electrostatic Discharge Protection Circuit | |
| KR100967107B1 (en) | ESD protection circiut for prevention against Dout driver damage | |
| US6268993B1 (en) | Electrostatic discharge protection clamp for high-voltage power supply or I/O with nominal-voltage reference | |
| KR100313155B1 (en) | Electrostatic discharge protection circuit | |
| KR100327439B1 (en) | Esd protection circuit | |
| KR100205099B1 (en) | Data output circuit and such method of memory device | |
| KR100323455B1 (en) | Electrostatic discharge protection circuit | |
| KR100323453B1 (en) | Electrostatic discharge protection circuit | |
| KR20110060737A (en) | Semiconductor device | |
| KR100610451B1 (en) | ESD protection circuit | |
| KR100193452B1 (en) | Data output circuit of semiconductor memory device and output method thereof | |
| KR100364130B1 (en) | ESD protection circuit | |
| KR100443511B1 (en) | Elctrostatic discharge protection circuit | |
| KR19990061127A (en) | ESD protection circuit of semiconductor device | |
| KR100443512B1 (en) | Elctrostatic discharge protection circuit | |
| KR950012028B1 (en) | Semiconductor memory device with low noise output structure | |
| KR100443510B1 (en) | Elctrostatic discharge protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |