KR100313155B1 - Electrostatic discharge protection circuit - Google Patents
Electrostatic discharge protection circuit Download PDFInfo
- Publication number
- KR100313155B1 KR100313155B1 KR1019990064095A KR19990064095A KR100313155B1 KR 100313155 B1 KR100313155 B1 KR 100313155B1 KR 1019990064095 A KR1019990064095 A KR 1019990064095A KR 19990064095 A KR19990064095 A KR 19990064095A KR 100313155 B1 KR100313155 B1 KR 100313155B1
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- electrostatic discharge
- protection circuit
- discharge protection
- nmos transistor
- Prior art date
Links
- 230000003068 static effect Effects 0.000 abstract description 14
- 230000005611 electricity Effects 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000006378 damage Effects 0.000 abstract 1
- 238000005728 strengthening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자가 정전기 등에 직접 노출되었을 때 소자가 파괴되는 현상을 막기위해 사용되는 정전기방전 보호회로에 관한 것으로, 특히 데이타 입·출력 패드의 출력단 전위를 각각 풀-업 및 풀-다운시키는 풀-업소자 및 풀-다운소자의 구동제어를 위해 구비하는 프리 드라이버부에서의 스냅-백 전압을 높게 조절하므로써, 노이즈성 정전기의 유입시 누설전류에 대한 신뢰성을 확보하면서 반도체 소자의 전체적인 ESD 특성을 강화시킬 수 있도록 한 정전기방전 보호회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrostatic discharge protection circuit used to prevent the destruction of a device when the semiconductor device is directly exposed to static electricity, and more particularly, a pull-up and pull-down of the output terminal potential of the data input and output pads, respectively. -By adjusting the snap-back voltage at the pre-driver part high for driving control of up-up device and pull-down device, the overall ESD characteristics of the semiconductor device can be improved while ensuring the reliability of leakage current in the inflow of noisy static electricity. The present invention relates to an electrostatic discharge protection circuit capable of strengthening.
Description
본 발명은 반도체 소자가 정전기 등에 직접 노출되었을 때 파괴되는 현상을 막기위해 사용되는 정전기방전 보호회로에 관한 것으로, 보다 상세하게는 데이타 입·출력 패드의 출력전위를 풀-업 및 풀-다운시키는 각 소자의 구동제어를 위해 구비하는 프리 드라이버부의 스냅-백 전압(snap-back voltage)을 높은 전위수준이 되도록 조절하므로써, 누설전류에 대한 신뢰성 확보로 정전기방전 특성을 크게 강화시킨 정전기방전 보호회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrostatic discharge protection circuit used to prevent the semiconductor device from being destroyed when it is directly exposed to static electricity. More specifically, the present invention relates to an electrostatic discharge protection circuit. An electrostatic discharge protection circuit that greatly enhances the electrostatic discharge characteristics by securing the reliability of leakage current by adjusting the snap-back voltage of the pre-driver part provided for driving control of the device to a high potential level. will be.
일반적으로, 정전기는 반도체 장치의 내부회로를 파괴하는 주요원인 중의 하나로, 패키지된 반도체 장치의 데이타 입·출력 패드(DQ pad)를 통해 유입되는 정전기는 반도체 장치내의 다이오드 또는 트랜지스터에 인가되어 이들 소자의 기능을 파괴시키게 된다.In general, static electricity is one of the main causes of breaking internal circuits of semiconductor devices, and static electricity flowing through the data input / output pads (DQ pads) of packaged semiconductor devices is applied to diodes or transistors in the semiconductor devices, It will destroy the function.
즉, 다이오드의 P-N 접합 사이에 인가되어 접합 스파이크를 발생시키거나, 트랜지스터의 게이트 절연막을 파괴시켜 게이트와 드레인 및 소오스를 단락시키므로써 소자의 신뢰성에 큰 영향을 미치게 된다.That is, it is applied between the P-N junctions of the diodes to generate junction spikes or break the gate insulating film of the transistor to short-circuit the gate, drain, and source, thereby greatly affecting the reliability of the device.
최근들어, 반도체 장치가 초고집적화됨에 따라 반도체 소자의 두께는 점점 더 얇아지고 있는 실정이며, 이로 인하여 정전기 방전(eletro static discharge: ESD)시 정전기에 의한 영향을 더욱 더 심하게 받고 있다.In recent years, as semiconductor devices have become highly integrated, the thickness of semiconductor devices has become thinner and thinner, and thus, the effects of static electricity during electrostatic discharge (ESD) have become more severe.
이의 해결을 위해, 정전기 방전시 주입된 전하가 소자의 내부회로를 거쳐 빠져 나가기 전에 입력단에 주입된 전하를 곧바로 파워라인(Vcc, Vss)쪽으로 방전시키는 정전기방전 보호회로(ESD 보호회로)를 삽입하게 된다.To solve this problem, insert an ESD protection circuit (ESD) that discharges the injected charge directly to the power lines (Vcc, Vss) before the injected charge escapes through the internal circuits of the device. do.
그런데, 소자의 고집적화 및 제품 다양화로 인하여 입·출력 패드에서 낮은 캐패시턴스, 높은 출력전류, 파워라인의 분리 및 전압(VOH/VOL)댐핑 등의 여러가지 제품특성을 만족하면서 동시에 ESD(eletro static discharge) 신뢰성을 만족시킨다는 것이 종래의 기술로는 어려운 점이 많았다.However, due to high integration and product diversification, ESD (eletro static discharge) is satisfied while satisfying various product characteristics such as low capacitance, high output current, power line separation and voltage (V OH / V OL ) damping at the input and output pads. Satisfying reliability has been difficult in the prior art.
그래서, 기존에는 정전기 방전 보호회로에서 기생 바이폴라 트랜지스터와 필드 플레레이티드 다이오드(field plated diode)를 조합하여 사용하였는데, 이는 전원전압(Vcc) 모드특성과 접지전압(Vss) 모드특성에서 상기 기생 바이폴라 트랜지스터가 접지단(Vss)과 연결이 되었는지, 또는 전원전압 인가단(Vcc)과 연결이 되었는지 여부에 따라 그 특성이 상대 모드특성에 대해서는 약해지게 되는 문제를 발생시킨다.In the past, parasitic bipolar transistors and field plated diodes were used in an electrostatic discharge protection circuit, which is a parasitic bipolar transistor in power supply voltage (Vcc) mode and ground voltage (Vss) mode characteristics. The characteristic becomes weaker with respect to the relative mode characteristic depending on whether is connected to the ground terminal Vss or the power supply voltage applying terminal Vcc.
상기 문제를 해결하기 위해, 종래기술에서는 클램프(clamp)구조를 갖는 즉, 풀-업 트랜지스터와 풀-다운 트랜지스터를 이용해 전원전압(Vcc) 인가단과 접지단(Vss)에 둘다 연결하여 전원모드 및 접지모드 모두를 고려하도록 하였다.In order to solve the above problem, the prior art has a clamp structure, that is, a pull-up transistor and a pull-down transistor, both of which are connected to the power supply voltage (Vcc) applying terminal and the ground terminal (Vss) to supply power mode and ground Both modes were considered.
도 1 은 종래에 사용된 정전기방전 보호회로의 일 실시예에 따른 회로 구성도를 도시한 것으로, 전원전압(Vcc) 인가단과 접지단(Vss) 사이에 상호 직렬연결되며 상호간의 접속노드(N1)가 데이타 입·출력패드(10)의 출력단에 접속된 풀-업용 피모스 트랜지스터(T1) 및 풀-다운용 엔모스 트랜지스터(T2)와, 외부로부터 인가되는 각각의 제어신호(ctrl1, ctrl2)에 의해 인에이블되어 상기 두 트랜지스터(T1, T2)를 선택적으로 구동시키는 풀-업용 프리 드라이버부(30) 및 풀-다운용 프리 드라이버부(40)와, 상기 노드(N1)와 내부회로(20)와의 연결부 사이에 접속된 저항(R1)과, 상기 저항(R1)의 출력단(N2)과 접지단(Vss) 사이에 다이오드형으로 접속된 엔모스 트랜지스터(T3)를 구비하여 구성된다.FIG. 1 is a circuit diagram illustrating a conventional electrostatic discharge protection circuit according to an exemplary embodiment, and is connected in series between a power supply voltage Vcc and an earth terminal Vss and is connected to each other. To the pull-up PMOS transistor T1 and pull-down NMOS transistor T2 connected to the output terminal of the data input / output pad 10, and to the respective control signals ctrl1 and ctrl2 applied from the outside. A pull-up pre-driver section 30 and a pull-down pre-driver section 40, which are enabled by the two transistors T1 and T2 selectively, and the node N1 and the internal circuit 20 And a resistor R1 connected between the connecting portion and the NMOS transistor T3 diode-connected between the output terminal N2 and the ground terminal Vss of the resistor R1.
상기 풀-업용 프리 드라이버부(30) 및 풀-다운용 프리 드라이버부(40)는 각각 전원전압 인가단과 접지단 사이에 상호 직렬연결된 피모스 트랜지스터와 엔모스 트랜지스터로 이루어진 CMOS형 인버터구조로 구성한다.The pull-up pre-driver unit 30 and the pull-down pre-driver unit 40 are each composed of a CMOS type inverter structure including a PMOS transistor and an NMOS transistor connected in series between a power supply voltage applying terminal and a ground terminal. .
상기 구성을 갖는 종래의 정전기방전 보호회로에 따르면, 상기 데이타 입·출력 패드(10)에 고전압이 인가될 경우, 상기 풀-다운용 프리 드라이버부(40)가 인에이블되어 상기 풀-다운용 엔모스 트랜지스터(T2)를 턴-온시키게 되면서 상기 노드(N1)로부터 접지단(Vss)으로의 전류경로를 형성하게 된다.According to the conventional electrostatic discharge protection circuit having the above configuration, when a high voltage is applied to the data input / output pad 10, the pull-down pre-driver unit 40 is enabled to enable the pull-down engine. The MOS transistor T2 is turned on to form a current path from the node N1 to the ground terminal Vss.
이때, 상기 저항(R1)을 통해 전압강하 및 접합 항복(junction break-down)을 일으켜 전류를 기판(substrate)으로 빠지게 하며, 또한 상기 노드(N2)의 전압은 상기 다이오드형으로 접속된 엔모스 트랜지스터(MN2)가 펀치-스루(punch-through) 현상을 일으켜 접지단(Vss)으로 고전류를 빠지게 한다.At this time, a voltage drop and a junction break-down are caused through the resistor R1 to cause a current to fall into the substrate, and the voltage of the node N2 is connected to the diode-type NMOS transistor. (MN2) causes a punch-through phenomenon, causing high current to fall into the ground terminal (Vss).
한편, 외부로부터 상기 데이타 입·출력패드(1)로 저전류성의 정전기가 인가되어진 경우에는, 상기 풀-업용 프리 드라이버부(20)가 인에이블되면서 상기 풀-업용 피모스 트랜지스터(T1)를 턴-온시켜 전원전압(Vdd) 인가단으로부터 상기 노드(N1)으로의 전류경로를 형성하게 되므로써, 상기 내부회로(20)로 인가되는 저전류성 데이타신호의 전위레벨을 안정화시키도록 제어하게 된다.On the other hand, when low current static electricity is applied to the data input / output pad 1 from the outside, the pull-up pre-driver unit 20 is enabled and the pull-up PMOS transistor T1 is turned on. Since the current path is turned on to form the current path from the power supply voltage Vdd to the node N1, the potential level of the low current data signal applied to the internal circuit 20 is stabilized.
그런데, 상기 구성을 갖고 정전기 방전시 내부회로의 보호동작을 수행하는 종래의 정전기방전 보호회로에 따르면, 외부로부터의 정전기 인가시 파워라인을 통해 전하가 유입되어 정전기 방전시의 보호를 위해 설계되어지지 않은 회로 부분인 상기 프리 드라이버부(30, 40)에서 전류손실을 크게 발생시키게 되면서, 집적회로의 신뢰성 확보에 많은 부담을 주는 문제점이 발생한다.However, according to the conventional electrostatic discharge protection circuit having the above configuration and performing the protection operation of the internal circuit during electrostatic discharge, the charge is introduced through the power line when static electricity is applied from the outside and is not designed for protection during electrostatic discharge. As the current loss is largely generated in the pre-driver parts 30 and 40 which are not circuit parts, a problem arises that places a lot of burden on securing the reliability of the integrated circuit.
보다 상세히 설명하면, 외부로부터의 정전기 유입시 정전기로부터의 보호를 위해 구비하는 풀-업 및 풀-다운 소자(T1, T2)의 게이트 길이가 길기 때문에 스냅-백 트리거 전압(snap-back trigger voltage)이 상대적으로 높아지게 되면서, 상기프리 드라이버부(30, 40)로의 정전기 유입이 이루어져 그 내부의 피모스 트랜지스터를 순방향으로 턴-온시키게 된다.In more detail, since the gate length of pull-up and pull-down elements T1 and T2 provided for protection from static electricity when static electricity flows from the outside is long, the snap-back trigger voltage is increased. As this becomes relatively high, the static electricity flows into the pre-driver parts 30 and 40, thereby turning on the PMOS transistor therein in the forward direction.
이렇게 유입된 전하는 상대적으로 게이트 길이가 작게 설계된 상기 프리 드라이버부(30, 40)내 엔모스 트랜지스터의 스냅-백 트리거 전압을 형성하게 되면서, 접지단으로의 전류경로를 형성하여 전류손실을 일으키게 되는 것이다.The charged charges thus form a snap-back trigger voltage of the NMOS transistors in the pre-driver parts 30 and 40, which are designed to have relatively small gate lengths, thereby forming a current path to the ground terminal to cause a current loss. .
이러한 현상을 방지하기 위하여, 상기 프리 드라이버부(30, 40)의 사이즈를 키우는 방법이 있으나, 이 역시 그 구동을 위해 소모되는 전류량이 증가되면서 현재 디램소자의 발전 방향인 저전력 실현을 방해하게 되는 문제점이 발생한다.In order to prevent such a phenomenon, there is a method of increasing the size of the pre-driver unit 30 and 40, but this also hinders the realization of low power, which is the direction of development of DRAM devices, as the amount of current consumed for driving thereof is increased. This happens.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 풀-업 및 풀-다운용 프리 드라이버부에서의 스냅-백 전압을 높은 전위수준으로 조절하므로써, 노이즈성 정전기의 유입시 누설전류에 대한 신뢰성을 확보하면서 반도체 소자의 전체적인 ESD 특성을 강화시키도록 한 정전기방전 보호회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to adjust the snap-back voltage in a pre-driver for pull-up and pull-down to a high potential level, thereby preventing leakage current during inflow of noise static electricity. The present invention provides an electrostatic discharge protection circuit for enhancing the overall ESD characteristics of a semiconductor device while ensuring reliability.
상기 목적을 달성하기 위하여, 본 발명에 의한 정전기방전 보호회로는 데이타 입·출력 패드의 출력단에 각각 접속되어 외부입력 데이타신호의 전위레벨을 안정된 레벨로 각각 풀-업 및 풀-다운시켜 내부회로로 전달하는 풀-업 및 풀-다운 구동부와,In order to achieve the above object, the electrostatic discharge protection circuit according to the present invention is connected to the output terminal of the data input and output pads, respectively, to pull up and pull down the potential level of the external input data signal to a stable level, respectively, to the internal circuit. Pull-up and pull-down drive to deliver,
각각 외부입력 제어신호에 의해 상보적으로 활성화되어 상기 풀-업 및 풀-다운 구동부를 선택적으로 인에이블시키는 풀-업 및 풀-다운용 프리 드라이버부를 구비하되;A pre-driver for pull-up and pull-down which is activated complementarily by an external input control signal and selectively enables the pull-up and pull-down driving units;
상기 풀-업 및 풀-다운용 프리 드라이버부는 각각 전원전압 인가단과 접지단 사이에 상호 직렬연결된 제1 피모스 트랜지스터와 제1 엔모스 트랜지스터 및,The pull-up and pull-down pre-drivers may include a first PMOS transistor and a first NMOS transistor connected in series between a power supply voltage applying terminal and a ground terminal, respectively;
상기 제1 엔모스 트랜지스터와 접지단 사이에 접속된 제2 엔모스 트랜지스터로 구성하는 것을 특징으로 한다.And a second NMOS transistor connected between the first NMOS transistor and a ground terminal.
도 1 은 종래에 사용된 정전기방전 보호회로의 일 실시예에 따른 회로 구성도1 is a circuit diagram according to an embodiment of a conventional electrostatic discharge protection circuit
도 2 는 본 발명에 따른 정전기방전 보호회로의 일 실시예에 따른 회로 구성도2 is a circuit diagram according to an embodiment of the electrostatic discharge protection circuit according to the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10: 데이타 입·출력 패드 20: 내부회로10: data input / output pad 20: internal circuit
30, 35 : 풀-업 제어용 프리 드라이버부30, 35: pre-driver section for pull-up control
40, 45: 풀-다운 제어용 프리 드라이버부40, 45: pre-driver section for pull-down control
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 발명에 따른 정전기방전 보호회로의 일 실시예에 따른 회로 구성도를 도시한 것으로, 데이타 입·출력 패드(DQ pad: 10)의 출력단(N1)에 각각 접속되어 외부입력 데이타신호의 전위레벨을 안정된 레벨로 각각 풀-업 및 풀-다운시켜 내부회로(20)로 전달하는 풀-업 및 풀-다운 구동부(T1, T2)와; 각각 외부입력 제어신호(ctrl1, ctrl2)에 의해 상보적으로 활성화되어 상기 풀-업 및 풀-다운 구동부(T1, T2)를 선택적으로 인에이블시키는 풀-업 및 풀-다운용 프리 드라이버부(35, 45)를 구비하되;FIG. 2 is a circuit diagram illustrating an electrostatic discharge protection circuit according to an exemplary embodiment of the present invention, and is connected to an output terminal N1 of a data input / output pad DQ pad 10, respectively. Pull-up and pull-down drivers T1 and T2 for pulling up and down the potential level to a stable level, respectively, and transferring the potential level to the internal circuit 20; A pull-up and pull-down pre-driver unit 35 for activating the pull-up and pull-down driving units T1 and T2 selectively by complementary activation by external input control signals ctrl1 and ctrl2, respectively. 45);
상기 풀-업 및 풀-다운용 프리 드라이버부(35, 45)는 각각 전원전압 인가단과 접지단 사이에 상호 직렬연결된 제1 피모스 트랜지스터와 제1 엔모스 트랜지스터 및, 상기 제1 엔모스 트랜지스터와 접지단 사이에 직렬로 접속된 제2 엔모스 트랜지스터를 추가로 구비하여 구성한다.The pull-up and pull-down pre-driver units 35 and 45 may include a first PMOS transistor and a first NMOS transistor connected in series between a power supply voltage applying terminal and a ground terminal, respectively; A second NMOS transistor connected in series between the ground terminals is further provided.
또한, 기존의 회로에서와 마찬가지로, 노이즈성 고전류 인가시 전압강하 및 접합 항복(junction break-down) 현상을 일으켜 전류를 기판(substrate)으로 빠지도록 하기 위해 상기 데이타 입·출력 패드(DQ pad: 10)의 출력단(N1)과 상기 내부회로(20)의 입력단(N2) 사이에 별도의 저항(R1)을 구비하게 되며, 상기 내부회로(20)의 입력단(N2)에 접속되어 펀치-스루(punch-through) 현상을 일으켜 접지단(Vss)으로 상기 노이즈성 고전류를 흘리는 다이오드형 엔모스 트랜지스터(T3)를 별도로 구비하여 구성된다.In addition, as in a conventional circuit, the data input / output pad (DQ pad: 10) is used to cause a voltage drop and a junction break-down phenomenon when a high noise noise is applied to draw current into a substrate. A separate resistor R1 is provided between the output terminal N1 of the circuit and the input terminal N2 of the internal circuit 20, and is connected to the input terminal N2 of the internal circuit 20 to punch-through. and a diode type NMOS transistor T3 which causes the noisy high current to flow to the ground terminal Vss.
이하, 상기 구성을 갖는 본발명에 따른 정전기방전 보호회로의 동작을 도면을 참조하며 자세히 살펴보기로 한다.Hereinafter, the operation of the electrostatic discharge protection circuit according to the present invention having the above configuration will be described in detail with reference to the accompanying drawings.
우선, 상기한 풀-업 및 풀-다운 프리 드라이버부(35, 45)내 기존의 CMOS형 인버터 구조를 이루는 엔모스 트랜지스터에 직렬로 연결된 별도의 엔모스 트랜지스터를 구비함으로 인해, 기존의 엔모스 트랜지스터를 하나만 구비하는 프리 드라이버 구성에 비해 스냅-백 트리거 전압을 2배로 증가시킬 수 있게 된다.First, the conventional NMOS transistor is provided by a separate NMOS transistor connected in series with the NMOS transistor forming the conventional CMOS inverter structure in the pull-up and pull-down pre-driver sections 35 and 45. The snap-back trigger voltage can be doubled compared to the pre-driver configuration with only one.
이로 인해, 외부로부터의 정전기 유입에 따라 원치 않는 전하의 공급이 뒤따르게 될 경우 불필요하게 턴-온되어 접지로의 전류경로를 형성하게 되는 현상을 막을 수 있게 되는 것이다.As a result, when the supply of unwanted charge is followed by the inflow of static electricity from the outside, it is possible to prevent the phenomenon of turning on unnecessarily to form a current path to the ground.
다시 말해, 원치않는 트랜지스터의 스냅-백동작을 막아 접지단으로의 누설전류 형성을 방지할 수 있게 되며, 이에 따라 정전기방전 특성 또한 강화시킬 수 있게 된다.In other words, it is possible to prevent an unwanted transistor from snap-back operation to prevent the leakage current to form a ground terminal, thereby enhancing the electrostatic discharge characteristics.
따라서, 프리 드라이버부의 구동 사이즈를 증가시키지 않고도 누설전류에 대한 신뢰성을 확보할 수 있게 된다.Therefore, it is possible to secure the reliability of the leakage current without increasing the drive size of the pre-driver part.
한편, 본 발명의 다른 실시예로는 상기한 바와 같이 프리 드라이버부내 별도의 엔모스 트랜지스터를 직렬구조로 추가로 연결하는 구성외에도, 혼합 문턱전압형(mixted threshold voltage type)의 프리 드라이버를 직렬구조로 연결하여 사용할 수도 있겠다.Meanwhile, in another embodiment of the present invention, in addition to the configuration of additionally connecting a separate NMOS transistor in the pre-driver section in series as described above, a mixed threshold voltage type pre-driver in series is provided. Can also be used in conjunction.
이상에서 설명한 바와같이 본 발명에 따른 정전기방전 보호회로에 의하면, 데이타 입·출력 패드의 출력전위를 풀-업 및 풀-다운시키는 각 소자의 구동제어를 위해 구비하는 프리 드라이버부의 스냅-백 전압(snap-back voltage)을 높은 전위수준이 되도록 조절하므로써, 누설전류에 대한 신뢰성 확보로 소자의 ESD 특성을 크게 강화시킬 수 있는 매우 뛰어난 효과가 있다.As described above, according to the electrostatic discharge protection circuit according to the present invention, the snap-back voltage of the pre-driver part provided for driving control of each element that pulls up and pulls down the output potential of the data input / output pad ( By adjusting the snap-back voltage to a high potential level, it is very effective to greatly enhance the ESD characteristics of the device by ensuring reliability against leakage current.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064095A KR100313155B1 (en) | 1999-12-28 | 1999-12-28 | Electrostatic discharge protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064095A KR100313155B1 (en) | 1999-12-28 | 1999-12-28 | Electrostatic discharge protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061599A KR20010061599A (en) | 2001-07-07 |
| KR100313155B1 true KR100313155B1 (en) | 2001-11-07 |
Family
ID=19631413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064095A KR100313155B1 (en) | 1999-12-28 | 1999-12-28 | Electrostatic discharge protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313155B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034614B1 (en) * | 2007-02-15 | 2011-05-12 | 주식회사 하이닉스반도체 | Electrostatic discharge protection circuit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443511B1 (en) * | 2001-12-22 | 2004-08-09 | 주식회사 하이닉스반도체 | Elctrostatic discharge protection circuit |
| KR100866716B1 (en) * | 2002-07-13 | 2008-11-03 | 주식회사 하이닉스반도체 | ESD Protection circuit |
| KR101052075B1 (en) * | 2009-11-30 | 2011-07-27 | 주식회사 하이닉스반도체 | Semiconductor devices |
-
1999
- 1999-12-28 KR KR1019990064095A patent/KR100313155B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034614B1 (en) * | 2007-02-15 | 2011-05-12 | 주식회사 하이닉스반도체 | Electrostatic discharge protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061599A (en) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7457087B2 (en) | Electrostatic discharge protective circuit and semiconductor integrated circuit using the same | |
| US6008970A (en) | Power supply clamp circuitry for electrostatic discharge (ESD) protection | |
| JP2566064B2 (en) | I / O buffer circuit | |
| US6433983B1 (en) | High performance output buffer with ESD protection | |
| KR20080076410A (en) | Electrostatic discharge protection circuit | |
| US5894230A (en) | Modified keeper half-latch receiver circuit | |
| KR100313154B1 (en) | Electrostatic discharge protection circuit | |
| KR20080076411A (en) | Electrostatic discharge protection circuit | |
| US20070177317A1 (en) | ESD protection circuit | |
| US6862160B2 (en) | Apparatus providing electronstatic discharge protection having current sink transistors and method therefor | |
| WO1999065079A1 (en) | A method of programmability and an architecture for cold sparing of cmos arrays | |
| KR100313155B1 (en) | Electrostatic discharge protection circuit | |
| KR100242987B1 (en) | 5v tolerant input/output circuit | |
| JPH06325569A (en) | Middle voltage generating circuit for semiconductor integrated circuit | |
| KR100324323B1 (en) | Esd protecting circuit for semiconductor memory device | |
| KR100632566B1 (en) | Electrostatic Discharge Protection Circuit | |
| KR100323455B1 (en) | Electrostatic discharge protection circuit | |
| KR100443511B1 (en) | Elctrostatic discharge protection circuit | |
| KR100323453B1 (en) | Electrostatic discharge protection circuit | |
| KR100443512B1 (en) | Elctrostatic discharge protection circuit | |
| KR100205099B1 (en) | Data output circuit and such method of memory device | |
| KR20020002701A (en) | Electro static discharge protection circuit | |
| KR20040006678A (en) | ESD Protection curcuit | |
| KR100193452B1 (en) | Data output circuit of semiconductor memory device and output method thereof | |
| KR100443510B1 (en) | Elctrostatic discharge protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |