KR20010055009A - 도금 영역이 분리된 선처리 리드 프레임 - Google Patents

도금 영역이 분리된 선처리 리드 프레임 Download PDF

Info

Publication number
KR20010055009A
KR20010055009A KR1019990056061A KR19990056061A KR20010055009A KR 20010055009 A KR20010055009 A KR 20010055009A KR 1019990056061 A KR1019990056061 A KR 1019990056061A KR 19990056061 A KR19990056061 A KR 19990056061A KR 20010055009 A KR20010055009 A KR 20010055009A
Authority
KR
South Korea
Prior art keywords
lead frame
leads
lead
plating
frame
Prior art date
Application number
KR1019990056061A
Other languages
English (en)
Inventor
한장원
김민일
김남석
홍인표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990056061A priority Critical patent/KR20010055009A/ko
Publication of KR20010055009A publication Critical patent/KR20010055009A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 선처리 리드 프레임(Pre Plated lead Frame)에 관한 것으로, 더욱 상세하게는 기존의 리드 프레임 표면에 팔라듐(Pd) 또는 금(Au) 등과 같은 도금막이 형성된 선처리 리드 프레임(PPF)을 이용함에 따라 선처리 리드 프레임과 패키지 몸체를 형성하는 성형수지(Molding resin)와의 결합력이 약화되는 것을 방지하기 위한 것이며, 이를 위하여 내부리드와 외부리드 사이의 경계선 안쪽에 설정되는 구분선을 기준으로 구분선 외부의 도금 영역에만 팔라듐(Pd) 등과 같은 솔더와의 결합력이 우수한 특성을 갖는 도금막을 형성한 것을 특징으로 하는 선처리 리드 프레임의 구조를 개시하며, 이를 통하여 반도체 패키지 제조 공정 중의 리드 피니쉬 공정을 생략하는 등 종래의 선처리 리드 프레임의 장점을 유지하는 동시에, 선처리 리드 프레임과 성형수지와 결합력이 떨어지지 않도록 함으로써 종래의 선처리 리드 프레임의 불리함을 극복하고 반도체 패키지의 신뢰성을 확보할 수 있다.

Description

도금 영역이 분리된 선처리 리드 프레임 { Pre Plated Frame having plating areas separated }
본 발명은 선처리 리드 프레임(PPF ; Pre Plated lead Frame)에 관한 것이며, 더욱 상세하게는 기존의 리드 프레임 표면에 팔라듐(Pd) 또는 금(Au) 등과 같은 도금막이 형성된 선처리 리드 프레임(PPF)을 이용함에 따라 선처리 리드 프레임과 패키지 몸체를 형성하는 성형수지(Molding resin)와의 결합력이 약화되는 것을 방지하는 것을 특징으로 하는 도금 영역이 분리된 선처리 리드 프레임(Pre Plated Frame having plating areas separated)의 구조 개선에 관한 것이다.
반도체 패키지(Semiconductor package)의 제조에 있어서 리드 프레임은 중요한 원부자재중의 하나이며, 이와 같은 리드 프레임은 리드 프레임의 재질에 따라 구리(Cu) 계열 리드 프레임과 합금42(Alloy42) 계열 리드 프레임으로 구분된다.
반도체 패키지를 제조함에 있어 리드 프레임은 본딩 와이어(Bonding wire)와의 결합력, 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 성형수지와의 결합력 및 솔더(Solder)와의 결합력 등이 요구되며, 이들 특성은 결국 반도체 패키지의 품질에 커다란 영향을 미친다.
위 리드 프레임의 특성 중 솔더와의 결합력을 높이기 위한 방법으로 일반적인 반도체 제조 공정 중에 리드 피니쉬 공정(Lead finish process)이 포함되며, 리드 피니쉬 공정은 패키지 몸체 외부로 돌출된 외부리드들의 표면에 주석-납(Sn-Pb)등이 도금되는 공정을 말한다.
즉, 최종 사용자들이 실장할 때 사용되는 솔더와 같은 접합물질과 결합력이 우수한 주석-납 등을 반도체 패키지가 완성된 후 외부리드의 표면에 도금함으로써 반도체 패키지의 실장력을 향상시키기 위한 것이다.
근래에 들어서는 반도체 제조 공정에서 위와 같은 리드 피니쉬 공정을 생략하기 위하여 반도체 제조 라인으로 공급되는 리드 프레임의 표면에 팔라듐(Pd) 등의 도금막을 형성하는 것을 특징으로 하는 선처리 리드 프레임(PPF)이 개발되고 있다.
도 1에는 종래의 선처리 리드 프레임(100)이 평면도로 도시되어 있으며, 도 2는 도 1의 선처리 리드 프레임의 일부를 도시한 단면도이다. 도 1 및 도 2를 참조로 하여 종래의 선처리 리드 프레임(100)의 구조를 설명하면 다음과 같다.
종래의 선처리 리드 프레임(100)은 한쌍의 사이드 레일(40)을 통해 연속적으로 배열된 프레임(Unit frame)들이 스트립(Strip) 형태로 구성되며, 각 사이드 레일(40)에는 스프로켓 홀(Sprocket hole ; 44)이 형성되어 있고, 한 쌍의 사이드 레일(40)을 가로질러 각 프레임을 구분하는 사이드 바(42)가 형성된다. 또한 선처리 리드 프레임(100)은 리드(30)들을 포함하며, 리드(30)들은 각 사이드 레일(40)에 연결된 외부리드(20)들과 외부리드(20)들에 일체로 형성된 내부리드(10)들로 구성된다.
내부리드(10)들은 반도체 패키지 제조 공정에서 반도체 칩(도시되지 않음)의 본딩패드(도시되지 않음)에 대응되며 성형수지(도시되지 않음)로 몰딩되는 부분이며, 외부리드(20)들은 몰딩된 성형수지 외부로 돌출되어 외부접속단자로 사용되는 부분으로 이들 내부리드들과 외부리드들 사이의 경계선(A) 내로 성형수지가 몰딩된다.
종래의 선처리 리드 프레임(100)은 결국 위와 같은 리드들(30)의 표면에 팔라듐(Pd) 등과 같은 도금막(32)이 형성된 것을 특징으로 한다. 이에 더하여, 리드들(30)의 표면에 형성된 팔라듐 도금막(32) 위로 다시 금(Au) 또는 은(Ag) 등을 적층하여 도금함으로써 전도성 및 솔더 결합력을 향상시킬 수 있다.
이러한 선처리 리드 프레임을 사용함에 따라 반도체 패키지 제조 공정에서 리드 피니쉬 공정을 생략할 수 있어 공정을 단축할 수 있는 장점이 있으나, 다른 한편으로는 선처리 리드 프레임과 성형수지와의 결합력이 저하되는 어려움이 있다.
즉, 종래의 선처리 리드 프레임은 리드 프레임의 표면에 솔더와의 결합력이 우수한 팔라듐(Pd) 등의 도금막을 형성한 것을 특징으로 하지만, 도금막을 구성하는 팔라듐의 특성이 솔더와의 결합력만이 우수할 뿐, 패키지 몸체를 형성하는 성형수지와의 결합력이 낮은 불리함이 있다.
즉, 성형수지와의 결합력을 관점으로 할 때, 기존의 리드 프레임을 구성하는 구리 또는 합금-42 등에 비하여 선처리 리드 프레임에 적용된 팔라듐이 낮은 결합력을 갖는다. 이에 따라 기존의 리드 프레임 - 즉 리드들의 표면에 도금막이 형성되지 않은 베어 프레임(Bare frame) - 을 사용한 반도체 패키지의 경우와 비교하여 볼때, 완성된 반도체 패키지에서 선처리 리드 프레임과 성형수지 사이에 크랙(Crack)이 발생하는 등 신뢰성이 저하될 수 있다.
본 발명의 목적은 선처리 리드 프레임과 성형수지와의 결합력이 저하되는 것을 방지할 수 있는 선처리 리드 프레임(PPF)을 제공하는 것이다.
본 발명의 목적은 반도체 패키지의 신뢰성을 향상시킬 수 있는 선처리 리드 프레임을 제공하는 것이다.
도 1은 종래의 선처리 리드 프레임을 도시한 평면도,
도 2는 도 1의 리드 일부를 도시한 단면 모식도,
도 3은 본 발명의 일 실시예에 따른 선처리 리드 프레임을 도시한 평면도,
도 4는 도 3의 선처리 리드 프레임을 이용한 반도체 패키지의 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 110 : 내부리드(Inner lead) 20, 120 : 외부리드(Outer lead)
30, 130 : 리드 32, 132 : 도금막(Plating layer)
40, 140 : 사이드 레일(Side rail)
42, 142 : 사이드 바(Side bar)
44, 144 : 스프로켓 홀(Sprocket hole)
100, 200 : 선처리 리드 프레임(PPF)
210 : 반도체 칩 212 : 본딩패드
220 : 접착수단 230 : 본딩 와이어
240 : 성형수지 300 : 반도체 패키지
A : 경계선 B : 구분선
C : 내부 도금 영역 D : 외부 도금 영역
이러한 목적을 달성하기 위하여 본 발명은 본딩패드들에 대응되는 내부리드들과 내부리드들에 일체로 형성된 외부리드들을 포함하는 리드들; 및 외부리드들이 연결되어 고정되는 사이드 레일;을 포함하며 리드들의 표면에 솔더와의 결합력이 우수한 특정 도금막이 형성된 것을 특징으로 하는 선처리 리드 프레임(PPF)에 있어서, 내부리드들과 외부리드들의 경계선 안쪽에 일정한 구분선이 설정되며, 구분선 외부의 도금 영역에만 특정 도금막이 형성된 것을 특징으로 하는 도금 영역이 분리된 선처리 리드 프레임을 제공한다.
또한, 본 발명에 따른 선처리 리드 프레임에 있어서 솔더와의 결합력이 우수한 특정 도금막은 팔라듐(Pd), 또는 팔라듐(Pd) 위로 금(Au), 은(Au) 등이 적층되어 도금된 것을 특징으로 한다.
이하, 첨부도면을 참고로 하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 도금 영역이 분리된 선처리 리드 프레임(200)을 도시한 평면도이며, 도 4는 도 3의 선처리 리드 프레임을 이용한 반도체 패키지(300)의 다른 실시예를 도시한 단면도이다. 도 3 및 도 4를 참고로하여 본 발명에 따른 선처리 리드 프레임(200)의 구조를 설명하면 다음과 같다.
본 발명에 따른 선처리 리드 프레임(200)은 한 쌍의 사이드 레일(140)을 통해 연속적으로 배열된 프레임들이 스트립 형태로 구성되며, 각 사이드 레일(140)에는 스프로켓 홀(144)들이 형성되어 있고, 한 쌍의 사이드 레일(140)을 가로질러 각 프레임을 구분하는 사이드 바(142)가 형성된다. 또한 선처리 리드 프레임(200)은 리드(130)들을 포함하며, 리드(130)는 각 사이드 레일(140)에 연결된 외부리드(120)들과 외부리드(120)들에 일체로 형성된 내부리드(110)들로 구성된다.
내부리드(110)들은 반도체 패키지 제조 공정에서 대응되는 반도체 칩(210)의 본딩패드(212)에 본딩 와이어(230)를 통해 연결되고 성형수지(240)로 몰딩되는 부분이며, 외부리드(120)들은 몰딩된 성형수지(240) 외부로 돌출되어 외부접속단자로 사용되는 부분으로 이들 내부리드들과 외부리드들 사이의 경계선(A) 내로 성형수지가 몰딩된다.
본 발명에 따른 선처리 리드 프레임(200)은 위의 경계선(A) 안쪽으로 도금 영역을 구분하는 구분선(B)이 설정된 것을 특징으로 하며, 구분선(B)을 기준으로 내부의 도금 영역(C)에는 도금막을 형성하지 않고, 구분선(B)을 기준으로 외부의 도금 영역(D)에만 팔라듐(Pd) 등과 같은 도금막(132)이 형성된 것을 특징으로 한다. 이에 더하여, 팔라듐(Pd) 도금막(132)이 형성된 위로 다시 금(Au) 또는 은(Ag) 등을 적층하여 도금함으로써 전도성 및 솔더 결합력을 향상시킬 수 있다.
또한, 한편으로는 구분선을 기준으로 내부의 도금 영역에 성형수지와의 결합력이 우수한 물질을 코팅함으로써 성형수지와의 결합력 향상을 도모할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 선처리 리드 프레임은 내부리드와 외부리드 사이의 경계선 안쪽에 설정되는 구분선을 기준으로 구분선 외부의 도금 영역에만 팔라듐(Pd) 등과 같은 도금막을 형성한 것을 특징으로 하며, 이에 외부리드와 솔더와의 결합력을 향상시켜 반도체 패키지의 실장력을 향상시킬 수 있으며, 이와 동시에 내부리드를 베어 프레임 상태로 유지함으로써 성형수지와의 결합력을 저하시키지 않는 장점을 갖는다.
결국, 본 발명에 따른 선처리 리드 프레임의 구조를 통하여 반도체 패키지 제조 공정 중의 리드 피니쉬 공정을 생략하는 등 종래의 선처리 리드 프레임의 장점을 유지하는 동시에, 선처리 리드 프레임과 성형수지와 결합력이 떨어지지 않도록 함으로써 종래의 선처리 리드 프레임의 불리함을 극복할 수 있다.
본 발명에 따른 선처리 리드 프레임은 내부리드와 외부리드 사이의 경계선 안쪽에 설정되는 구분선을 기준으로 구분선 외부의 도금 영역에만 팔라듐(Pd) 등과 같은 솔더와의 결합력이 우수한 특성을 갖는 도금막을 형성한 것을 구조적 특징으로 하며, 이를 통하여 반도체 패키지 제조 공정 중의 리드 피니쉬 공정을 생략하는 등 종래의 선처리 리드 프레임의 장점을 유지하는 동시에, 선처리 리드 프레임과 성형수지와 결합력이 떨어지지 않도록 함으로써 종래의 선처리 리드 프레임의 불리함을 극복하고 반도체 패키지의 신뢰성을 확보할 수 있다.

Claims (3)

  1. 본딩패드들에 대응되는 내부리드들과 상기 내부리드들에 일체로 형성된 외부리드들을 포함하는 리드들; 및
    상기 외부리드들이 연결되어 고정되는 사이드 레일;
    을 포함하며 상기 리드들의 표면에 솔더와의 결합력이 우수한 특정 도금막이 형성된 것을 특징으로 하는 선처리 리드 프레임(PPF)에 있어서,
    상기 내부리드들과 외부리드들의 경계선 안쪽에 일정한 구분선이 설정되며, 상기 구분선 외부의 도금 영역에만 상기 특정 도금막이 형성된 것을 특징으로 하는 도금 영역이 분리된 선처리 리드 프레임.
  2. 제 1 항에 있어서, 상기 특정 도금막은 팔라듐(Pd)으로 형성된 것을 특징으로 하는 도금 영역이 분리된 선처리 리드 프레임.
  3. 제 2 항에 있어서, 상기 구분선 내부의 도금 영역은 특정 도금막이 형성되지 않은 베어 프레임인 것을 특징으로 하는 도금 영역이 분리된 선처리 리드 프레임.
KR1019990056061A 1999-12-09 1999-12-09 도금 영역이 분리된 선처리 리드 프레임 KR20010055009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056061A KR20010055009A (ko) 1999-12-09 1999-12-09 도금 영역이 분리된 선처리 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056061A KR20010055009A (ko) 1999-12-09 1999-12-09 도금 영역이 분리된 선처리 리드 프레임

Publications (1)

Publication Number Publication Date
KR20010055009A true KR20010055009A (ko) 2001-07-02

Family

ID=19624475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056061A KR20010055009A (ko) 1999-12-09 1999-12-09 도금 영역이 분리된 선처리 리드 프레임

Country Status (1)

Country Link
KR (1) KR20010055009A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501879B1 (ko) * 2000-06-12 2005-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501879B1 (ko) * 2000-06-12 2005-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US8319340B2 (en) Lead frame and method of manufacturing the same
KR100299384B1 (ko) 볼 그리드 어레이 패키지
US7268415B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US6271586B1 (en) Integrated circuit chip and method for fabricating the same
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JPH09307050A (ja) リードフレームとこれを用いた半導体装置
KR20000062856A (ko) 반도체 장치용 리드 프레임과 제조 방법
US20040262719A1 (en) Lead frame for semiconductor packages
US20020117740A1 (en) Lead frame for plastic molded type semiconductor package
KR20010055009A (ko) 도금 영역이 분리된 선처리 리드 프레임
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
US6150712A (en) Lead frame for semiconductor device, and semiconductor device
KR100544274B1 (ko) 스터드 범프용 기판의 금속 적층구조
KR920008359Y1 (ko) 리드프레임
KR100212391B1 (ko) 반도체 패키지 구조
KR20090043907A (ko) 리드 프레임, 그를 구비한 반도체 패키지 및 그 제조방법
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP2003086756A (ja) Ｉｃパッケージおよびその製造方法
KR100254271B1 (ko) 다층 도금 리이드 프레임
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
KR101680719B1 (ko) 리드프레임
JP2002026168A (ja) 半導体装置およびその製造方法
KR19990059687A (ko) 구리도금된 리드프레임

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid