KR20010051227A - 반도체 장치를 충전하기 위한 방법 및 장치 - Google Patents

반도체 장치를 충전하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20010051227A
KR20010051227A KR1020000062818A KR20000062818A KR20010051227A KR 20010051227 A KR20010051227 A KR 20010051227A KR 1020000062818 A KR1020000062818 A KR 1020000062818A KR 20000062818 A KR20000062818 A KR 20000062818A KR 20010051227 A KR20010051227 A KR 20010051227A
Authority
KR
South Korea
Prior art keywords
gap
substrate
along
flip chip
receiving chamber
Prior art date
Application number
KR1020000062818A
Other languages
English (en)
Other versions
KR100458655B1 (ko
Inventor
바비알즈알렉제이.
보우라스카르로스에드워드
쿨시드루실라벨톤
루이스알란레이
빈트제이슨토마스
Original Assignee
토마스 엘. 무어헤드
노드슨 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 엘. 무어헤드, 노드슨 코포레이션 filed Critical 토마스 엘. 무어헤드
Publication of KR20010051227A publication Critical patent/KR20010051227A/ko
Application granted granted Critical
Publication of KR100458655B1 publication Critical patent/KR100458655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 점성 충전 재료로 다중 측부의 반도체 장치와 기판사이의 갭을 충전하기 위한 방법 및 장치에 관한 것이다. 상기 점성의 충전 재료는 반도체 장치와 기판사이에 형성된 다수의 전기적인 상호 접속부를 캡슐화하기 위하여 갭내로 이동하게 된다. 상기 장치의 다중 측부를 따라서 상기 갭을 밀봉하기 위하여 반도체 장치와 기판사이에 밀봉부가 제공되고, 상기 갭은 유체가 갭과 소통되도록 상기 장치의 적어도 하나의 측부를 따라서 밀봉되지 않게 남아 있게 된다. 상기 점성의 충전 재료는 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 인접되게 분배되고, 상기 갭내로 충전 재료를 취출하기 위하여 충전 재료를 가로질러서 압력 차이가 발생됨으로써, 상기 전기 접속부를 캡슐화시킨다.

Description

반도체 장치를 충전하기 위한 방법 및 장치{Method and apparatus for underfilling semiconductor devices}
본 발명은 일반적으로 반도체 팩키지 제조에 사용되는 액체 분배 방법 및 장치에 관한 것으로서, 특히 기판에 장착된 반도체 장치를 충전(underfilling)하기 위한 방법 및 장치에 관한 것이다.
반도체 칩 팩키지의 제조자들은 향상된 능력을 가지고 보다 작은 칩 팩키지를 발전시키기 위하여 꾸준히 노력하고 있다. 예를 들면, 플립 칩 기술은 전자 회로의 최소화를 보다 증가시키기 위한 운동의 결과로서 발전하여 왔다. 이러한 기술은 직접적인 칩 부착(direct chip attatch) 또는 "DCA"로 공지되어 있다. 이것은 "플립 칩" 본딩을 포함하고, 여기에서 플립 칩의 집적회로(IC)는 기판위의 땜납 패드와 정렬되거나 또는 등록되는 플립 칩의 하부의 땜납 볼을 통하여 기판에 전기적으로 그리고 기계적으로 연결된다.
도 1 내지 도 3에서, 반도체 다이 또는 플립 칩(10)은 이것의 회로쪽 또는 그 하부에서 땜납 범프 또는 볼(12)의 패턴을 구비한다. 상기 땜납 볼(12)은 PC 보드 또는 이와 유사한 기판(16)에서 땜납 패드(14)로 등록되거나 또는 정렬된다. 상기 칩(10)의 하부는 또한 칩의 이미지 쪽으로 언급된다. 플럭스(도시 않음)는 일반적으로 땜납 볼(12)과 땜납 패드(14)사이에 공급된다. 가열시에, 상기 PC 보드 또는 기판(16)의 땜납 패드(14)는 칩(10)의 하부쪽에서 땜납 볼(12)과 물리적으로 연결되고 재용융된다. 상기 땜납 볼(12)은 통상적으로 고 용융점을 가짐으로써 재용융되지 않는다. 이러한 연결부는 땜납 볼(12)과 짝을 이루는 변형된 땜납 패드(14')에 의하여 도 2에서 개략적으로 도시되어 있다.
특정의 액체 에폭시(18)(도 3)는 통상적으로 칩의 하부를 완전하게 충전하기 위하여 통상적으로 사용된다. 이러한 점은 본원에서 "충전(underfill)" 작동으로 언급된다. 경화시에는, 발생된 캡슐화(encapsulation)는 습기가 접촉하는 것을 방지하기 위하여 비흡습성 배리어(non-hygroscopic barrier)를 형성하고, 그래서 상기 PC 보드(16)와 칩(10)사이의 전기적인 상호 접속부를 부식을 방지시킨다. 또한, 상기 에폭시((18)는 열응력 릴리프를 제공함으로써, 즉, 서로 다른 비의 열 팽창 및 수축을 제공함으로써 변형된 땜납 패드(14')와 땜납 볼(12)사이에 접착을 방지시키는 작용을 한다.
도 3에서, 일단 충전 작용이 완료된다면, 모든 전기적인 상호접속을 완전히 캡슐화하기 위하여 칩(10)의 모서리를 따라서 충분한 액체 에폭시가 침착되는 것이 바람작함으로써, 필렛(fillet; 18a)은 칩(10)의 측부 모서리를 따라서 형성된다. 일반적으로, 상기 액체 에폭시는 상기 칩(10)의 하부와, PC 보드 또는 기판(16)의 상부면사이의 작은 갭으로 인한 모세관 작용의 결과로서 상기 칩(10)아래에서 용융된다. 상기 칩(10)의 표면 영역이 증가하거나 및/또는 상기 칩(10)과 기판(16)사이의 갭(15)이 보다 작게 될 때, 모든 전기적인 상호 접속부를 완전하게 캡슐화하는 것은 어렵게되고 시간이 소모되게 된다. 이러한 점은 갭(15)의 공극(20)이 존재하는 불완전한 충전을 발생시킬 수 있다. 이러한 공극이 존재하게 된다면, 부식과 바람직하지 못한 열응력이 감소된 성능 또는 보다 빠른 실폐를 발생시킬 수 있게 된다.
따라서, 플립 칩과 기판사이의 형성된 갭을 충전하는 방법, 특히 어떠한 공극이나 공간도 플립 칩과 기판사이에 충전되지 않고 남아 있는 것을 방지하면서, 보다 큰 플립 칩 및 보다 작은 갭을 포함하는 형상의 적용 방법을 제공하는 것이다.
도 1은 종래 기술에서 다수의 땜납 범프(bump) 또는 볼(ball) 및 땜납 패드를 전기적으로 연결하기 위하여 재용융 방법 이전에 플립 칩 및 기판을 개략적으로 도시하는 단면도.
도 2는 종래 기술에 따라서 재용융 이후에 대응되는 땜납 볼을 가지고 도 1의 변형된 땜납 패드중의 하나의 상호 연결부를 도시하는 확대 부분도.
도 3은 플립 칩과 기판사이에 공극(void)이 남아 있는 동안에 충전 작동 이후에 도 1의 플립 칩과 기판의 확대 부분 단면도.
도 4는 다중 측부의 반도체 장치 및 기판사이의 갭을 충전하기 위하여 본 발명의 원리에 따른 고정 조립체를 도시하는 사시도.
도 5는 본 발명의 원리에 따라서 충전 작동동안에 반도체 장치와 기판, 고정 조립체를 부분적인 단면으로 도시하는 측면도.
도 6은 본 발명의 원리에 따라서 충전 작동이후에 고정 조립체와, 반도체 장치 및 기판를 도시하는 도 5와 유사한 도면.
*도면의 주요 부분에 대한 부호의 설명*
30: 반도체 장치 팩키지 32: 플립 칩
34: 기판 44: 고정 조립체
50: 상부벽 52: 립의 벽
56: 상부면 58: 장치 수용 챔버
본 발명은 공지된 충전 장치 및 방법의 상술된 단점 및 결점과, 다른 단점 및 결점을 극복하는 것이다. 본 발명이 몇몇 실시예와 관련하여서 설명되지만, 본 발명은 이러한 실시예에 한정되는 것이 아니다. 그 반대로, 본 발명은 본 발명의 정신 및 범위내에 포함될 수 있는 모든 수정, 변경 및 동일함을 포함한다.
일반적으로, 본 발명은 다수의 전기 접속부를 캡슐화하기 위하여 다중 측부의 반도체 장치 및 기판의 갭을 충전하기 위한 방법 및 장치에 관한 것이다. 상기 반도체 장치는 플립 칩과 기판의 대향된 표면사이의 갭에 형성된 다수의 전기 접속부를 가지고 기판에 장착된 플립 칩을 구비한 플립 칩 팩키지를 포함할 수 있다. 본 발명의 방법에 따라서, 상기 장치의 다수의 측부를 따라서 갭을 밀봉하기 위하여 반도체 장치와 기판사이에 밀봉부가 형성되고, 갭에 유체가 소통되는 것을 허용하기 위하여 상기 장치의 적어도 하나의 측부를 따라서 밀봉되지 않는 갭이 남아있게 된다. 점성 충전 재료는 밀봉되지 않은 갭을 따라서 반도체 장치의 하나의 측부에 인접한 긴 비드(bead)로서 분배된다. 그 다음, 갭내로 충전 재료를 취출하기 위하여 충전 재료의 긴 비드를 가로질러서 압력 차이가 발생되고, 따라서 이들 사이에 형성된 전기 접속부를 캡슐화시킨다. 상기 전기 접속부가 완전하게 캡슐화된 이후에 충전 재료가 경화될 수 있다.
본 발명의 한 특징에 따라서, 장치 수용 챔버를 형성하기 위하여 상부벽으로 부터 매달리게 되는 다수의 측벽과 상부벽을 구비하는 고정 부재가 제공된다. 상기 반도체 장치는 장치 수용 챔버내에 수용됨으로써, 상기 고정 부재의 상부벽과 측벽은 장치의 다중 측부를 따라서 갭을 밀봉하기 위하여 상기 장치와 기판사이에 밀봉부를 형성하고, 갭과 유체 소통되는 것을 허용하기 위하여 상기 장치의 적어도 하나의 측부를 따라서 갭이 밀봉되지 않게 남아 있게 된다. 음(negative)의 압력 소스는 밀봉되지 않게 있는 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향된 밀봉된 갭을 따라서 상기 장치의 측부중의 하나에 인접된 장치 수용 챔버에 연결된다. 상기 음의 압력 소스는 갭내로 점성 충전 재료를 취출하기 위하여 장치 수용 챔버에 적어도 부분적인 진공을 발생시키고, 따라서 반도체 장치 팩키지를 캡슐화시킨다.
본 발명의 다른 특징에 따라서, 상기 장치 수용 챔버와 소통되는 유체 검출센서가 제공된다. 적외선 센서와 같은 유체 검출센서는 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향된 상기 장치의 하나의 측부위로 연장될 때 액체 캡슐화 재료의 존재를 검출하기 위하여 작동가능하게 된다. 상기 액체 캡슐화 재료가 적외선 센서에 의하여 검출될 때에, 상기 장치 수용 챔버에 대한 음의 압력 적용이 종결되며, 그 다음 장치 수용 챔버가 대기로 방출된다. 이러한 방법에서, 상기 다중 측부의 반도체 장치와 상기 기판사이에 형성된 갭은 상기 장치와 기판사이에 형성된 다수의 전기적인 상호 접속부를 캡슐화하기 위하여 액체 캡슐화 재료로 완전히 충전되게 된다.
상술된 본 발명의 요약과, 다음에 따르는 상세한 설명으로부터, 플립 칩과 같은 반도체 장치를 충전하기 위한 유일하고 효과적인 방법 및 장치가 제공된다는 것이 이해될 것이다. 본 발명은 상기 플립 칩과 기판사이에 매우 작은 갭이 형성되는 플립 칩의 적용에서, 또는 충전하기 위하여 매우 큰 공간을 가지는 큰 플립 칩을 사용하는 적용에서 특히 유리하게 작용한다. 이러한 상태에서, 상기 갭내로 충전 재료를 이동하는데 일반적으로 의존하는 모세관 작용은 전기 접속부를 완전하게 캡슐화하는데 충분하지 않을 수 있고, 장치 수용 챔버에서 발생되는 적어도 부분적인 진공은 반도체 장치 팩키지의 완전한 캡슐화를 보장한다.
본 발명의 상술된 목적 및 다른 목적은 첨부된 도면과 이것의 설명으로부터 명백하게 된다.
상기 도면에서, 특히 도 4 내지 도 6에서, 기판(34)에 장착된 플립 칩 집적 회로(IC)(32)의 형태로 있는 반도체 장치 팩키지(30)가 도시되어 있다. 당업자가 이해할 수 있는 바와 같이, 기판(34)은 인쇄 회로판과 같은 유기질 또는 세라믹 기판 재료와, 플립 칩의 다중 칩 모듈 또는 플립 칩 캐리어를 포함할 수 있다. 상기 플립 칩(32)은 기판(34)위에 땜납 패드(38)로 정렬되거나 또는 등록된 플립 칩(32)의 하부에 땜납 범프 또는 볼(36)을 통하여 기판(34)에 전기적으로 그리고 기계적으로 연결된다. 가열시에, 상기 기판위의 땜납 패드(38)는 재용융되고, 기계적이고 전기적인 상호 접속부를 제공하기 위하여 플립 칩(32)의 땜납 볼(36)과 물리적으로 연결된다. 이러한 장치에서, 플립 칩(32)의 하부와 기판(34)의 상부면(42)사이에 갭(40)이 형성된다. 당업자가 이해할 수 있는 바와 같이, 상기 플립 칩(32)과 기판(34)사이에 형성된 갭(40)은 반도체 팩키지 제조에서 오늘날 발생되고 있는 보다 큰 플립 칩 다이 형성용으로 약 60 미크론 이하가 될 수 있다.
본 발명의 원리에 따라서, 고정 조립체(44)는 점성 액체 에폭시 캡슐체 또는 충전체(46)(도 5 및 도 6)를 가지고 상기 플립 칩(32)과 기판(34)사이에 갭(40)을 충전하기 위하여 제공된다. 상기 액체 캡슐체 또는 충전 재료(46)는 어떠한 공극도 없이 상기 갭(40)을 완전하게 충전하게 된다. 이러한 목적을 위하여, 도 4 내지 도 6에 도시된 바와 같이, 상부 벽(50)과, 립의 벽(lip wall)(52), 대향된 측벽(54a) 및 상기 대향된 측벽(54a)과 일체로 된 아치형 측벽(54b)을 구비하는 고정 하우징(48)이 제공된다. 상기 립의 벽(52)과, 대향된 측벽(54a) 및 아치형 측벽(54b)은 상기 상부벽(50)으로 부터 현수되도록 형성됨으로써, 상기 립의 벽(52)은 상부벽(50)으로부터 플립 칩(32)의 상부면(56)으로 연장되고, 상기 측벽(54a,54b)은 상부벽(50)으로 부터 기판(34)의 상부면(42)로 연장된다. 상기 고정 하우징(48)은 예를 들면 압연 가공된 알루미늄으로 제조될 수 있고, 상기 상부벽(50)과, 립의 벽(52) 및 측벽(54a,54b)이 플립 칩 팩키지(30)과 같은 반도체 장치 팩키지를 챔버(58)내에서 수용하기 위한 장치 수용 챔버(58)를 형성한다.
상기 장치 수용챔버(58)내에서 플립 칩 팩키지(30)를 위치시킴으로써, 상기 고정 하우징(48)의 측벽(54a,54b) 및 상부벽(50)은 플립 칩(32)의 다중 측부(60a 및 60b)를 따라서 갭(40)을 밀봉하기 위하여 기판(34)과 플립 칩(32)사이에 밀봉부를 형성하도록 채택되고, 상기 갭(40)과 유체 소통을 허용하기 위하여 상기 플립 칩(32)의 적어도 하나의 측부(60c)를 따라서 밀봉되지 않은 갭(40)을 남긴다. 상기 립의 벽(52)은 밀봉되지 않은 갭(40)을 따라서 플립 칩(32)의 측부(60c)에 인접된 플립 칩(32)의 상부면(56)으로 밀봉부를 형성하도록 형성된다. 상기 고정 하우징(48)의 형상은 많은 형태를 가질 수 있고, 이러한 형상은 충전될 반도체 장치 팩키지의 형상에 크게 의존한다. 그래서, 본 발명이 4개 측부의 플립 칩 팩키지(30)를 충전하는 것과 관련하여서 아래에 설명되지만, 본 발명은 다른 형태의 반도체 장치 팩키지용의 다른 반도체 장치 캡슐화 작동에 적용될 수 있으며, 또한, 예를 들면 볼 그리드 어레이와 같은 형상이 본 발명의 범위 및 정신을 벗어나지 않고 쉽게 이해될 것이다.
충전 작동동안에 상기 플립 칩(32)으로 상기 고정 하우징(48)의 밀봉부를 향상시키기 위하여, 상기 하우징(48)은 종래의 수단을 통하여 하우징(48)의 내부면에 부착되거나 접착되는 성형된 실리콘 삽입체(62)를 포함함으로써, 상기 삽입체(48)는 상부 벽(50)과, 립의 벽(52)의 내부벽과, 상기 하우징(48)의 적어도 2개의 대향된 측벽(54a)을 적어도 부분적으로 덮게 된다. 상기 성형된 실리콘 삽입체(62)는 고정 하우징(48)이 장치 수용 챔버(58)내에서 상기 플립 칩(32)을 수용하기 위하여 위치될 때 상기 플립 칩(32)의 적어도 2개의 대향 측부(60a)는 물론, 상기 플립 칩(32)의 상부면(56)을 결합하도록 형성될 수 있다. 상기 성형된 삽입체(62)는 충전 작동동안에 플립 칩 상부면(56)의 오염을 최소로 하기 위하여 도면에서 도면 부호 64로 도시된 바와 같이(도 4) 리세스될 수 있다. 상기 고정 하우징(48)은 각각의 길이를 따라서 상기 플립 칩(32)의 측부를 완전하게 결합할 필요가 없거나, 또는 측부(60b)를 따라서와 같이 갭(40)을 밀봉할 필요가 없다. 그래서, 상기 고정 하우징(58)의 측벽(54b)은 측부(60b)를 따라서 플립 칩(32)을 결합하지 않으며, 갭(40)은 측부(60b)를 따라서 밀봉된다.
도 4 내지 도 6에서, 고정 조립체(44)는 고정 하우징(48)의 상부벽(50)에 연결되고 플립 칩(32)의 측부(60b)에 인접되게 위치된 장치 수용 챔버(58)의 부분(68)내에서 소통되는 다중 부분(66a,66b,66c)을 또한 포함한다. 아래에 설명되는 바와 같이, 포트(66a)는 음의 압력(70)의 소스와, 적절한 밸브(74)를 통하여 대기(72)로의 배출부에 선택적이고 교대로 연결되도록 채택된다. 포트(66b)는 유체 검출 센서(76)에 연결되도록 채택되는 반면에, 포트(66c)는 광 소스(78)에 연결되도록 채택된다. 하나 이상의 포트(66a,66b,66c)의 다른 위치가 본 발명의 정신과 범위를 벗어나지 않고 가능하게 될지라도, 각각의 포트(66a,66b 및 66c)는 밀봉되지 않는 갭(40)을 따라서 플립 칩(32)의 측부(60c)에 대향되고 밀봉되는 갭(40)을 따라서 상기 플립 칩(32)의 측부(60b)에 인접되게 위치되는 것이 양호하다.
본 발명의 원리에 따른 충전 작동 동안에, 상기 고정 하우징(48)과 플립 칩 팩키지(30)는 서로에 대하여 위치됨으로써, 상기 플립 칩(32)은 상술한 바와 같이 장치 수용 챔버(58)내에 수용된다. 상기 고정 하우징(48)과 플립 칩(32)의 배향에서, 밀봉부는 플립 칩(32)의 측부(60a 및 60b)를 따라서 갭(40)을 밀봉하기 위하여 플립 칩(32)과 기판(34)사이에 있게 되는 반면에, 갭(40)과 유체 소통을 허용하기 위하여 플립 칩(32)의 측부(60c)를 따라서 밀봉되지 않게 남아 있게 된다. 당업자 쉽게 이해할 수 있는 바와 같이, 상기 플립 칩(32)과 기판(34)은 충전 작동이전에 가열될 수 있다. 다음, 액체 캡슐체 또는 충전체(46)의 긴 비드(80)(도 4 및 도 5)는 밀봉되지 않은 갭(40)을 따라서 충전 분배기(82)(도 4)로 부터 플립 칩(32)의 측부(60c)에 인접된 기판(34)으로 분배된다. 또한, 액체 캡슐체(46)는 밀봉되지 않은 갭(40)을 따라서 플립 칩(32)의 측부(60c)에 인접된 갭(40)내로 가압하에서 분사될 수 있다. 이러한 충전 분배기(82)는 플립 칩(32)에 대한 바람직한 패턴으로 액체 캡슐제 또는 충전 재료를 분배하기 위하여 것으로서 잘 공지되어 있다.
밀봉되지 않는 갭(40)을 따라서 플립 칩(32)의 측부(60c)에 인접된 액체 캡슐제의 긴 비드(80)를 분배하기 위하여 상기 분배기(82)에 의하여 분배 사이클의 완료시에, 포트(66a) 및 밸브(74)를 통하여 장치 수용 챔버(58)에 대하여 상기 음의 압력 소스(70)의 연결에 의하여 재료의 비드(80)를 가로질러서 압력 차이가 발생된다. 이러한 방법에서, 비드(80)의 하나의 긴 측부는 음의 압력에 노출되는 반면에, 상기 비드(80)의 대향된 긴 측부는 대기 압력에 노출된다. 소스(70)로부터의 음의 압력은 밀봉되지 않는 갭(40)을 따라서 상기 플립 칩(32)의 측부(60c)에 대향되게 밀봉되는 갭(40)을 따라서 상기 플립 칩(32)의 측부(60b)에 적용된다. 상기 압력 차이는 액체 캡슐화제 또는 충전 재료가 갭(40)내로 취출되며 도 5에 도시된 바와 같이 플립 칩(32)의 측부(60b)를 향하도록 상기 음의 압력 소스(70)에 의하여 비드(80)의 길이를 가로질러서 발생된다. 캡슐화와 충전에 필요한 압력 차이가 플립 칩 팩키지 형상과 사용되는 액체 캡슐 재료의 점성 특성에 크게 의존할지라도, 상기 액체 캡슐제 또는 충전물(46)이 약 60 미크론의 갭을 가지는 보다 큰 플립 칩 팩키지의 갭(40)내로 완전하게 흡수되도록 하는데는 약 5 PSI의 압력차이가 적절하다.
본 발명의 하나의 특징에서, 센서(76)는 포트(66b)에 연결되는 광검출 센서이므로, 상기 센서(76)는 장치 수용 챔버(58)의 부분(68)내로 사이트의 라인(line)을 가진다. 광섬유의 광 소스와 같은 광 소스(78)는 상기 부분(68)내에서 기판(34)의 상부면(42)을 조명하기 위하여 포트(66c)에 연결된다. 이러한 방법에서, 상기 광검출 센서(76)는 이것이 플립 칩(32)의 측부(60b)위로 연장될 때에 액체 캡슐제 또는 충전 재료의 필렛(84)(도 6)의 존재에 의하여 발생되기 때문에, 기판(34)의 표면 반사율에서 변화를 검출하기 위하여 작동가능하다. 상기 필렛(84)의 존재가 센서(76)에 의하여 검출될 때에, 갭(40)내로의 액체 캡슐제 또는 충전 재료(46)의 적절한 여과가 성취되고, 포트(66a)를 통하여 소스(70)로 부터 음의 압력을 적용시키는 것이 종결되고, 그 다음 포트(66a)가 밸브(74)를 통하여 대기로 배출된다. 물론, 본 발명의 정신 및 범위를 벗어나지 않고 필렛(84)의 존재를 검출하기 위하여 본 발명에서 다수의 센서가 사용될 수 있다. 예를 들면, 적외선(IR), 열 또는 운동 검출기가 상기 필렛(84)의 존재를 검출하기 위하여 사용될 수 있으므로, 적절한 충전 작동이 성취된다는 것을 지시한다. 그 다음, 상기 플립 칩(32)는 장치 수용 챔버(58)로 부터 제거됨으로써, 다음의 플립 칩 팩키지가 충전될 수 있다. 상기 충전된 플립 칩 팩키지(30)는 종래의 수단을 통하여 액체 캡슐제를 경화시키기 위하여 부가로 처리되도록 운반될 수 있다.
본 발명은 다양한 실시예를 도시함으로써 설명되고, 이러한 실시예는 보다 상세하게 설명되었지만, 첨부된 청구범위의 범위를 어떠한 방법으로도 제한하는 것이 아니다. 부가의 장점 및 수정이 가능하다는 것은 당업자가 잘 이해하고 있을 것이다. 따라서, 본 발명은 특정의 설명, 대표적인 장치 및 방법, 도시되고 설명된 실시예에 제한되는 것은 아니다. 예를 들면 단지 하나의 고정 조립체(44)가 도시되어 있지만, 다수의 고정 조립체(44)를 가지는 고정 헤드(도시 않음)가 다수의 반도체 장치의 팩키지(30)를 동시에 충전하기 위하여 사용될 수 있다. 따라서, 본 발명의 정신 및 범위를 벗어나지 않고 변경이나 이탈이 이루어질 수 있다.
본 발명에 따라서, 플립 칩과 기판사이의 형성된 갭을 충전하는 방법, 특히 어떠한 공극이나 공간도 플립 칩과 기판사이에 충전되지 않고 남아 있는 것을 방지하면서, 보다 큰 플립 칩 및 보다 작은 갭을 포함하는 형상의 적용 방법을 제공한다.

Claims (19)

  1. 다중 측부의 반도체 장치와 기판사이에 형성된 다수의 전기 접속부를 캡슐화하기 위하여 상기 반도체 장치와 기판사이에 갭을 충전하는 방법에 있어서,
    상기 장치의 다중 측부를 따라서 상기 갭을 밀봉하기 위하여 상기 장치와 기판사이에 밀봉부를 형성하고, 상기 갭과의 유체 소통을 허용하기 위하여 상기 장치의 적어도 하나의 측부를 따라서 밀봉되지 않는 갭을 남기는 단계와,
    밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 인접된 충전 재료를 분배하는 단계 및,
    상기 충전 재료를 갭내로 취출하기 위하여 충전 재료를 가로질러서 압력 차이를 발생시킴으로써 전기 접속부를 캡슐화시키는 단계를 포함하는 갭을 충전하는 방법.
  2. 제 1 항에 있어서, 상기 압력 차이는 밀봉된 갭을 따라서 상기 장치의 측부중 하나에 인접된 갭에 음의 압력을 적용시킴으로써 발생되는 갭을 충전하는 방법.
  3. 제 2 항에 있어서, 상기 음의 압력은 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향되게 위치되어 밀봉되는 갭을 따라서 상기 장치의 측부중의 하나에 인접된 갭에 적용되는 갭을 충전하는 방법.
  4. 제 1 항에 있어서, 상기 갭에서 음의 압력 차이의 존재하에서 상기 장치에 대한 소정의 위치에서 충전 재료의 존재를 검출하는 단계를 또한 포함하는 갭을 충전하는 방법.
  5. 제 4 항에 있어서, 상기 소정의 위치는 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향되게 위치되어 밀봉된 갭을 따라서 상기 장치의 측부중의 하나에 인접되게 위치되는 갭을 충전하는 방법.
  6. 다중 측부의 반도체 장치와 기판사이에 형성된 다수의 전기 접속부를 캡슐화하기 위하여 상기 반도체 장치와 기판사이의 갭을 충전하는 방법에 있어서,
    장치 수용 챔버를 형성하는 상부벽으로 부터 의존하는 다수의 측벽과 상부벽을 가지는 고정 부재를 제공하는 단계와,
    상기 고정 부재의 측벽과 상부벽이 상기 장치의 다중 측부를 따라서 상기 갭을 밀봉하기 위하여 장치와 기판사이에 밀봉부를 형성할 수 있도록 상기 장치 수용 챔버내에 상기 장치를 위치시키면서, 상기 갭과의 유체 소통을 허용하기 위하여 상기 장치의 적어도 하나의 측부를 따라서 밀봉되지 않는 갭을 남기는 단계와,
    밀봉되지 않는 갭을 따라서 상기 장치의 적어도 하나의 측부에 인접된 충전 재료를 분배하는 단계 및,
    상기 갭내로 충전 재료를 취출하기 위하여 장치 수용 챔버에 적어도 부분적인 진공을 발생시킴으로써, 전기적인 접속부를 캡슐화시키는 단계를 포함하는 갭을 충전하는 방법.
  7. 제 6 항에 있어서, 상기 적어도 부분적인 진공은 장치 수용 챔버에 음의 압력을 적용시킴으로써 발생되는 갭을 충전하는 방법.
  8. 제 7 항에 있어서, 상기 장치 수용 챔버에 적어도 부분적인 진공의 존재하에서 상기 장치에 대한 소정의 위치에서 충전 재료의 존재를 검출하는 단계를 또한 포함하는 갭을 충전하는 방법.
  9. 제 8 항에 있어서, 상기 검출 단계는,
    상기 기판의 표면을 조사(illuminate)하기 위하여 상기 장치 수용 챔버내에 광을 방출시키는 단계 및,
    상기 소정의 위치에서 충전 재료의 존재로 부터 발생되는 장치 수용 챔버내에 기판 표면의 광 반사율의 변화를 모니터링하기 위한 단계를 포함하는 갭을 충전하는 방법.
  10. 제 8 항에 있어서, 상기 소정의 위치는 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향되게 위치된 밀봉된 상기 갭을 따라서 상기 장치의 측부중의 인접된 하나에 위치되는 갭을 충전하는 방법.
  11. 다중 측부의 반도체 장치와 기판사이에 형성된 다수의 전기 접속부를 캡슐화하기 위하여 상기 반도체 장치와 기판사이에 갭을 충전하기 위한 고정 조립체에 있어서,
    장치 수용 챔버를 형성하는 상부벽으로 부터 의존하는 다수의 측벽과 상부벽을 구비하는 고정 부재와,
    상기 고정 부재에 의하여 운반되고 음의 압력 소스에 대한 접속을 위하여 상기 장치의 수용 챔버와 소통되는 제 1 포트를 포함하고,
    상기 상부벽과 측벽은 장치 수용 챔버내에 상기 장치를 위치시킬 때에, 갭과의 유체 소통을 허용하기 위하여 상기 장치의 적어도 하나의 측부를 따라서 밀봉되지 않는 갭을 남기면서 상기 장치의 다중 측부를 따라서 갭을 밀봉하도록 상기 장치와 기판사이에 밀봉을 형성하게 채택되는 갭을 충전하기 위한 고정 조립체.
  12. 제 11 항에 있어서, 상기 제 1 포트는 장치 수용 챔버내에 상기 장치를 위치시킬 때에 밀봉되지 않는 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향되게 위치된 밀봉된 갭을 따라서 상기 장치의 측부중의 하나에 인접되게 위치되고, 또한 상기 상부벽과 협력하는 갭을 충전하기 위한 고정 조립체.
  13. 제 11 항에 있어서, 유체 검출 센서에 대한 연결을 위하여 장치 수용 챔버와 소통되고 고정 부재에 의하여 운반되는 제 2 포트를 또한 포함하는 갭을 충전하기 위한 고정 조립체.
  14. 제 13 항에 있어서, 상기 제 2 포트에 연결되는 유체 감지 센서를 또한 포함하는 갭을 충전하기 위한 고정 조립체.
  15. 제 13 항에 있어서, 상기 제 2 포트는 상부벽과 협력하며, 상기 장치 수용 챔버내에 장치를 위치시킬 때에 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향되게 위치된 밀봉된 갭을 따라서 상기 장치의 측부중의 하나에 인접되게 위치되는 갭을 충전하기 위한 고정 조립체.
  16. 제 11 항에 있어서, 광 소스에 대하여 연결하기 위하여 상기 장치 수용 챔버와 소통되고, 상기 고정 부재에 의하여 운반되는 제 3 포트를 또한 포함하는 갭을 충전하기 위한 고정 조립체.
  17. 제 16 항에 있어서, 상기 제 3 포트에 연결된 광 소스를 또한 포함하는 갭을 충전하기 위한 고정 조립체.
  18. 제 16 항에 있어서, 상기 제 3 포트는 상부벽과 협력하고, 장치 수용 챔버내에 장치를 위치시킬 때에 밀봉되지 않은 갭을 따라서 상기 장치의 적어도 하나의 측부에 대향되게 위치된 밀봉된 갭을 따라서 상기 장치의 측부중의 하나에 인접되게 위치되는 갭을 충전하기 위한 고정 조립체.
  19. 제 11 항에 있어서, 상기 고정 부재의 내부면과 협력하는 중합체 부재를 또한 포함하는 갭을 충전하기 위한 고정 조립체.
KR10-2000-0062818A 1999-10-29 2000-10-25 반도체 장치들을 하부 충전하는 방법 및 장치 KR100458655B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/430,408 US6255142B1 (en) 1999-10-29 1999-10-29 Method for underfilling semiconductor devices
US9/430,408 1999-10-29
US09/430,408 1999-10-29

Publications (2)

Publication Number Publication Date
KR20010051227A true KR20010051227A (ko) 2001-06-25
KR100458655B1 KR100458655B1 (ko) 2004-12-03

Family

ID=23707432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0062818A KR100458655B1 (ko) 1999-10-29 2000-10-25 반도체 장치들을 하부 충전하는 방법 및 장치

Country Status (5)

Country Link
US (2) US6255142B1 (ko)
EP (1) EP1096559B1 (ko)
JP (1) JP2001168115A (ko)
KR (1) KR100458655B1 (ko)
DE (1) DE60016542T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866442A (en) 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US6444035B1 (en) * 2000-01-28 2002-09-03 Speedline Technologies, Inc. Conveyorized vacuum injection system
JP2002009096A (ja) * 2000-06-20 2002-01-11 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
DE10103186B4 (de) * 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US7150999B1 (en) * 2001-03-09 2006-12-19 Califer Life Sciences, Inc. Process for filling microfluidic channels
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
JP3575439B2 (ja) 2001-06-04 2004-10-13 日産自動車株式会社 自動車のパワーユニット配置構造
KR20040017281A (ko) * 2001-07-09 2004-02-26 노드슨 코포레이션 진공 보조 장치를 사용하여 전자 소자를 언더필링시키기위한 방법 및 장치
US6551863B2 (en) 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
TW591770B (en) * 2003-03-14 2004-06-11 Ind Tech Res Inst Packaging method for semiconductor device
US7481637B2 (en) * 2004-05-12 2009-01-27 Woodbridge Foam Corporation Vented mold and method for producing molded article
US8152107B1 (en) * 2008-02-19 2012-04-10 The Boeing Company Applying sealant to narrow deep gaps in an ablative heat shield surface
US20100055299A1 (en) * 2008-09-02 2010-03-04 Nscrypt, Inc. Dispensing patterns including lines and dots at high speeds
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US9390060B2 (en) * 2011-09-02 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods, material dispensing methods and apparatuses, and automated measurement systems
KR102008316B1 (ko) * 2012-06-18 2019-08-08 삼성전자주식회사 반도체 소자의 제조 방법 및 이를 위한 언더필 설비
US9321245B2 (en) * 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2457001A1 (de) 1974-12-03 1976-06-10 Hedrich Vakuumanlagen Wilhelm Vorrichtung zum extrem schnellen, kontinuierlich homogenen mischen, intensivem entgasen oder eindicken von aus mehreren komponenten bestehenden, mit oder ohne fuellstoffe legierten kunstharzen oder anderen kunststoffen
DE2808183A1 (de) 1978-02-25 1979-09-06 Hedrich Vakuumanlagen Wilhelm Vorrichtungen fuer giessharzanlagen zum kontrollieren gleicher und/oder unterschiedlicher, auch synchronisierter ausstossmengen fliessfaehiger bis hochviskoser medien
DE3411166A1 (de) 1984-03-27 1985-10-10 Wilhelm Hedrich Vakuumanlagen GmbH und Co KG, 6332 Ehringshausen Impraegnierkessel fuer die impraegnierung von gegenstaenden unter vakuum
DE9014257U1 (ko) 1990-10-05 1991-01-17 Wilhelm Hedrich Vakuumanlagen Gmbh Und Co Kg, 6332 Ehringshausen, De
US5149547A (en) * 1991-06-12 1992-09-22 Automotive Plastic Technologies, Inc. Apparatus for multi-cavity injection molding
DE4119415A1 (de) 1991-06-13 1992-12-17 Huebers Verfahrenstech Verfahren zum transport und zur aufbereitung von und zur beschickung einer giessanlage mit giessharz, sowie vorrichtung zur ausfuehrung des verfahrens
DE4222695C2 (de) 1991-07-19 2003-01-30 Hedrich Vakuumanlagen Wilhelm Verfahren und Vorrichtung zur kontinuierlichen Entgasung von Gießharz
US5591252A (en) 1991-07-19 1997-01-07 Wilhelm Hedrich Vakuumanlagen Gmbh & Co. Kg Device and method for the continuous degassing of casting resin
US5218234A (en) 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5203076A (en) 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
DE4210241A1 (de) 1992-03-28 1993-09-30 Huebers Verfahrenstech Verfahren zum Vergießen von Bauteilen mit einer imprägnierenden Masse
DE4210687C2 (de) 1992-04-01 2002-01-17 Huebers Verfahrenstech Vorrichtung für die Abgabe zähflüssiger, aushärtender Stoffe, sowie Verfahren zum Betrieb einer derartigen Vorrichtung
US5385869A (en) 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5817545A (en) 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5856211A (en) * 1996-04-10 1999-01-05 Donnelly Corporation Method for filling the cavities of cells with a chromogenic fluid
US5866442A (en) * 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JPH10261661A (ja) * 1997-03-19 1998-09-29 Toshiba Corp アンダーフィル充填方法及びプリント配線板構造
US6002171A (en) * 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US6220503B1 (en) * 1999-02-02 2001-04-24 International Business Machines Corporation Rework and underfill nozzle for electronic components
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips

Also Published As

Publication number Publication date
DE60016542T2 (de) 2005-12-15
US6352423B1 (en) 2002-03-05
EP1096559A3 (en) 2003-01-08
EP1096559A2 (en) 2001-05-02
EP1096559B1 (en) 2004-12-08
KR100458655B1 (ko) 2004-12-03
JP2001168115A (ja) 2001-06-22
DE60016542D1 (de) 2005-01-13
US6255142B1 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
KR20010051227A (ko) 반도체 장치를 충전하기 위한 방법 및 장치
US6214644B1 (en) Flip-chip micromachine package fabrication method
US8104356B2 (en) Pressure sensing device package and manufacturing method thereof
US7564140B2 (en) Semiconductor package and substrate structure thereof
US6987058B2 (en) Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
US6661103B2 (en) Apparatus for packaging flip chip bare die on printed circuit boards
US7791205B2 (en) Interposers for semiconductor die packages with standard ball grill array footprint
US7446409B2 (en) Cavity-down multiple-chip package
EP1432033B1 (en) Multi-chip module and method of forming
US20030193096A1 (en) Wafer-level package with a cavity and fabricating method thereof
US20020172024A1 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US9117774B2 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
US20050104186A1 (en) Chip-on-film package for image sensor and method for manufacturing the same
JP2009503837A (ja) マイクロエレクトロニクス部品用パッケージ及びその製造方法
US7732252B2 (en) Multi-chip package system incorporating an internal stacking module with support protrusions
TWI300261B (en) Chip package structur
CN101477956A (zh) 小片重新配置的封装结构及封装方法
CN110875278A (zh) 半导体封装件
US6534876B1 (en) Flip-chip micromachine package
GB2396963A (en) Semiconductor packaging structure
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US20230187303A1 (en) Semiconductor package
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JP2005323186A (ja) 感受ゾーン保護パッケージ構造を持つ映像センサー
CN116013918A (zh) 一种地质勘探传感器装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee