KR20010045222A - 반도체 소자의 범프 표면 처리 방법 - Google Patents

반도체 소자의 범프 표면 처리 방법 Download PDF

Info

Publication number
KR20010045222A
KR20010045222A KR1019990048429A KR19990048429A KR20010045222A KR 20010045222 A KR20010045222 A KR 20010045222A KR 1019990048429 A KR1019990048429 A KR 1019990048429A KR 19990048429 A KR19990048429 A KR 19990048429A KR 20010045222 A KR20010045222 A KR 20010045222A
Authority
KR
South Korea
Prior art keywords
bump
layer
semiconductor device
pad portion
metal
Prior art date
Application number
KR1019990048429A
Other languages
English (en)
Inventor
윤대이
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990048429A priority Critical patent/KR20010045222A/ko
Publication of KR20010045222A publication Critical patent/KR20010045222A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

본 발명은 범프 형성후에 표면 잔류물 처리 단계를 수행하여 수율을 향상시킬 수 있도록한 반도체 소자의 범프 표면 처리 방법에 관한 것으로, 반도체 소자의 범프 형성에 있어서 금속 라인층상의 절연층을 선택적으로 제거하여 패드 부분을 오픈시키는 단계;상기 패드 부분에 범프를 형성하는 단계;어닐 공정을 진행한후 HCl + HNO3+ DI Water 용액을 사용하여 범프 표면을 세정하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 범프 표면 처리 방법{Method for cleaning bump in semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 범프 형성후에 표면 잔류물 처리 단계를 수행하여 수율을 향상시킬 수 있도록한 반도체 소자의 범프 표면 처리 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 범프 형성 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 범프 형성 공정 단면도이고, 도 2는 종래 기술에서 금속 잔류물에 의한 오염 발생 부분을 나타낸 웨이퍼 평면도이다.
종래 기술의 범프 형성 공정은 먼저, 도 1a에서와 같이, 금속 라인층(1)상에 형성된 나이트라이드층(2)을 선택적으로 제거하여 패드 부분을 오픈시킨다.
그리고 도 1b에서와 같이, 전면에 TiW층(3),Au 씨드층(4)을 스퍼터링 공정으로 차례로 형성한다.
이어, 도 1c에서와 같이, 범프를 형성하기 위하여 전면에 포토레지스트층(5)을 형성하고 선택적으로 노광 및 현상하여 패드 부분을 오픈시킨다.
그리고 상기 오픈된 Au 씨드층(4)을 이용하여 Au 범프층(6)을 형성한다.
이어, 도 1d에서와 같이, 상기 패터닝된 포토레지스트층(5)을 제거하고 차례로 Au 씨드층(4),TiW층(3)을 선택적으로 제거하고 어닐 공정을 진행하여 범프 형성 공정을 완료한다.
이때, 상기 범프 표면에는 ⓐ에서와 같이 제조 공정시에 생기는 표면 오염이 있다.
범프 표면 오염은 도 2에서와 같이, 웨이퍼 에지부에 집중적으로 발생하는 금속 오염 및 스크라이브 레인(Scribe Lane)을 구성하는 테스트 패턴의 Al에 의한 표면 오염등이 주요 발생 원인이다.
이와 같은 본 발명에 따른 반도체 소자의 범프 형성에 있어서는 다음과 같은 문제가 있다.
범프 제조 공정중에 도금(plating) 및 씨드 메탈 제거시에 생기는 용액 오염, Al 오염 및 기타 이물질의 흡착으로 범프 표면이 매끄럽지 않아 소자 테스트(P-검 등의)시에 범프와 프로브 카드와의 접촉 불량으로 인한 저항값이상으로 저수율을 초래하였다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 범프 형성 공정의 문제를 해결하기 위하여 안출한 것으로, 범프 형성후에 표면 잔류물 처리 단계를 수행하여 수율을 향상시킬 수 있도록한 반도체 소자의 범프 표면 처리 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 범프 형성 공정 단면도
도 2는 종래 기술에서 금속 잔류물에 의한 오염 발생 부분을 나타낸 웨이퍼 평면도
도 3a내지 도 3e는 본 발명에 따른 반도체 소자의 범프 형성 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31. 금속 라인층 32. 나이트라이드층
33. TiW층 34. Au 씨드층
35. 포토레지스트층 36. Au 범프층
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 범프 표면 처리 방법은 반도체 소자의 범프 형성에 있어서, 금속 라인층상의 절연층을 선택적으로 제거하여 패드 부분을 오픈시키는 단계;상기 패드 부분에 범프를 형성하는 단계;어닐 공정을 진행한후 HCl + HNO3+ DI Water 용액을 사용하여 범프 표면을 세정하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 범프 형성 공정에 관하여 상세히 설명하면 다음과 같다.
도 3a내지 도 3e는 본 발명에 따른 반도체 소자의 범프 형성 공정 단면도이다.
본 발명은 Au 범프 제조시에 도금 및 에천트 용액에 의한 오염 및 하부층의 금속에 의한 범프 표면의 오염 문제를 제거하여 접촉 불량을 개선하기 위한 것이다.
먼저, 도 3a에서와 같이, 금속 라인층(31)상에 형성된 나이트라이드층(32)을 선택적으로 제거하여 패드 부분을 오픈시킨다.
그리고 도 3b에서와 같이, 전면에 TiW층(33),Au 씨드층(34)을 스퍼터링 공정으로 차례로 형성한다.
이어, 도 3c에서와 같이, 범프를 형성하기 위하여 전면에 포토레지스트층(35)을 형성하고 선택적으로 노광 및 현상하여 패드 부분을 오픈시킨다.
그리고 상기 오픈된 Au 씨드층(34)을 이용하여 Au 범프층(36)을 형성한다.
이어, 도 3d에서와 같이, 상기 패터닝된 포토레지스트층(35)을 제거하고 차례로 Au 씨드층(34),TiW층(33)을 선택적으로 제거하고 어닐 공정을 진행한다.
그리고 도 3e에서와 같이, 상기 범프 표면의 ⓑ부분에 발생한 표면 오염을 제거하기 위하여 어닐 공정 완료후에 왕수(HCl + HNO3+ DI Water)용액을 사용하여 범프 표면을 세정한다.
상기 HCl + HNO3+ DI Water는 6:3:1의 비율로 혼합 조성한다.
이와 같은 본 발명은 범프 제조 공정에서 발생하는 여러가지 오염 즉, 화학 용액(Chemical)내에서의 여러가지 이물질 및 웨이퍼 에지부의 하부층 금속(Under Layer Metal)이 씨드 금속 제거시 웨이퍼 표면에 흡착되는 문제를 해결하기 위하여 최종 범프 제조 공정이 끝난후 HCL/HNO3/DI 워터 혼합 용액으로 표면 처리하여 범프 표면을 청정화한 것이다.
이와 같은 본 발명에 따른 반도체 소자의 범프 표면 처리 방법은 다음과 같은 효과가 있다.
범프 형성후에 범프 표면에 흡착되어있거나 잔류된 금속 또는 화학 용액 잔류물을 왕수를 이용하여 표면 처리하여 접촉 불량 문제를 해결하는 효과가 있다.
이는 소자의 수율을 향상시킬 수 있도록한다.

Claims (3)

  1. 반도체 소자의 범프 형성에 있어서,
    금속 라인층상의 절연층을 선택적으로 제거하여 패드 부분을 오픈시키는 단계;
    상기 패드 부분에 범프를 형성하는 단계;
    어닐 공정을 진행한후 HCl + HNO3+ DI Water 용액을 사용하여 범프 표면을 세정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 범프 표면 처리 방법.
  2. 제 1 항에 있어서, 범프는 패드 부분이 오픈된 전면에 TiW층,Au 씨드층을 스퍼터링 공정으로 차례로 형성하는 단계;
    전면에 포토레지스트층을 형성하고 선택적으로 노광 및 현상하여 패드 부분을 오픈시키는 단계;
    상기 오픈된 Au 씨드층을 이용하여 Au 범프층을 형성하는 단계;
    상기 패터닝된 포토레지스트층을 제거하고 차례로 Au 씨드층,TiW층을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 범프 표면 처리 방법.
  3. 제 1 항에 있어서, HCl + HNO3+ DI Water를 6:3:1의 비율로 혼합 조성하여 범프 표면을 세정하는 것을 특징으로 하는 반도체 소자의 범프 표면 처리 방법.
KR1019990048429A 1999-11-03 1999-11-03 반도체 소자의 범프 표면 처리 방법 KR20010045222A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048429A KR20010045222A (ko) 1999-11-03 1999-11-03 반도체 소자의 범프 표면 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048429A KR20010045222A (ko) 1999-11-03 1999-11-03 반도체 소자의 범프 표면 처리 방법

Publications (1)

Publication Number Publication Date
KR20010045222A true KR20010045222A (ko) 2001-06-05

Family

ID=19618378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048429A KR20010045222A (ko) 1999-11-03 1999-11-03 반도체 소자의 범프 표면 처리 방법

Country Status (1)

Country Link
KR (1) KR20010045222A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450242B1 (ko) * 2002-04-09 2004-09-24 아남반도체 주식회사 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR100687000B1 (ko) * 2005-01-19 2007-02-26 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법 및 전기적 접속부의 처리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450242B1 (ko) * 2002-04-09 2004-09-24 아남반도체 주식회사 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR100687000B1 (ko) * 2005-01-19 2007-02-26 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법 및 전기적 접속부의 처리 방법

Similar Documents

Publication Publication Date Title
KR100970069B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2009543344A (ja) 液体メニスカスによるポストエッチウエハ表面洗浄
US5744402A (en) Method of manufacturing semiconductor devices
KR20010021299A (ko) 스크루버에서의 후면부 에칭
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
JP2005327807A (ja) 枚葉式洗浄装置及びその洗浄方法
JP2002273360A (ja) 基板処理装置
KR20010045222A (ko) 반도체 소자의 범프 표면 처리 방법
KR20050022292A (ko) 반도체장치의 제조방법
CN100565337C (zh) 一种铂钛金属薄膜图形化方法
JP2009021617A (ja) 基板処理方法
US6340395B1 (en) Salsa clean process
JPH03272140A (ja) 半導体基板の薬品処理装置
JPH03274722A (ja) 半導体装置の製造方法及び製造装置
KR100906043B1 (ko) 반도체 소자의 세정 방법
JP2001319914A (ja) 半導体デバイスの製造方法
KR100196508B1 (ko) 반도체 장치의 폴리실리콘막 세정방법
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
JP2000306877A5 (ko)
KR100850101B1 (ko) 실리사이드공정을 위한 잔류물 제거 공정
CN116705593A (zh) 一种改善磷化铟晶片表面质量的清洗方法
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법
CN1554736A (zh) 闪烁存储器控制栅堆积结构淀积侧壁介质预清洗溶液配方
KR19990034522A (ko) 액정표시장치 제조방법과 이를 실시하기 위한 액정표시장치제조장비
KR100603356B1 (ko) 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid