KR20010043893A - 확장 다이나믹 레인지 이미지 센서 시스템 - Google Patents

확장 다이나믹 레인지 이미지 센서 시스템 Download PDF

Info

Publication number
KR20010043893A
KR20010043893A KR1020007013393A KR20007013393A KR20010043893A KR 20010043893 A KR20010043893 A KR 20010043893A KR 1020007013393 A KR1020007013393 A KR 1020007013393A KR 20007013393 A KR20007013393 A KR 20007013393A KR 20010043893 A KR20010043893 A KR 20010043893A
Authority
KR
South Korea
Prior art keywords
xdr
integration time
signal
pixel
linear
Prior art date
Application number
KR1020007013393A
Other languages
English (en)
Other versions
KR100552946B1 (ko
Inventor
피터 에이. 레빈
도날드 제이. 사우어
나다니엘 제이. 메카프리
Original Assignee
윌리암 제이. 버크
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 제이. 버크, 사르노프 코포레이션 filed Critical 윌리암 제이. 버크
Publication of KR20010043893A publication Critical patent/KR20010043893A/ko
Application granted granted Critical
Publication of KR100552946B1 publication Critical patent/KR100552946B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Abstract

본 발명은 확장 다이나믹 레인지 이미저(100)에 관한 것이다. 픽셀 어레이(120)는 집적 시간동안 각 픽셀에 대해서 캡쳐된 광량과 관계된 각 픽셀에 출력 신호를 제공한다. 어레이의 각 열에 대해 XDR 샘플 및 홀드 회로를 가지는 확장 다이나믹 레인지(XDR) 샘플 및 홀드 회로(132)의 행은 픽셀이 집적 시간의 끝에 이르기 전인 소정의 시간에서 리셋되는 XDR 클램프 레벨과 출력 신호 사이에서의 차이와 연관된 XDR 신호를 캡쳐한다. 어레이의 각 열에 대해 선형 샘플과 홀드 회로를 가지는 선형 샘플 및 홀드 회로(131)의 행은 픽셀이 집적 시간의 시작에서 리셋되는 초기 출력 신호와 출력 신호 사이의 차이와 연관된 선형 신호를 캡쳐한다.

Description

확장 다이나믹 레인지 이미지 센서 시스템 {EXTENDED DYNAMIC RANGE IMAGE SENSOR SYSTEM}
여러 타입의 이미저(또한 때때로는 이미지 센서로서 참조되는)가 현재 사용중이며, 이는 전하 결합 소자(CCD) 이미저 및 상보형 금속-산화 반도체(CMOS) 이미저를 포함한다. 상기 디바이스는 전형적으로 픽셀 어레이를 포함하며, 그 각각은 CCD와 같은 광민감 센서 엘레멘트 또는 CMOS 이미저에서 N+에서 p-기판 광 다이오드, 가상 게이트 매립된 n-채널 광검출기, 또는 광게이트 검출기를 포함한다. 상기의 광민감 센서 엘레멘트는 이하 광검출기로 참조될 것이다.
CMOS 이미저는 전형적으로 주어진 픽셀 이미저 어레이의 행을 샘플링하고 홀딩하기 위해 상관된 더블-샘플링(CDS)의 행(레지스터) 및 액티브 픽셀 센서 어레이를 이용한다. 각각의 액티브 픽셀은 전형적으로 픽셀 증폭 디바이스(통상적으로 소스 추적자)를 포함한다. 용어 액티브 픽셀 센서(APS)는 각 픽셀과 연관된 트랜지스터와 같은 액티브 디바이스 내의 전자 이미지 센서로 참조된다. CMOS 이미저는 종종 CMOS APS 이미저 또는 CMOS 액티브 픽셀 이미저로서 서로 교환 이용된다. 액티브 픽셀 센서 및 각 픽셀 어레이의 수반하는 회로는 이하 APS 회로 또는 APS 픽셀 회로로서 참조될 것이다.
CMOS 및 CCD 이미저 시스템에서, 각각의 광검출기는 광검출기의 연관 센싱 영역에 이르는 광감도와 일치하는 광집적 시간동안 전하 즉 전압을 축적한다. 전하가 축적됨에 따라, 광검출기는 충전하기 시작한다. 광검출기에 저장된 전하는 때로 CCD-타입 광검출기의 "전하 우물"에 저장되는 것으로 명명된다. 만일 광검출기가 전하를 완전히 충전하면, 잉여 전하는 블루밍(blooming)을 어느 정도 방지하기 위해 "블루밍 드레인"으로 분로(shunt off)된다. 블루밍은 픽셀 포화상태를 넘어 잉여 전하가 근접 픽셀로 흩어져서 블러링(blurring)과 해당 이미지 인공물을 유도하는 현상이다. CMOS 시스템에서, 예를 들어 광다이오드의 전압은 네거티브 전하에 따라서 떨어진다. 그러나 만일 광검출기가 집적 시간의 끝에 이르기 전에 채워지게 되며 임의의 추가 광자가 광검출기를 때린다면, 어떠한 추가의 전하도 축적될 수 없다(CMOS의 경우, 다이오드 전하는 더 낮게 떨어질 수 없다). 그러므로 예를 들어 매우 밝은 광이 광검출기에 인가된다면, 이는 집적 시간의 끝에 이르기 전에 채워지게 되며 따라서 포화되어 정보를 잃어버리게 된다.
각각의 APS 회로는 집적 시간의 끝에서 출력 신호를 생성하며, 이는 집적 시간동안 축적된 전하량에 해당한다. 전하량은 다음으로 집적 시간동안 APS 회로의 광검출기에 의해 수신된 광량에 해당한다. 출력 신호는 CDS 회로에 의해 샘플링 및 홀딩될 수 있으며, 이후 신호 처리를 위해 버퍼에 인가된다.
1976년 4월 27일 Levine("Levine")에 특허 허여된 미국 특허 번호 제 3,953,733 호에 상기 문제를 피하기 위한 CCD 이미저를 구동하는 방법이 개시되어 있으며, 그 전문이 본 명세서에서 상호 참조된다. CCD의 전극에 인가된 전압은 매우 공핍된 영역으로 하여금 바로 밑에서 전극을 형성하게 하며, 이는 주어진 최대 전하 용량의 "전위 우물" 또는 전하 우물을 형성한다. 큰 전극 전압은 대응하는 큰 전하 용량 우물이 형성되도록 한다. CCD 전극 전압과 같은 광검출기의 최대 전하 용량을 제어하는 전압은 전하용량 제어전압으로서 참조되며, 광검출기에 축적될 수 있는 최대 전하는 광검출기의 전하용량으로서 참조될 것이다. 전하용량 제어전압은 또한 블루밍 장벽 전압으로서 참조되며, 이는 광오버로드(optical overload) 동안 근접 픽셀로 전하가 누설되는 것을 피하기 위해 픽셀 광검출기로부터 전하를 제거하도록 블루밍 드레인으로서 동작하기 때문이다.
전형적으로, 인가된 전하용량 제어전압은 집적 시간동안 일정하며 따라서 주어진 전하 용량은 이미저 어레이의 각 픽셀에 대해 집적 시간에 걸쳐서 존재한다. Levine에서, 전하용량 제어전압은 집적시간동안 변경되며, 따라서 CCD 이미저의 광 다이나믹 레인지는 증가된다. Levine은 확장 다이나믹 레인지(XDR) 시스템을 개시한다. 예를 들어, 일 실시예에서, Levine은 집적 시간의 끝에 이르러 이산 단계의 전하용량 제어전압을 증가시킴으로써 비선형 방식으로 전하용량 제어전압(또한 전하용량)을 증가시키는 방법을 개시한다. Levine은 또한 이미징 시스템의 다이나믹 레인지를 확장시키기 위해 집적시간의 끝에 이르러 전하용량과 전하용량 제어전압을 증가시키는 방법을 개시하며, 상기 시스템은 전하용량 제어전압을 연속적으로 증가시키는 것을 수행하는데 충분한 여러 이산 단계를 이용하며, 또한 전하용량 제어전압 파형을 선형적으로 증가시키며 상기 파형의 슬로프 또는 슬로프들을 증가시키는 방법을 이용한다.
CMOS XDR 이미저 시스템에서, 광검출기 어레이의 각 광검출기는 제 1 주요부 집적 시간동안 최대 제 1 전하용량에 대한 전하를 축적하도록 구성된다. 이는 집적 시간의 시작에서 광다이오드 전압을 초기 전압으로 리셋팅시킴으로써 실행될 수 있다. 다음으로 전압은 전하가 충전되는 동안 초기 레벨로부터 감소된다. 집적시간의 끝에 이르기 전에, 포화된다면(즉 제 2 레벨 이하라면) 광다이오드 전압은 제 2 레벨로 충전된다. 따라서 제 2 레벨을 넘어서는 픽셀 신호를 클리어하며, 더 많은 전하가 나머지 집적 시간에 축적된다. 이는 집적 시간의 제 1 부분동안 제 1 전하용량과 나머지 시간 동안 추가의 전하 용량을 효과적으로 제공한다.
매우 밝은 광은 제 1 시간동안 포화될 것이며 제 2 시간동안 다시 축적될 것이다. 포화가 발생하는 때(따라서 XDR이 이용된다)의 나머지와 집적 시간의 제 1 부분 사이의 포인트는 브레이크 포인트로서 참조될 수 있다. 제 1 부분과 제 1 부분 동안 축적된 전하는 "선형" 레인지와 연관되며, 나머지 부분과 상기 나머지 부분동안에 축적된 잉여 전하는 "확장" 다이나믹 레인지와 연관된다. 상기 선형 레인지는 XDR보다 높은 민감도를 가지지만, XDR은 적어도 일부 콘트라스트가 포화된 선형 레인지를 가지는 높은 광 레벨에 대해 측정될 수 있게 한다.
총 축적 전하는 CDS 회로 또는 적당한 수단에 의해 집적 시간의 끝에서 판독될 수 있으며, 이는 주어진 광검출기 어레이의 출력을 샘플링 및 홀딩한다. 이는 총 전하를 나타내는 디지털 번호로 변환될 수 있다. 이 후 표준 수학용 기술이 집적 시간동안 해당 광검출기에 닿는 총 광을 검출하기 위해 상기 두 시간과 해당 정보의 비율을 기초로 상기 정보에 적용될 수 있다.
CMOS 이미저는 CCD 이미저에 대해 여러 이점을 가진다. 예를 들어, CCD 이미저는 복잡한 제조 요구조건과 상대적으로 높은 비용으로 인해 CMOS 프로세스 주변 회로와 쉽게 통합되지 않는다. 이와는 반대로, CMOS_이미저는 CMOS 이미저를 동작시키는데 필요한 주변 회로와 동일한 CMOS 프로세서 기술을 가지고 형성되기 때문에 상기 센서는 집적 회로(IC) 제조 프로세스를 사용하여 단일 시스템-온-칩으로 쉽게 집적된다. CMOS 이미저를 사용하여, 단일 센서 칩안에 제어 로직 및 타이밍의 모놀리식 집적, 이미지 프로세싱, 및 아날로그-디지털(A/D) 변환과 같은 신호 처리 회로를 모두 포함할 수 있다. 그러므로, CMOS 이미저는 표준 CMOS IC 제조 프로세스를 사용하여 CCD 이미저와 비교하여 낮은 비용으로 제작될 수 있다.
추가로 CCD 이미저는 구동을 위해 분리된 전력 공급을 가지는 세개의 서로 다른 입력 전압을 필요로 한다. CCD 이미저는 또한 상대적으로 높은 전력 공급 전압을 필요로 하며, 또한 동작을 위해 상대적으로 높은 전력을 필요로 한다. 반대로 CMOS 디바이스는 주변 회로를 구동시키는 데 사용될 수 있는 단일 전력 공급만을 필요로 한다. 이는 전력 소비와 외부 회로 복잡도의 항목에서 그리고 또한 전력 공급 전용인 "실공간(real-estate)" 또는 칩영역에 해당하는 항목에서 CMOS 이미저에게 이점을 준다. CMOS 이미저는 동작을 위해 상대적으로 낮은 전압 전력 공급과 또한 판독하는 동안 APS 어레이의 단지 하나의 픽셀행이 활성화될 필요가 있기 때문에 상대적으로 낮은 전력 요구조건을 가진다.
상기의 이점에도 불구하고, CMOS 이미저는 또한 CCD 이미저와 비교하여 여러 단점을 가질 수 있다. 예를 들어, CMOS 시스템에는 APS 픽셀 회로의 소자들간의 미스매치가 생길 수 있다. 소자들의 여러 변경사항으로 인해 서로 다른 광검출기는 서로 다른 브레이크포인트를 가질 수 있다. 예를 들어, CMOS 이미저 시스템에서, 광검출기의 전하 용량은 리셋 트랜지스터를 사용하여 제 1 최대 전하 용량으로부터 제 2 최대 전하 용량으로 스위칭될 수 있다.(즉, 리셋 트랜지스터는 초기 전압으로 광다이오드 전압을 가져가는데 사용된다.) 리셋 트랜지스터는 각각 연관된 서로 다른 임계값을 가질 수 있고, 이는 브레이크포인트를 이상적인 값으로부터 다소 변경되게할 수 있다. 예를 들어, CMOS 이미저에서, 브레이크포인트는 대략 이상적인 값으로부터 10%에서 15%로 변경될 수 있다.
픽셀 어레이의 브레이크포인트의 변경은 "퍼들링" 및 "더티 윈도우(dir window)" 인공물과 같은 여러 인공물을 일으킬 수 있다. 퍼들링은 이웃 픽셀이 상대적으로 밝게 보이고 다른 픽셀은 상대적으로 흐리게 보이는 "고정된 패턴" 인공물이며, 이들은 선형 또는 확장 다이나믹 레인지로 떨어짐으로써 생성된다. 이것은 윈딩 리버-타입(winding river-type)형과 매우 유사한 구조를 선형 레인지의 픽셀 영역 및 XDR의 픽셀 영역 사이에서 가시화될 수 있다. 더티 윈도우 인공물은 확장 다이나믹 레인지의 시스템을 이용하는 상대적으로 높은 강도의 영역에서 생성되며, 그 각각은 서로 다른 브레이크포인트로 인해 약간 다른 DC 오프셋을 가질 수 있다. 상기의 더티 인공물은 또한 부분적으로 비선형 피스-불연속적인 신호가 선형화되는 동안 XDR 성분이 선형부의 슬로프를 매칭시키기 위해 약 9정도의 정수로 멀티플되며, XDR부분에서 차이를 발생시키는 브레이크포인트를 멀티플시킨다는 사실에 기인한다.
상기 문제를 해결하기 위한 통상적인 접근 방식이 언제나 만족스러운 것은 아니다. 예를 들어, 프레임 메모리는 픽셀 어레이간의 고정된 패턴차를 보정함으로써 상기 인공물을 감소시키는 시도로서 이용될 수 있다. 그러나 상기 접근 방식은 고비용이며, 복잡할 수 있거나 그렇지 않다면 특정 애플리케이션에서 바람직하지 않다. 게다가 일 브레이크 포인트 및 픽셀간 다른 성분 또는 특성은 온도 또는 다른 가변 파라미터에 따라 변경될 수 있고, 프레임 메모리 솔루션을 더욱 복잡하고 고비용이거나 심지어 작동하지 못하게 할 수 도 있다.
본 발명은 이미징 시스템에 관한 것으로서, 특히 이미지 시스템의 다이나믹 레인지를 확장시키기 위해 집적 시간의 끝으로 갈수록 광검출기 전하용량을 증가시키는 이미징 시스템에 관한 것이다.
도 1은 본 발명의 일 실시예를 따르는 CMOS 이미저 시스템의 블록도이다.
도 2는 도 1의 APS 어레이 시스템의 APS 회로를 도시하며 보다 자세하게 도 1의 시스템에서 CDS 행의 확장 다이나믹 레인지(XDR) CDS 회로와 선형 CDS 회로를 도시한다.
도 3a는 본 발명의 일 실시예를 따르는 수평 블랭킹 시간동안에 도 2의 CDS 회로 및 APS 회로를 동작시키는데 사용되는 신호 파형을 도시한 타이밍도이다.
도 3B-C는 XDR을 이용하는 밝은 신(scene)과 XDR을 이용하지 않는 어두운 신 동안에 생성된 도 2의 CDS 회로와 APS 회로의 전형적인 전압 신호를 도시한다.
도 4는 도 1의 시스템의 선형 및 XDR 신호 응답을 도시한 그래프이다.
도 5a는 본 발명의 선택적인 멀티-브레이크포인트 실시예에 따라, 수평 블랭킹 시간동안 도 2의 CDS 회로 및 APS 회로를 동작시키는데 사용되는 신호 파형을 도시한 타이밍도이다.
도 5b는 도 5a의 멀티-브레이크포인트 실시예에 따라 도 2의 시스템의 선형 및 XDR 신호 응답을 도시한 그래프이다.
본 발명은 확장 다이나믹 레이지 이미저에 관한 것이다. 일 실시예에서, 픽셀 어레이는 집적 시간동안 각 픽셀에 대해 캡쳐된 광량에 관계된 각 픽셀에 출력 신호를 제공한다. 각각의 어레이 열에 대해 XDR 샘플 및 홀드 회로를 가지는 확장 다이나믹 레인지(XDR) 샘플 및 홀드 회로 행은 픽셀이 집적 시간의 끝에 이르기 전인 소정의 시간에서 리셋되는 XDR 클램프 레벨 및 출력 신 사이의 차와 연관된 XDR 신호를 캡쳐한다. 어레이의 각 열에 대해 선형 샘플 및 홀드 회로를 가지는 선형 샘플 및 홀드 회로의 행은 픽셀이 집적 시간의 시작에서 리셋되는 초기 출력 신호와 출력 신호간의 차와 연관된 선형 신호를 캡쳐한다.
본 발명은 도면을 참조로 이하에서 상세하게 설명된다.
본 발명에서 이하 자세하게 기술되는 바와 같이 XDR 이미징 시스템은 채널이 픽셀 회로의 브레이크포인트에서의 변동에 의해 불리하게 영향을 받지 않으면서 서로 겹쳐질 수 있도록 픽셀 회로로부터 XDR 및 선형 채널 모두를 판독한다(read out). 일 실시예에서, XDR 이미징 시스템은 APS 픽셀 회로 어레이를 가지는 CMOS-기반의 이미징 시스템이며, 두 신호 응답 레인지의 각각에 대해 분리된 채널을 제공하기 위해 적어도 두개의 분리된 CDS 회로를 사용한다. 상기의 접근 방법을 사용하면, 선형 및 XDR 채널은 특정 APS 픽셀 회로의 브레이크포인트에서의 변동에 의해 불리하게 영향을 받지않으면서 XDR 채널의 포화 한계(saturation limit)에 이르는 전체 다이나믹 레인지에 대해 광강도에 선형적으로 응답하는 신호 S를 얻기위해 서로 겹쳐질 수 있다.
CMOS XDR 이미저 시스템
도 1을 참조하면, 본 발명의 일 실시예를 따르는 CMOS 이미저 시스템(100)의 블록도가 개시되어 있다. 이미저 시스템(100)은 프로세서(110), 버스(115)에 의해 프로세서(110)에 결합된 CMOS APS 어레이(120), 및 APS 어레이(120)에 버스(125)에 의해 결합된 CDS 행(130)을 포함한다. 일 실시예에서, APS 어레이(120)는 640(H)×480(V) APS 어레이의 APS 회로일 수 있다. CDS 행(130)은 640 CDS 회로의 각각에서 두개의 분리된 행 또는 레지스터(131 및 132)를 포함한다. CDS 행(130)은 APS 어레이(120)의 각 열에 대해 두개의 CDS 회로를 포함하며 그 중 하나는 선형 채널용이며 다른 하나는 XDR 채널용이다. CDS 행(130)은 따라서 듀얼-레지스터 CDS 수단을 포함한다.
동작시, APS 어레이(120)의 주어진 라인 또는 행의 디스플레이에 선행하는 수평 블랭킹 시간동안, APS 회로의 주어진 행이 활성화된다. 각각의 APS 회로는 이전의 집적 기간(광검출기가 전하를 집적하는 동안의 기간)동안 APS 회로의 광검출기에 인가된 광의 강도와 연관된 출력 전압 신호를 제공한다. 단일 CDS 행 시스템에서, 활성화된 행의 각각의 APS 회로의 출력 신호는 동일한 열에 대해 CDS 회로에 의해 샘플링 및 홀딩된다. 이 후에, 각 640 CDS 회로의 출력은 버퍼에 연속적으로 인가되어 각 열의 신호는 증폭될 수 있고, 만일 원한다면, 다음의 신호 처리를 위해 A/D 변환기(도시되지 않음)에 인가되어 모니터(도시되지 않음)에 디스플레이된다. 그러나 XDR 시스템에서, 상술한 구조물이 생성될 수 있다. APS 픽셀 회로용의 출력 신호를 샘플링하고 홀딩하기 위해 단일 CDS 회로를 이용하는 CMOS 이미저("감소된 고정 패턴 노이즈를 가지는 CMOS 이미저" 대리인 도킷 번호 SAR 11994, 발명자 Sauer, Donald Jon)는 1997년 6월 2일 출원된 미국 출원 번호 제 08/867,577 호에 개시되어 있으며, 본 명세서에서 상호 참조된다. 게다가 상술한 Levine 참조에 추가하여, CCD 또는 CMOS 이미저중 하나를 사용하는 다른 XDR 이미징 시스템("확장 다이나믹 레인지 이미징 시스템 및 방법", 대리인 도킷 번호 SAR 12217, 발명자 McCaffrey, Nathaniel Joseph등)은 1997년 6월 2일 출원된 미국 특허 출원 번호 제 08/867,652 호에 개시되어 있으며, 본 명세서에서 상호 참조된다.
본 발명의 일 실시예에서, 2 행의 CDS 회로 따라서 열당 2 CDS 회로를 가지는 듀얼-레지스터 CDS 수단은 이하 자세하게 기술되는 바와 같이 서로 다른 픽셀 브레이크포인트의 효과를 제거하거나 감소시키기 위해 집적 시간후에 주어진 APS 픽셀의 분리된 선형 및 XDR 채널을 판독하기 위해 사용된다.
CMOS 이미저 회로
도 2를 참조하면, 도 1의 CDS 행(130)의 XDR CDS 회로(240) 및 선형 CDS 회로(230)의 픽셀 및 APS 어레이(120)의 픽셀(210) 또는 CMOS 이미저 APS 회로가 도시된 회로 다이아그램(200)이 자세하게 도시되어 있다. APS 회로(210)는 APS 어레이(120)의 일 픽셀을 나타내며, 광검출기(216) 및 세개의 NMOS 전계 효과 트랜지스터(M1,M2,M3)를 포함한다. 일 실시예에서, 광검출기(216)는 N+ 에서 p-기판 광다이오드(N+ to p-substrate photodiode)이다. APS 회로(210)는 또한 버스 라인으로 결합되어 프로세서(110)에 의해 공급되는 다음 신호 : 위상 리셋 신호 PR(x)와 행 선택 RS(x) :를 공급한다. (삽입된 기호(x)는 APS 픽셀 어레이의 행(y좌표)과 열(x좌표)를 나타내는 x-y 좌표를 참조하며, 이는 어레이의 선택된 행 및 열이 활성화를 위해 지정될 수 있도록 한다.)
광검출기(216)는 접지와 트랜지스터 M1의 소스 터미널과 트랜지스터 M2의 게이트 터미널 사이에서 전기적으로 결합된다. 트랜지스터 M1의 게이트 터미널은 PR 신호 라인에 결합되며, 트랜지스터 M1의 드레인 터미널은 소스 전압 VDO(예를 들면 +5V)에 결합되며, 이는 또한 트랜지스터 M2의 드레인 터미널에 결합된다. 트랜지스터 M2의 소스 터미널은 트랜지스터 M3의 드레인 터미널에 결합되고, 그 소스 터미널은 열 판독(Col_Read(x)) 라인(220)을 통해 CDS 회로(230,240)에 결합된다. 트랜지스터 M3의 게이트 터미널은 RS 신호 라인에 결합된다.
트랜지스터 M2와 M3는 라인(220)으로 전압 VCR을 출력하기 위해 사용되며, 이는 전압 VDIODE의 공지된 배수이며, RS 신호는 축적된 광신호 전하와 일치하는 신호를 판독하는 동안에는 높다. 트랜지스터 M2는 선택된 행에서 열 판독 라인 Col_Read(x)를 구동하기 위해 소스 추적기로서 사용된다. 트랜지스터 M3는 다른 행의 APS 어레이(120)가 판독될 때 라인(220)으로부터 APS 회로(210)를 분리시키는 역할을 한다.
리셋 트랜지스터 M1(바람직하게는 NMOS 트랜지스터)은 입력 신호 PR의 제어하에서 주어진 레벨로 VDIODE를 리셋하는데 사용된다. 예를 들어, 7V의 PR 신호는 만일 5V이하라면 대략 5V까지 VDIODE를 이르게 한다. 3.5V의 PR 신호는 VDIODE를 만일 3.5V이하라면 대략 3.5V까지 이르게 한다; 그러나 만일 VDIODE가 3.5V이상, 예를 들어 4V이상이라면, 3.5V의 PR 신호는 VDIODE에 아무 영향을 미치지 않는다. 이는 VDIODE3.5V의 경우 VDIODE가 Vrm Vtn값 이하로 떨어지지 않음으로써 광다이오드(216)에 대해 리셋 트랜지스터 M1의 전도를 발생시키는데 충분히 집적된 신호 전하가 존재하지 않기 때문이며, 여기에서 Vtn은 리셋 트랜지스터 M1의 NMOS 도전 임계값이다.
이는 집적 시간의 시작 전에 VDIODE를 리셋시키거나 집적 시간의 제 2 부분의 시작시에 XDR 클램프 전압(예를 들면 3.5V)에 VDIODE를 리셋하는데 사용될 수 있다. 유사한 리셋팅 동작은 이하 자세히 기술되는 바와 같이 XDR 채널의 판독동작 동안 사용될 수 있다.
APS 회로(210)는 일 실시예에서 0.5μm CMOS 싱글-폴리 실리콘, 트리플-메탈(SPTM) 프로세스 설계 법칙과 기술로 형성된다. 이는 예를 들면 1/3" 옵틱과 호환되는 4.8×3.6mm 이미지 크기를 가지는 640(H)×480(V) APS 어레이 또는 1/4" 옵틱과 호환되는 3.6×2.7mm 이미지 크기를 가지는 640(H)×480(V) APS 어레이를 형성하는데 사용될 수 있다.
선택적인 실시예에서, 다른 타입의 광검출기는 n-채널 광검출기 또는 광게이트 검출기에 매립된 가상 게이트와 같은 광다이오드 대신 광검출기(216)에 이용될 수 있다. 가상 게이트 광검출기는 폴리실리콘 광게이트보다 나은 블루 응답을 제공하지만, 가상 게이트 검출기의 제조시에 두개의 추가된 표준 CMOS 프로세스와 비교되는 주입 단계가 필요하며, 따라서 현존하는 낮은 비용의 IC 제조 프로세스에 적합하지 않을 수 있다.
스위칭된 캐피시터 CDS 회로
각각의 CDS 회로(230, 240)는 유사한 성분 및 인터커플링을 포함한다. 선형 CDS 회로(230)은 예를 들면 VDO에 게이트에서 결합된 트랜지스터 M8, 샘플 및 홀드 신호 SH1에 게이트에서 결합된 트랜지스터 M4 및 도시된 바와 같은 상호 결합된 캐패시터 C1, C2를 포함한다. 트랜지스터 M5는 클램프 신호 CL1에 게이트에서 결합된다. 상기 회로(230)는 선형 또는 CDSLIN신호를 출력한다. 유사하게 회로(240)는 XDR 신호 CDSXDR를 출력한다. 프로세서(110)는 버스(115,215)를 통해 APS 픽셀 회로(210) 및 CDS 회로(230, 240)의 성분에 인가된 샘플 및 홀드 신호 및 여러 위상 리셋, 행 선택, 클램프를 제공한다.
전류 소스(도시되지 않음)는 바람직하게 라인(220)에 직렬로 결합되며, 20μA 로드 전류를 제공한다. 각 캐패시터 C1,C2,C3 및 C4는 바람직하게 1pF의 캐패시턴스를 가진다. CDS 회로(230)에서, 캐패시터 C1,C2는 트랜지스터 또는 스위치 M4,M5를 수반하며 각 열에 대해 선형 CDS 기능을 수행하는데 사용되며, 버퍼에 대한 수평 판독을 수행하는데 사용된다.
CDS 회로(230)의 기능은 선형 채널에 따라 라인(220)의 APS 출력 전압 VCR의 변화를 지시하는 CDS 출력 전압 CDSLIN을 캡쳐 및 제공하는 것이다. 이를 위해, APS 출력 전압 VCR의 변화는 CDS 출력 전압 CDSLIN에 반영되어야 한다. 당업자가 이해하는 바와 같이, 상기의 전압 변화는 트랜지스터 M3에 스위칭함으로써 APS 출력 전압을 인가하기 전에 라인(220)의 전압 VCR을 우선적으로 샘플링 및 홀딩하여 캐패시터 C1을 거쳐 전압 VLIN에 의해 반영되어야 한다. 다음으로, 트랜지스터 M3는 행 선택 신호 RS에 스위칭되며, 라인(220)의 전압 VCR을 변화시킨다. 상기의 변화는 캐패시터 C2에 저장된 전압에 반영된다. CDSLIN신호는 예를 들면 직렬 캐패시턴스를 형성하는 APS 회로(210) 및 com_read 라인(220)으로부터 캐패시터 C1 및 C2를 분리시키기 위해 트랜지스터 M4를 스위칭 오프시킬 때 버퍼(도시되지 않음)에 게이트 아우트될 수 있으며, APS 출력 신호는 직렬 접속된 캐패시터 C1 및 C2에 저장된 네트 신호 전하로서 표현된다. 이는 APS 회로(210)에 의해 프로세서가 신호 전하 출력을 결정할 수 있도록 공지된 방식으로 판독될 수 있다.
유사하게, CDS 회로(240)는 XDR 채널에 해당하는 라인(220)의 APS 출력 전압 VCR의 변화를 지시하는 CDSXDR을 캡쳐하도록 동작할 수 있다. CDS 회로(230, 240)의 동작은 도 3A-C를 참조로 이하 자세히 설명된다.
APS 회로와 스위칭된 캐패시터 CDS 회로의 동작
도 3a를 참조하면, 본 발명에 따라 수평 블랭킹 시간동안 도 2의 APS 회로(210) 및 CDS 회로(130)를 동작시키는데 사용되는 파형을 도시한 타이밍도(310)가 도시되어 있다. 도 3b 및 3c는 XDR을 이용하는 밝은 신과 XDR을 이용하지 않는 어두운 신 동안에 생성된 도 2의 APS 회로(210) 및 CDS 회로(130)의 전형적인 전압 신호를 도시한다. 이해하는 바와 같이, 출력 신호 RS, PR, CL1, SH1, CL2 및 SH2는 범용 프로그래밍 프로세서(110)와 같은 신호 생성 회로에 의해 생성된다.
전류행에 대한 수평 블랭킹 기간에 선행하여, 광검출기(216)는 선행하는 집적 기간동안 광검출기(216)의 표면 영역에 도달하는 광강도에 따라 전하를 축적 또는 "집적"한다. 집적 시간은 이전의 행 판독후에 프레임 디스플레이 비율에 따라 전형적으로는 미리 1/30 또는 1/60초가 지난후에 APS 회로(210)을 포함하는 행이 리셋된 다음에 시작한다. 상기 시간에서, PR은 7V로 펄싱되며, 초기 5V 레벨("초기 다이오드 리셋 레벨")로 VDIODE를 가져가며, 이는 광다이오드(216)에 부딪히는 광에 따라 집적 시간동안에 점진적으로 감소한다. 행이 판독된 후, 각 APS 회로는 2V에서 7V로 스위칭되는 라인 PR의 신호에 의해 다시 한번 리셋되며, VDIODE를 5.0V로 가져가며, 따라서 다음 프레임동안, 광은 다른 집적 시간동안에 다시 한번 축적된다.
집적 시간동안, 광자가 광검출기(216)의 표면 영역에 부딪힐 때, 네거티브 전하가 축적되며, 따라서 상기 시간동안 집적된 광의 강도에 따라 5.0V의 초기 다이오드 리셋 레벨이 낮아진다. 상기 전압은 포화가 발생되기 전에 대략 2.5V의 최소값("최소 다이오드 레벨")에 도달할 수 있다. 일 실시예에서, 5.0V와 3.5V 사이의 1.5V의 VDIODE신호 변화는 선형 레인지에 사용되며, 3.5V와 2.5V 사이의 나머지 1V의 신호 변화는 XDR(그리고 또한 낮은 광 레벨에 대해 선형 레인지의 경우)에 사용될 수 있다. 이는 집적 시간의 끝에 도달하기 이전인 짧은 시간에 XDR 리셋 전압(예를 들면 3.5V)에 VDIODE를 리셋팅하여 수행될 수 있으며, 따라서 집적 시간을 제 1 및 제 2 시간으로 분할한다. 예를 들어, 500H(500 스캔 라인) 집적 시간의 경우에, 450H에서 VDIODE는 3.5V의 XDR 리셋 전압으로 리셋된다. (1H는 수평 라인 속도의 시간, XTSC 표준 비디오 속도의 경우 명목상 63.5μs이다.) 그러므로 만일 VDIODE가 밝은 광으로 인해 450H의 시간에 3.5V이하로 떨어진다면, 선형 채널은 포화되고 VDIODE는 3.5V로 리셋된다. (이해되는 바와 같이, 이는 아날로그이며 CCD 이미징 시스템에서 CCD 픽셀의 전하 용량을 증가시킨다.) 그러므로, 나머지 50H의 집적 시간에, VDIODE는 콘트라스트가 선형 레인지를 포화시킨 밝은 광을 지시하도록 3.5V로 떨어질 수 있다. 만일 VDIODE〉3.5V라면, VDIODE는 450H에서 동작을 리셋시킴으로써 변화되지는 않는다.
그러므로, 수평 블랭킹 시간의 시작시, VDIODE는 5.0V에서 2.5V(즉, 초기 다이오드 리셋 레벨과 최소 다이오드 레벨의 사이)의 레인지에서 존재할 것이다. 만일 VDIODE가 XDR 클램프 전압 이하라면(3.5V). VDIODE와 3.5V 사이의 차이는 450H이후에 축적되는 성분을 나타낼 것이며, 이는 만일 선형 채널의 포화가 존재한다면 XDR 성분이 될 것이다. 상술한 바와 같이, 여러 기술이 집적 시간동안 광검출기(216)에 부딪혔던 전체 광을 결정하는데 사용될 수 있다. 예를 들어, XDR 및 선형 부분의 상대적인 시간은 각각 TXDR및 TLIN으로 표시될 수 있다. 다음 예에서, 상기 시간은 각각 50H 및 500H(즉 50H+450H)이다. 이해되는 바와 같이, 집적 시간동안 비교적 일정한 광 레벨이 CDSXDR(TXDR/TLINTXDR)·CDSLIN인한, 선형 채널은 포화되지 않는것으로 가정할 수 있다. 이 경우, 총 출력 선형 신호 S는 단순하게 CDSXDR+CDSLIN이다. 그러나 만일 CDSXDR〉(TXDR/(TLINTXDR)·CDSLIN인 경우, 이는 선형 채널이 포화된 것을 의미한다. 이 경우, 이하 자세하게 설명되는 바와 같이 XDR 채널의 포화 한계에 이르는 전체 다이나믹 레인지에 대해 광 강도에 선형적으로 대응되는 신호 S를 획득하기 위해 스플라이싱(splicing)이 수행되어야 한다.
도 3a-c를 다시 한번 참조하면, 시간 t1은 집적 시간의 끝의 바로 다음 시간과 XDR 및 선형 채널의 판독 시작의 바로 이전의 시간을 나타낸다. 시간 t1이전에, 신호 CL1, SH1 및 SH2는 펄스 온된다. 이는 스위치 또는 트랜지스터 M4,M5 및 M7을 턴온시키고 VXDR과 VLIN을 0V로 리셋하며 상기 포인트 RS에서 여전히 오프되고 따라서 VCR이 OV이기 때문이다. 짧은 시간이 지난후에, RS는 펄스 온되고, 따라서 APS 출력 전압은 VCR에 인가된다. 즉, 밝은 신의 경우, VCR은 0V로부터 2.5V로 변화된다(도 3b); 어두운 신의 경우, VCR은 0V에서 4.0V로 변화된다(도 3c). 캐패시터 C2와 C4의 오른쪽 터미널은 상기의 시간에 접지에 결합되기 때문에, 이는 또한 각각 캐패시터 C1과 C3를 가로질러 인가될 때에 이들을 가로질러 인가되는 동일한 전압 VLIN및 VXDR을 가질 수 있다.
다음으로, 시간 t0에서, 클램프 신호 CL2(XDR CDS 회로(240)는 로우로 스위칭되고 따라서 스위치 M7을 오픈시키고 초기 APS 출력 전압 VCR(즉, 각각 밝은 그리고 어두운 신의 경우 2.5V와 4.0V)와 동일하게 캐패시터 C4에 대한 기준 전압 VC4를 홀딩한다. 시간 t0바로 이후에, PR은 3.5V로 스위칭되고 필요하다면 VDIODE를 XDR 클램프 레벨(3.5V)로 가져간다. 그러므로, 밝은 신에서, VCR및 VLIN과 VXDR은 2.5V로부터 3.5V로 1V(APS 출력 신호의 XDR 성분에 해당) 상승한다(도 3b). 그러나 M7은 오픈되기 때문에 VC4는 변하지 않는다 따라서 2.5V에서 머무르며 CDSXDR을 차이 즉 1.0V(3.5V 2.5V)만큼 증가하게 된다. 어두운 신에서, VCR과 그에 따른 VLIN및 VXDR은 변하지 않으며, 이는 상기 전압이 이미 4.0V에 있으며, 따라서 3.5V로 "풀업(pull up)될 수 없다.
시간 t1에서, 위상 리셋 신호 PR은 턴 오프되고, 짧은 시간이 흐른후에, 시간 t2에서, 샘플 및 홀드 신호 SH2와 클램프 신호 CL1은 턴오프된다. 그러므로 터닝오프 SH2는 VC4로 홀딩된 1.0V의 차이에 따라 VXDR로 XDR 신호를 홀딩한다. 그러나 터닝 오프 CL1는 스위치 M5를 오픈시키고 따라서 신호의 선형부와 동일한 캐패시터 C2로 기준 전압 VC2를 홀딩하고, 이는 VDIODE가 이미 만일 필요하다면, XDR 클램프 레벨(3.5V)로 풀업되기 때문이다. 예를 들어, 밝은 신의 경우에, VC2와 VLIN은 3.5V이며, 이는 집적 시간의 제 1 450H부에 대한 포화된 선형 레벨이며, 어두운 신의 경우에는 4V이다.
시간 t3에서, 위상 리셋 신호 PR은 7.0V로 펄싱되고, VDIODE와 그에 따른 VCR을 5.0V의 초기 레벨로 가져간다. 밝은 신의 경우, VLIN은 3.5V에서 5.0V로 증가하며, 어두운 신에서는 4.0V에서 5.0V로 증가된다. VXDR은 SH2(트랜지스터 M6)가 이미 턴오프되었기 때문에 각각의 경우에 변화하지 않는다. 게다가, M5는 오픈되기 때문에 VLIN은 5.0V로 증가하고 VC2는 변화하지 않는다. 그러므로 CDSLIN은 5.0V와 이전의 VLIN사이의 차이만큼 증가한다(즉, 각각 밝은 신과 어두운 신의 3.5V와 4.0V). 다음으로 시간 t4에서, 샘플 및 홀드 신호 SH1이 턴오프되고 따라서 VLIN은 플로팅된다. 상기 포인트에서, 선형 및 XDR 신호 즉 CDSLIN및 CDSXDR은 판독될 수 있다. 총 선형화된 출력 신호는 도 4를 참조하여 이하 자세하게 설명되는 바와 같이 재구성될 수 있다.
도 4를 다시 참조하면, 도 1의 시스템(100)의 선형 및 XDR 신호 응답을 도시한 그래프(400)가 도시되어 있다. 10 lux에 이르는 광의 경우, 선형 채널은 포화되지 않을 것이다. 그러나, 상기 포인트를 넘어서는 광의 경우, 선형 채널은 포화되며, VDIODE는 3.5V이하로 떨어지고 따라서 450H에 XDR 클램프 전압으로 리셋될 것이다. 이 경우, XDR 시스템이 사용되며, 대략 11 lux에서 브레이크포인트가 신호 응답시 발생된다. 브레이크포인트는 이해되는 바와 같이 정확하게 10 lux에서 발생하지 않으며, 이는 VDIODE가 정확하게 450H에서 3.5V에 존재할 수 있기 때문이고 따라서 완전히 포화되지 않으며 이 경우 집적 시간의 나머지 50H 부분의 유사한 강도에서 떨어지는 추가의 광이 선형 신호를 추가한다. 그러므로 밝은 신의 경우 브레이크포인트는 대략 11 lux에서 발생한다. 11 lux 포인트를 넘어, XDR 채널의 슬로프는 집적 시간 할당인 TXDR/TLIN= 50/500 = 0.1에 의해 측정된 비율에 따라 선형 채널의 일부만된다. 그러므로, XDR 채널은 선형 채널의 1/10 슬로프를 가진다.
선형 및 XDR 채널은 XDR 채널 포화 한계(이경우 100 lux)에 이르는 전체 다이나믹 레인지에 대해 광 강도에 선형적으로 응답하는 신호를 얻기 위해 서로 디지털적으로 스플라이스될 수 있다. 일 실시예에서, 다음 알고리즘이 스플라이싱 동작을 위해 사용될 수 있다.
If CDSXDR(TXDR/(TLINTXDR))·CDSLIN{즉, 만일 선형 채널에 어떠한 포화도 존재하지 않는다면; 즉 I 11 lux}
then S = CDSLIN+ CDSXDR; {집적 시간의 두 부분에 축적된 신호를 결합}
If CDSXDR〉(TXDR/(TLINTXDR)·CDSLIN{만일 선형 채널의 포화가 존재한다면}
then S = CDSLIN+ CDSXDR+ (TLIN/TXDR)[CDSXDR- (TXDR/(TLINTXDR))·CDSLIN]
{집적 시간의 두 부분에서 집적된 신호를 결합}
여기에서 S는 선형 및 XDR 채널을 결합하는 스플라이싱된 신호이다.
본 발명에서, XDR 채널은 XDR CDS 회로(240)에 의해 샘플링되며, 선형 채널은 선형 CDS 회로(230)에 의해 샘플링된다. XDR CDS 회로(240)는 전체 신호 변화를 샘플링하며, 상기 값을 클램프하고, XDR량을 드레인 오프(drain off)하기 위해 픽셀을 리셋한 후 상기의 새로운 값을 샘플링한다. XDR CDS 회로(240)는 따라서 CDSXDR에서 반영되는 XDR 성분의 변화를 샘플 및 저장한다(시간 t0). 그러나 상기 변화는 이상적인 3.5V와 다를지라도 픽셀의 실제 XDR 클램프 전압과 관련된다(APS 회로(210)). 상기 차 신호는 다이오드(216)가 450H에서 클램프 전압으로 리셋팅된 후에 때리는 광자에 의해 유도된 VDIODE의 실제 변화와 정확하게 일치하며, 상기 시간에서 다이오드(216)가 이상적이지 않은 실제의 XDR 클램프 전압으로 리셋되기 때문이다. 그러므로, XDR CDS 회로(240)에 의해 샘플링 및 홀딩된 XDR 신호는 XDR 클램프 전압이 이상적인 값과 다를 지라도 XDR 신호를 정확하게 반영한다. 따라서 이는 차이 정보가 분실되었을 때 싱글 CDS 회로만 사용된 것보다는 정확하다.
이 후, 실제 XDR 클램프 전압은 그 자체로 참조로서 선형 CDS 회로(230)에 저장되며, 픽셀은 다음으로 초기 다이오드 리셋 레벨(이상적으로는 5V)에 완전하게 리셋된다. 그러나 XDR 클램프 전압(이상적으로는 3.5V)이 소위 0.1V로 오프된다면, 초기 다이오드 리셋 레벨은 유사한 양만큼 오프될 수 있고, 따라서 실제 초기 다이오드 리셋 레벨과 실제 XDR 클램프 전위 사이의 차이는 XDR 클램프 전위가 서로에 대해 변경될 수 있을 때에도 이웃 픽셀에 대해 동일한 차이에 접근할 것이다. 싱글 CDS 회로 판독 시스템의 경우, XDR 시스템에 따라 브레이크포인트가 존재하는 정보가 분실되며 따라서 픽셀간 변경이 커지게 된다.
그러므로 본 발명은 이해할 수 있는 바와 같이 브레이크포인트 차이를 제거하거나 감소시킬 수 있다. 그러므로 본 발명은 유리하게 당업자에게 이해될 수 있는 바와 마찬가지로 확장 다이나믹 레인지 결합 신호 응답이 XDR 클램프 전위에서의 차이와 같은 픽셀간 브레이크포인트 관련 차이에 의해 유도된 불리한 효과를 감소시키면서 제공될 수 있도록 한다.
예를 들어, APS 회로(210)에 대한 제작 차이는 XDR 클램프 전위를 이상적인 3.5V대신에 3.4V가 되게한다. 출력 신호는 예로서 도 3b의 밝은 신을 사용하여 이상적인 XDR 클램프 전압(3.5V) 및 추측된 실제 XDR 클램프 전압(3.4V)의 두 경우 모두에 대해 도시될 것이다.
만일 XDR 클램프 전위가 3.5V라면 도 3b를 참조하여 상술한 숫자를 이용한 예를 가질 수 있다. 주어진 예에서, VDIODE는 집적 시간동안의 끝에서 2.5V로 떨어지는 것으로 가정한다. 이는 VDIODE가 집적 시간의 제 1 450H 부분 동안 1.5V(5.0V 3.5V) 떨어지며, 추가로 제 2 50H 부분동안 1.0V(3.5V 2.5V) 떨어지는 것을 의미한다. 상술한 방정식 1.0V 〉(50/(500-50))·1.5 = 0.17에 따르면 선형 채널이 포화되는 것을 의미한다. 1.5V와 1.0V 및 집적 시간의 제 1 및 제 2 부분(즉, TLIN및 TXDR) 사이의 비율을 사용하면 선형 신호 응답이 재구성될 수 있다.
만일 XDR 클램프 전압이 3.4V라면, 다음과 같이 발생된다. 3.5V의 경우, VDIODE는 집적 시간의 마지막 또는 제 2의 50H 부분동안 픽셀 회로(210)에 부딪히는 광으로 인해 1.0V만큼 떨어진다. XDR 클램프 전압이 3.5V(이상적)이기 때문에, 1.0V 델타는 최종 VDIODE를 2.5V로 유도한다. 3.4V의 경우, 450H에서 XDR 클램프전압은 3.4V이며, 1.0V의 강하는 VDIODE= 2.4V를 유도한다. (이상적인 최소 다이오드 레벨은 2.5V이지만, 낮은 제한값 특히 XDR 클램프 전압에서의 약간의 변화에 대한 조금 작은 레벨에 이를 수 있으며; 게다가 만일 주어진 APS 회로(210)가 비이상적인 XDR 클램프 전압을 가진다면, 그 최소 다이오드 레벨은 또한 비이상적일 수 있다.) 그러므로, XDR CDS 회로(240)가 XDR 신호를 캡쳐하기 위해 실제 XDR 클램프 전압 3.4V를 사용하기 때문에, 이상적인 3.5V의 경우에서 캡쳐되는 것과 동일한 델타 1.0V를 캡쳐한다. 상술한 인공물을 일으키는 주요 에러는 XDR 신호에서의 에러로 인해 발생되기 때문에(에러는 전체 신호 응답을 다시 선형화할 때 여러번 멀티플되기 때문이다.), 상기 방식으로 정확한 XDR 신호를 캡쳐링하는 것은 상기 인공물을 크게 감소시킨다.
유사하게, 선형 CDS 회로(230)에 의해 선형 신호를 캡쳐하는 경우, 실제 초기 다이오드 리셋 레벨과 실제 XDR 클램프 레벨 사이의 차이가 캡쳐된다. 실제 초기 다이오드 리셋 레벨은 이 경우 실제 XDR 클램프 전압이 3.5V대신 3.4V인 동일하거나 유사한 이유에 대해 이상적인 5.0V 대신 4.9V일 수 있다. 그러므로 두개(4.9V 3.4V = 1.5V)간의 차이를 켭쳐링함으로써, 제 1 부분의 신호가 캡쳐되며, 이는 이상적인 경우에서 캡쳐되는 것과 동일하다. 선형 신호의 보다 정확한 캡쳐는 또한 상술한 인공물을 감소시키는데 도움이 된다. 그럼에도 불구하고 선형 신호가 여전히 브레이크포인트 차이로 인해 어떤 에러를 포함하는 경우에도, 본 발명은 상술한 바와 같이 XDR 신호로 인한 주요 인공물 및 에러를 감소시킨다.
멀티플 브레이크포인트 XDR 시스템
상술한 실시예에서는 싱글-브레이크포인트, 듀얼-슬로프 XDR 시스템이 사용되며 이는 신호 응답 특성의 각 슬로프에 대해 두개의 개별 CDS 회로를 가진다. 선택적인 실시예에서, 멀티-브레이크포인트 시스템은 단지 두개의 슬로프(그리고 하나의 브레이크포인트)가 사용될 때 생성된 인공물을 줄이는데 도움이 되도록 사용될 수 있다. 상기 인공물은 특히 선형 및 XDR 채널 이득간의 큰 차이가 존재하는 경우에 브레이크포인트에서 이미저 응답의 파생물의 샤프한 피크로 인해 발생할 수 있다. 심지어 개별 선형 및 XDR 채널 성분을 이음새없이 재구성(스플라이스)하는 것이 가능하더라도, XDR 채널의 추가 이득은 상기 채널의 랜덤 노이즈가 선형 채널의 신호의 쇼트 노이즈위에서 가시화될 수 있게 충분히 높을 수 있다. 그러므로 로그(또는 다른)로 근사화하는 상대적으로 스무스한 비선형 압축 특성은 멀티플 브레이크포인트와 불연속 선형 응답을 사용함으로써 제공될 수 있다.
상기 시스템에서, N 브레이크포인트가 사용되며, N+1 세그멘트 또는 슬로프 즉 제 1 선형 세그멘트 및 N 추가의 XDR 세그멘트를 가진다. 각 세그멘트에 연관된 신호는 1에서 N+1로 임의의 채널에서 판독될 수 있다. 이해되는 바와 같이, 신호 채널의 개수의 선택은 시스템 복잡도와 개별 브레이크포인트의 픽셀-투-픽셀 매칭간의 트레이드오프를 가능하게 한다. 그러므로 예를 들어 두개의 채널이 상술한 바와 같은 시스템(100), 심지어 멀티플-브레이크포인트 시스템의 경우에 사용될 수 있다. 또는 두개 이상의 N+1에 이르는 채널 및 그에 따른 CDS 회로가 사용될 수 있다.
일반적으로, N 브레이크포인트의 경우, C = N+1 CDS 회로는 픽셀-브레이크 포인트 변동을 고려하여 선형 신호 응답을 재구성하는 능력을 제공할 것이며, 따라서 상기 브레이크포인트에서 픽셀간 차이로 인해 일반적으로 발생하게 되는 인공물을 감소시킨다. 만일 C〈 N+1이라면, 마지막 CDS 회로는 N+2 C 〉1을 재구성하기 위해 사용될 것이며, 따라서 상기 세그멘트간의 브레이크포인트에서의 픽셀간 차이를 보상하는 능력이 감소될 것이다. 그러나 다음 브레이크포인트의 경우-실제로 제 1을 통과하는 모든 브레이크포인트- 인접 세그멘트 사이의 슬로프의 변화가 상대적으로 작게 되고 따라서 픽셀간 브레이크포인트 미스매치에 의해 생성된 인공물을 감소시킨다. 멀티플-브레이크포인트 시스템의 선택적인 실시예에서, 단지 두개의 CDS 회로가 사용될 수 있으며, 다른 모든 슬로프의 XDR 응답에 대해 하나를, 선형 응답에 대해 다른 하나를 사용할 수 있다.
일 실시예에서, 싱글 브레이크포인트에 대해 두개의 채널로 신호를 판독하는데 사용되는 방법은 픽셀 리셋 트랜지스터 M1이 제 1 차 Vt 변동을 억제시킨다. (멀티-브레이크포인트 XDR 신호 응답의 재구성과 관련된 보다 자세한 설명은 상술한 미국 특허 출원 번호 제 08/867,652 호와 Levine 참조에서 알 수 있을 것이다.) 이는 각 픽셀의 반응도가 컬러 밴드패스를 따르기 때문에 컬러 필터 어레이를 사용하는 이미저 시스템에 유용한 확장 옵티컬 입력 다이나믹 레인지에 대해 스플라이싱 알고리즘이 선형 신호 응답을 재구성할 수 있도록 한다. 다른 실시예에서, 응답의 재선형화가 중요하지 않은 모노크롬 시스템에서, 전체 N+1 세그멘트 불연속 선형 응답을 포함하는 싱글 채널 판독이 시간 멀티플렉싱과 함께 사용될 수 있다.
N+1 세그멘트 불연속 선형 신호 응답을 획득하기 위해 CMOS APS 이미저를 판독하는 방법은 다음과 같이 자세하게 기술된다. N+1 세그멘트 불연속 선형 신호 응답은 상술한 바와 같이 1에서 N+1에 이르는 임의의 신호 채널로 분리될 수 있으며, 해당 판독 방법은 논리적으로 두개 부분으로 분리될 수 있다.
우선, 비선형 응답이 CMOS 타입 이미저 시스템에 대해 Levine에 개시된 바와 같이 제어된다. 그러므로 응답시 개별 세그멘트의 집적 시간은 판독되기 전에(즉, 집적 시간의 끝 이전) 이미저 M(x) 라인의 행을 어드레싱하여 달성되며, VM(x)의 값으로 행 리셋 라인(예를 들어 도 2의 PR)을 즉각적으로 증가시키며, M(x+1) 〉M(x) 이고 VM(x+1) 〉VM(x)이다. 여기에서 M(x)는 1에서부터 브레임의 총 라인 개수로 변화할 수 있는 정수값이다. 상기 동작은 행의 랜덤 어드레싱을 제공하는 구조를 가지는 시스템에서 통상적일 수 있고 바람직하게 수평 블랭킹 시간의 라인 시간 동안에 수행된다. 대략 1μs가 새로운 행 어드레스를 래치하며 행 선택을 펄싱하고 선택된 행의 행 리셋 라인을 VM(x)로 즉각적으로 상승시키는데 필요할 수 있다. 그러므로 10μs의 수평 블랭킹 시간을 사용하여 초당 20 프레임(fps)의 판독 속도를 가지는 시스템에서, 약 5 브레이크포인트를 가질 수 있으며 또한 상술한 바와 같은 듀얼-CDS 판독 동작에 대해 5μs가 가능하다.
둘째, 픽셀에 저장된 집적된 전하는 각 신호 채널에 대해 CDS 회로를 사용하여 1에서부터 N+1까지의 다수 채널로 판독되며, 이는 행 리셋 라인이 VM(x) 값에 펄싱된 후 픽셀값으로 클램핑하며 다음으로 행 리셋 라인이 VM(x+1)의 값에 펄싱된 후 픽셀값을 샘플링한다. 각 열의 CDS 회로의 다수 세트는 수평 블랭킹 시간동안 개별 신호와 함께 로딩되고 도 5a-b를 참조로 이하 자세히 기술되는 바와 같이 액티브 라인 시간동안에 평행으로 판독될 수 있다.
도 5a를 참조하면, 본 발명의 선택적인 멀티-브레이크포인트 실시예에 따라 수평 블랭킹 시간동안에 도 2의 APS 회로(210) 및 CDS 회로(130)를 동작시키는데 사용되는 신호 파형이 도시된 타이밍도(510)이 도시되어 있다. 도 5b는 도 5a의 멀티-브레이크포인트 실시예에 따라 도 1의 시스템(100)의 선형 및 XDR 신호 응답을 도시한 그래프(550)이다. 당업자에 의해 이해되는 바와 같이, 입력 신호 Vadd, Vstrb, Grh, CL1, SH1, CL2, SH2, Grm, 및 Vrh는 범용 프로그래밍된 프로세서(110)과 같은 신호 발생 회로에 의해 생성된다. 대략 t2의 시간에, XDR 신호는 SH2가 로우로 스위치될 때 샘플링된다. 대략 t4의 시간에, 선형 신호는 SH1이 로우로 스위칭될 때 샘플링된다. 도 5a에서, 신호 Vadd는 수직 쉬프트 레지스터 행 어드레스이며, 신호 Vstrb는 Vadd 래치 펄스이고 선택된 행의 RS를 인에이블시키며; 신호 Grh는 Vrh(7V)와 동일한 전압으로 리셋 게이트 신호 PR을 펄싱한다; 신호 Grm은 Vrm과 동일한 전압(3.5V 공칭값)으로 리셋 게이트 신호 PR을 펄싱하며; 신호 Vrh는 트랜지스터를 완전하게 턴온시키는 아날로그 신호이며 5V로 다이오드를 충전시킨다(클리어시킨다). Vrm은 트랜지스터를 턴온시킬 것이며 Vrm으로 다이오드를 충전시킨다. Vth(XDR 클리어 또는 클램프 레벨)는 선형 신호를 홀로 남긴다. 신호 m, m+32, m+16(이하 참조)는 행 어드레스이다. 현재 판독 라인 m의 32라인 앞에 어드레싱함으로써, 신호는 32 라인의 감소된 집적 시간동안에 클리어될 수 있다. XDR 또는 선형 신호 중 하나가 선택될 수 있다. 선형 신호를 클리어함으로써, XDR 신호는 디폴트에 의해 클리어되고, 따라서 선형 클리어링은 XDR 클리아 라인 오프셋 어드레스보다 큰 오프셋 라인 주소로 수행되어야 한다. 예를 들어, 선형 신호는 반대가 아닌 XDR 16 라인앞과 32라인앞에서 클리어될 수 있다. 또한 상기 실시예에서, 픽셀은 CDS 회로를 통해 신호를 가동시키지 않고 클리어될 수 있다.
도 5b를 참조하면, 그래프(550)는 브레이크포인트 BP1, BP2, BP3, 및 BP4를 가지는 4-브레이크포인트, 5-세그멘트 시스템에 대한 신호 응답을 도시한다. BP1은 585H 시스템의 제 1의 525H에 해당하며, BP2는 나중에 32H등에서 발생한다. 그러므로 보다 스무스하면서 수식적인 대략의 신호 응답은 멀티플 브레이크포인트를 사용하여 제공된다. 도 5a-b에 도시된 실시예에서, 단지 두개의 CDS 회로만이 사용되며, 그 하나는 선형 응답을 위해, 나머지 하나는 다른 모든 슬로프의 XDR 응답(즉, BP1을 지난 세그멘트)을 위해 사용된다. 그러므로 상기 실시예에서, 도 1 및 2의 CDS 행의 듀얼-레지스터 CDS 수단(130)은 신호 판독을 위해 사용될 수 있다.
다른 실시예에서, 멀티플 세그멘트가 사용되지만 단일 싱글 채널 및 CDS 회로만이 열에 대해 사용되며, 시간 멀티플렉싱은 서로 다른 신호 응답 세그멘트를 판독하는데 사용된다. 상기 실시예는 더 많은 복잡성을 요구하며 이미저의 동일 동작 프레임 속도에 대해 더 높은 수평 판독 클록 속도를 요구한다. 선택적인 실시예에서, 스플라이싱된 신호 S를 제공하기 위해 상술한 알고리즘은 어두운 노이즈를 최소로 하기 위해 변경될 수 있다. 예를 들어, 낮은 광 레벨의 경우에 스플라이싱된 신호 S에서 XDR 채널의 어두운 노이즈 성분이 나타나는 것을 방지하기 위해, XDR 채널은 선형 신호 CDSLIN이 상대적으로 높은 고정 임계값 이하 , 예를 들면, 선형 신호의 쇼트 노이즈가 실질적으로 XDR 채널의 어두운 노이즈보다 높을 때 포화 레벨의 80%일 때 "뮤트(mute)"될 수 있다.
상기 발명의 본질을 설명하기 위해 위에서 기술 및 도시한 부분들의 세부항목, 재료, 및 장치에서의 다양한 변용은 다음의 청구 범위에서 인용되는 바와 같은 본 발명의 원칙 및 영역을 벗어나지 않으면서 당업자에 의해 이루어질 수 있다는 것은 이해될 수 있다.

Claims (9)

  1. (1) 집적 시간동안 각 픽셀에서 캡쳐된 광량과 관련된 각각의 픽셀에 출력 신호를 제공하는 픽셀 어레이;
    (2) 픽셀이 집적 시간의 끝에 이르기 전에 소정의 시간에서 리셋되는 XDR 클램프 레벨 및 출력 신호 사이의 차이와 연관된 XDR 신호를 캡쳐링하기 위해 어레이의 각 열에 대해 XDR 샘플 및 홀드 회로를 가지는 확장 다이나믹 레인지(XDR) 샘플 및 홀드 회로 행; 및
    (3) 픽셀이 집적 시간의 시작에서 리셋되는 초기 출력 신호와 출력 신호 사이의 차이와 연관된 선형 신호를 캡쳐링하기 위해 어레이의 각 열에 대해 선형 샘플 및 홀드 회로를 가지는 선형 샘플 및 홀드 회로의 행을 포함하는 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 샘플 및 홀드 회로는 상관된 더블-샘플링(CDS) 회로인 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 CDS 회로는 스위칭된 캐패시터 CDS 회로인 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  4. 제 1 항에 있어서, 상기 픽셀은 광다이오드에 부딪히는 광 신호에 응답하여 초기 광다이오드 전압으로부터 감소하는 광다이오드 전압을 가지는 광다이오드를 각각 가지는 상보형 메탈-옥사이드 반도체(CMOS) 픽셀인 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  5. 제 1 항에 있어서, 불연속 선형 신호 응답은 전체 집적 시간과 일치하는 선형 부분을 가지며 또한 집적 시간의 끝에 이르기 전의 소정의 시간과 집적 시간의 끝 사이에서 집적 시간의 부분에 해당하는 XDR부분을 가지는 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  6. 제 1 항에 있어서, 상기 초기 출력 신호는 대략 5V이며, XDR 클램프 레벨은 대략 2.5V인 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  7. 제 1 항에 있어서,
    (4) 집적 시간의 끝에서 각각의 픽셀을 초기 출력 신호로 리셋팅하는 수단; 및
    (5) 집적 시간의 끝에 이르기 전의 소정의 시간에서 각각의 픽셀을 XDR 클램프 레벨로 리세팅하는 수단을 더 포함하는 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  8. 제 7 항에 있어서, 상기 수단(5)은:
    집적 시간의 끝에 이르기 전의 대응하는 연이은 소정의 시간에서 각각의 픽셀을 다수의 감소하는 XDR 클램프 레벨에 리세팅 수단을 더 포함하며; 그리고
    불연속 선형 신호 응답은 전체 집적 시간에 해당하는 선형 부분을 가지며 또한 각각 집적 시간의 끝에 이르기 전의 소정의 시간과 집적 시간의 끝 사이에서 집적 시간의 부분에 해당하는 다수의 XDR 부분을 가지는 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
  9. 제 8 항에 있어서, 집적 시간의 끝에 이르기 전의 소정의 시간과 집적 시간의 끝 사이의 시간에 의해 각각 한정되는 각각의 집적 시간동안에 XDR 샘플 및 홀드 회로의 행을 가지는 XDR 샘플 및 홀드 회로의 다수 행을 더 포함하며, 상기 열은 출력 신호와 개별 XDR 클램프 레벨 사이의 차이와 연관된 XDR 신호를 캡쳐링하기 위해 어레이의 각각의 열에 대해 XDR 샘플 및 홀드 회로를 가지는 것을 특징으로 하는 확장 다이나믹 레인지 이미저.
KR1020007013393A 1998-05-29 1999-05-28 확장된 동적 범위의 이미지 센서 시스템 KR100552946B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/087,087 1998-05-29
US09/087,087 US6040570A (en) 1998-05-29 1998-05-29 Extended dynamic range image sensor system

Publications (2)

Publication Number Publication Date
KR20010043893A true KR20010043893A (ko) 2001-05-25
KR100552946B1 KR100552946B1 (ko) 2006-02-22

Family

ID=22203041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013393A KR100552946B1 (ko) 1998-05-29 1999-05-28 확장된 동적 범위의 이미지 센서 시스템

Country Status (7)

Country Link
US (2) US6040570A (ko)
EP (1) EP1082849B1 (ko)
JP (1) JP2002517135A (ko)
KR (1) KR100552946B1 (ko)
AU (1) AU4409999A (ko)
DE (1) DE69920687T2 (ko)
WO (1) WO1999062244A1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279295B1 (ko) * 1998-06-02 2001-02-01 윤종용 액티브 픽셀 센서
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
KR100265364B1 (ko) * 1998-06-27 2000-09-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
JP2000092395A (ja) * 1998-09-11 2000-03-31 Nec Corp 固体撮像装置およびその駆動方法
US6180935B1 (en) * 1999-01-25 2001-01-30 Lockheed Martin Corporation Dynamic range extension of CCD imagers
US6188433B1 (en) * 1999-02-02 2001-02-13 Ball Aerospace & Technologies Corp. Method and apparatus for enhancing the dynamic range of a CCD sensor
US6975355B1 (en) 2000-02-22 2005-12-13 Pixim, Inc. Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US6567124B1 (en) * 1999-12-01 2003-05-20 Ball Aerospace & Technologies Corp. Electronic image processing technique for achieving enhanced image detail
JP4703815B2 (ja) 2000-05-26 2011-06-15 株式会社半導体エネルギー研究所 Ｍｏｓ型センサの駆動方法、及び撮像方法
US6348681B1 (en) 2000-06-05 2002-02-19 National Semiconductor Corporation Method and circuit for setting breakpoints for active pixel sensor cell to achieve piecewise linear transfer function
JP3725007B2 (ja) * 2000-06-06 2005-12-07 シャープ株式会社 対数変換型画素構造およびそれを用いた固体撮像装置
KR100397663B1 (ko) * 2000-06-23 2003-09-13 (주) 픽셀플러스 데이터 입출력선이 리셋 모드의 전압으로 유지되는 씨모스 이미지 센서
GB0015685D0 (en) * 2000-06-28 2000-08-16 Vlsi Vision Ltd Image sensors with multiple integration read cycle
EP2273778A1 (en) * 2000-07-28 2011-01-12 Melexis Tessenderlo NV Precise MOS imager transfer function control for expanded dynamic range imaging
US6921897B1 (en) 2000-09-21 2005-07-26 Lockheed Martin Corporation Circuit and method for varying the integration time of moving charges from a photodetector
KR100399954B1 (ko) 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
AU2002258369A1 (en) * 2000-12-19 2002-09-19 Smal Camera Technologies, Inc. Compact digital camera system
CA2350416A1 (en) * 2000-12-20 2002-06-20 Symagery Microsystems Inc. Image sensor with correlated double sampling technique using switched-capacitor technology
JP4037266B2 (ja) * 2001-01-11 2008-01-23 スモール カメラ テクノロジーズ ディジタルイメージャの適応感度制御システム及び方法
US6901173B2 (en) * 2001-04-25 2005-05-31 Lockheed Martin Corporation Scene-based non-uniformity correction for detector arrays
US6973218B2 (en) * 2001-04-25 2005-12-06 Lockheed Martin Corporation Dynamic range compression
US7103235B2 (en) 2001-04-25 2006-09-05 Lockheed Martin Corporation Extended range image processing for electro-optical systems
KR20040029951A (ko) * 2001-08-24 2004-04-08 다이얼로그 세미컨덕터 게엠베하 완전 집적된 고체 상태 촬상기 및 카메라 회로
US6734413B2 (en) * 2001-11-06 2004-05-11 Omnivision Technologies, Inc. Zero DC current readout circuit for CMOS image sensor using a precharge capacitor
US20030206236A1 (en) * 2002-05-06 2003-11-06 Agfa Corporation CMOS digital image sensor system and method
US6777662B2 (en) 2002-07-30 2004-08-17 Freescale Semiconductor, Inc. System, circuit and method providing a dynamic range pixel cell with blooming protection
US6906302B2 (en) * 2002-07-30 2005-06-14 Freescale Semiconductor, Inc. Photodetector circuit device and method thereof
US7173666B1 (en) 2002-08-22 2007-02-06 Smal Camera Technologies System and method for displaying a non-standard aspect ratio image on a standard aspect ratio monitor
US7382407B2 (en) * 2002-08-29 2008-06-03 Micron Technology, Inc. High intrascene dynamic range NTSC and PAL imager
US7417678B2 (en) * 2003-01-08 2008-08-26 Sensata Technologies, Inc. Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses
KR100574891B1 (ko) * 2003-01-13 2006-04-27 매그나칩 반도체 유한회사 클램프 회로를 갖는 이미지센서
US7456884B2 (en) * 2003-08-05 2008-11-25 Aptina Imaging Corporation Method and circuit for determining the response curve knee point in active pixel image sensors with extended dynamic range
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
US7057147B1 (en) 2003-12-17 2006-06-06 Itt Manufacturing Enterprises Inc. Imaging system and method for collecting energy from at least two sensing elements adjacent one another between rows of sensing elements
US7692704B2 (en) * 2003-12-25 2010-04-06 Canon Kabushiki Kaisha Imaging apparatus for processing noise signal and photoelectric conversion signal
US20050212936A1 (en) * 2004-03-25 2005-09-29 Eastman Kodak Company Extended dynamic range image sensor with fixed pattern noise reduction
EP1594321A3 (en) * 2004-05-07 2006-01-25 Dialog Semiconductor GmbH Extended dynamic range in color imagers
EP1608183A1 (en) * 2004-06-14 2005-12-21 Dialog Semiconductor GmbH Matrix circuit for imaging sensors
TWI229456B (en) * 2004-07-23 2005-03-11 Pixart Imaging Inc Active pixel sensor with isolated photo sensing region and peripheral circuit region
US7259413B2 (en) * 2004-09-28 2007-08-21 Micron Technology, Inc. High dynamic range image sensor
US20060082670A1 (en) * 2004-10-14 2006-04-20 Eastman Kodak Company Interline CCD for still and video photography with extended dynamic range
EP1679907A1 (en) * 2005-01-05 2006-07-12 Dialog Semiconductor GmbH Hexagonal color pixel structure with white pixels
KR100674963B1 (ko) * 2005-03-09 2007-01-26 삼성전자주식회사 컬럼간 아날로그 신호 합을 이용하여 서브 샘플링을 지원하는 고체 촬상 소자 및 방법
CN100433197C (zh) * 2005-03-17 2008-11-12 北京思比科微电子技术有限公司 低噪声相关双取样电路
US8139130B2 (en) 2005-07-28 2012-03-20 Omnivision Technologies, Inc. Image sensor with improved light sensitivity
US8274715B2 (en) 2005-07-28 2012-09-25 Omnivision Technologies, Inc. Processing color and panchromatic pixels
US7598998B2 (en) * 2005-09-30 2009-10-06 Honeywell International Inc. Method and system for increasing the effective dynamic range of a random-access pixel sensor array
US7750960B2 (en) * 2006-03-15 2010-07-06 Honeywell International Inc. System and apparatus for high dynamic range sensor
US7538304B2 (en) * 2006-03-30 2009-05-26 Aptina Imaging Corporation Reducing noise in an imager by sampling signals with a plurality of capacitances connected to an output line
US7916362B2 (en) 2006-05-22 2011-03-29 Eastman Kodak Company Image sensor with improved light sensitivity
US8031258B2 (en) 2006-10-04 2011-10-04 Omnivision Technologies, Inc. Providing multiple video signals from single sensor
US20080212895A1 (en) * 2007-01-09 2008-09-04 Lockheed Martin Corporation Image data processing techniques for highly undersampled images
WO2008120292A1 (ja) * 2007-02-28 2008-10-09 Hamamatsu Photonics K.K. 固体撮像装置
US7674648B2 (en) 2007-03-21 2010-03-09 Eastman Kodak Company Extended dynamic range using variable sensitivity pixels
KR100974882B1 (ko) * 2007-10-02 2010-08-11 한국전자통신연구원 이중 ＣＤＳ／ＰｘＧＡ 회로
US7812879B2 (en) * 2007-10-30 2010-10-12 Fairchild Imaging Self-triggering CMOS image sensor
US20100271517A1 (en) * 2009-04-24 2010-10-28 Yannick De Wit In-pixel correlated double sampling pixel
DE102009028352A1 (de) * 2009-08-07 2011-02-10 Pmdtechnologies Gmbh Pixelarray mit Linearisierungsschaltung und Verfahren zur Linearisierung
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Ｎｌｔテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
WO2016078713A1 (en) * 2014-11-20 2016-05-26 Teledyne Dalsa B.V. A circuit controller for controlling a pixel circuit and a method of controlling a pixel circuit
US9986213B2 (en) 2016-06-29 2018-05-29 Omnivision Technologies, Inc. Image sensor with big and small pixels and method of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819070A (en) * 1987-04-10 1989-04-04 Texas Instruments Incorporated Image sensor array
JP3257802B2 (ja) * 1991-05-30 2002-02-18 ソニー株式会社 固体撮像装置及び固体撮像素子の駆動方法
US5276520A (en) * 1991-06-07 1994-01-04 Eastman Kodak Company Enhancing exposure latitude of image sensors
JP3013584B2 (ja) * 1992-02-14 2000-02-28 ソニー株式会社 固体撮像装置
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5600696A (en) * 1995-10-11 1997-02-04 David Sarnoff Research Center, Inc. Dual-gain floating diffusion output amplifier
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
US5920345A (en) * 1997-06-02 1999-07-06 Sarnoff Corporation CMOS image sensor with improved fill factor

Also Published As

Publication number Publication date
US6040570A (en) 2000-03-21
WO1999062244A1 (en) 1999-12-02
US6441852B1 (en) 2002-08-27
DE69920687T2 (de) 2005-10-06
DE69920687D1 (de) 2004-11-04
EP1082849A1 (en) 2001-03-14
KR100552946B1 (ko) 2006-02-22
EP1082849A4 (en) 2001-07-25
AU4409999A (en) 1999-12-13
EP1082849B1 (en) 2004-09-29
JP2002517135A (ja) 2002-06-11

Similar Documents

Publication Publication Date Title
KR100552946B1 (ko) 확장된 동적 범위의 이미지 센서 시스템
US5898168A (en) Image sensor pixel circuit
JP3493405B2 (ja) 固体撮像装置
US7489352B2 (en) Wide dynamic range pinned photodiode active pixel sensor (APS)
KR100555609B1 (ko) 개선된 곡선인자를 가진 ｃｍｏｓ 영상 센서
US5019702A (en) Photoelectric transducer apparatus having a plurality of transducer elements and a plurality of capacitor elements
US8274590B2 (en) Solid-state imaging device driving method
EP1178674B1 (en) Solid-state image pickup device and camera system
US20060102827A1 (en) Solid-state imaging device
US20040080644A1 (en) Solid state image sensor with fixed pattern noise reduction
US6842192B1 (en) Solid state image pickup device having an amplifier for each vertical signal line and driving method therefor
JPH114385A (ja) Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造
US6781627B1 (en) Solid state imaging device and electric charge detecting apparatus used for the same
US6784931B1 (en) Amplification type solid state imaging device
US7045753B1 (en) Five transistor CMOS pixel
JP4253908B2 (ja) 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法
JP2000209508A (ja) 固体撮像装置
US7372489B2 (en) Signal processing circuit and solid-state image pickup device
KR100595801B1 (ko) 고체 촬상 장치, 그 구동 방법 및 카메라
JP4238377B2 (ja) 固体撮像素子およびその駆動方法
JPH11266400A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2009182901A (ja) 固体撮像装置、及び固体撮像装置用混入ノイズ抑止方法
JPH08336075A (ja) 固体撮像装置
JPH04162886A (ja) 固体撮像装置
KR20060123077A (ko) 광전 변환 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee