KR20010041383A - 컨택트 홀의 형성 방법 - Google Patents

컨택트 홀의 형성 방법 Download PDF

Info

Publication number
KR20010041383A
KR20010041383A KR1020007009508A KR20007009508A KR20010041383A KR 20010041383 A KR20010041383 A KR 20010041383A KR 1020007009508 A KR1020007009508 A KR 1020007009508A KR 20007009508 A KR20007009508 A KR 20007009508A KR 20010041383 A KR20010041383 A KR 20010041383A
Authority
KR
South Korea
Prior art keywords
etching
gas
contact hole
wiring layer
wiring
Prior art date
Application number
KR1020007009508A
Other languages
English (en)
Other versions
KR100372996B1 (ko
Inventor
나가마사 시오까와
아쯔시 야마모또
Original Assignee
아사히 가세이 마이크로시스템 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 마이크로시스템 가부시끼가이샤 filed Critical 아사히 가세이 마이크로시스템 가부시끼가이샤
Publication of KR20010041383A publication Critical patent/KR20010041383A/ko
Application granted granted Critical
Publication of KR100372996B1 publication Critical patent/KR100372996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 과제는 적어도 하측 배선층이 알루미늄 배선층인 다층 배선 구조의 반도체 장치에 있어서, 배선 저항을 낮게 억제하고, 배선 저항의 동일 로트 내에서의 불균일을 작게 하는 것이다.
드라이 에칭에 의해 상하의 배선층(1, 2, 4)의 층간 절연막(3, 5)에 컨택트 홀(31, 51)을 형성한다. 본 발명의 컨택트 홀의 형성 방법에서는, 이 드라이 에칭을 2단계로 나누어 수행한다. 제1 단계의 에칭은, 에칭 챔버 내에 CF4와 CHF3과 Ar과 N2를 공급하여 수행한다. 제2 단계의 에칭은, 에칭 챔버 내에 CF4와 CHF3과 Ar을 공급하여 수행한다.

Description

컨택트 홀의 형성 방법 {Method For Forming Contact Hole}
다층 배선 구조의 반도체 장치를 제조할 때에는 상하의 배선층끼리 접속하기 위하여 층간 절연막에 컨택트 홀을 형성하는 것이 수행된다. 종래의 컨택트 홀의 형성 공정은 예를 들면 이하와 같이 수행된다.
우선, 아래쪽 알루미늄 배선층상에 절연막으로서 실리콘 산화막을 형성한다. 이어서, 이 실리콘 산화막상에 레지스트막을 형성한다. 이 레지스트막에 대하여 포토리소그래피 기술로 컨택트 홀용의 마스크 패턴을 전사함으로써, 레지스트 패턴을 형성한다. 이어서, 이 레지스트 패턴을 통하여 상기 실리콘 산화막에 대한 드라이 에칭을 행한다.
이 드라이 에칭의 에칭 가스로서는, 예를 들면 CF4과 CHF3의 혼합 가스가 사용되고 있다. 또한, 에칭 중의 챔버 내에는 에칭 가스에 추가하여, 이하의 목적으로 Ar 가스와 N2가스를 공급하고 있다. Ar 가스는 에칭 가스(CF4와 CHF3)의 희석을 위해 첨가되고 있다.
질소를 첨가하는 목적은 크게 두가지가 있으며, 그 하나는 에칭 중에 레지스트의 후퇴(레지스트 패턴의 컨택트 홀 둘레 부분이 깍이는 것)가 발생하는 것의 방지이다. 또 하나는, 에칭 중에 컨택트 홀의 측벽에 배선 저항이 높아지는 원인이 되는 중합체가 형성되는 것을 억제하고, 중합체가 형성된 경우라도 유기 세정액 등에 의해 제거하기 쉬운 상태로 하는 것이다.
이와 같이 하여 컨택트 홀을 형성한 후, 상하의 배선층을 접속하는 도전체를 컨택트 홀 내로 퇴적하고(예를 들면, 텅스텐 플러그의 형성), 위쪽 알루미늄 배선층을 형성한다.
그러나, 상기 종래 기술에서 얻어진 다층 배선 구조의 반도체 장치는 배선 저항이 높은 경향이 있고, 동시에 동일 로트 내에서 배선 저항에 불균일이 생긴다는 문제점이 있었다.
본 발명은 반도체 장치 제조의 한 공정으로서 행해지는 컨택트 홀 형성에 관한 것이다.
도 1은, 본 발명의 실시 형태의 방법을 설명하기 위한 도면으로서, 다층 배선 구조의 반도체 장치를 도시하는 단면도.
도 2는, 본 발명의 실시예에 상당하는 방법으로 컨택트 홀이 형성된 반도체 장치에 대하여 배선 저항을 조사하기 위한 시험 결과를 나타낸 도면으로서, 전압 측정치의 1 로트 내에서의 분포를 도시하는 그래프.
도 3은, 본 발명의 비교예(비교예 1)에 상당하는 방법으로 컨택트 홀이 형성된 반도체 장치에 대하여 배선 저항을 조사하기 위한 시험 결과를 나타낸 도면으로서, 전압 측정치의 1 로트 내에서의 분포를 도시하는 그래프.
도 4는, 본 발명의 비교예(비교예 2)에 상당하는 방법으로 컨택트 홀이 형성된 반도체 장치에 대하여 배선 저항을 조사하기 위한 시험 결과를 나타낸 도면으로서, 전압 측정치의 1 로트 내에서의 분포를 도시하는 그래프.
본 발명은 이러한 종래 기술의 문제점에 주목하여 이루어진 것으로, 적어도 아래쪽 배선층이 알루미늄 배선층인 다층 배선 구조의 반도체 장치에 있어서, 배선 저항을 낮게 억제하고, 동일 로트 내에서 배선 저항의 불균일을 감소시키는 것을 과제로 한다.
＜발명의 개시＞
상기 과제를 해결하기 위해서, 본 발명은 알루미늄 배선층상에 절연막을 형성하고, 이 절연막에 대하여 소정의 에칭 가스를 사용하고 레지스트 패턴을 통하여 드라이 에칭함으로써 컨택트 홀을 형성하는 방법에 있어서, 에칭 가스에 질소를 첨가하여 에칭하는 제1 에칭 공정을 소정 시간 수행한 후에 에칭 가스에 질소를 첨가하지 않고 에칭하는 제2 에칭 공정을 수행하는 것을 특징으로 하는 컨택트 홀의 형성 방법을 제공한다.
본 발명의 방법에 있어서, 제1 에칭 공정의 처리 시간은 상기 절연막의 최소막 두께 부분이 두께 방향으로 전부 에칭되는 시간과 실질적으로 동일한 시간인 것이 바람직하다.
본 발명의 방법에서 사용하는 에칭 가스로서는, 플루오로화탄소계 가스를 포함하는 가스를 들 수 있다.
본 발명의 방법에서 사용하는 알루미늄 배선층으로서는, 구리(Cu) 및(또는) 규소(Si)를 함유하는 알루미늄 합금으로 이루어지는 알루미늄 합금층을 들 수 있다.
에칭 가스에 질소를 첨가하여 수행하는 에칭을, 에칭 깊이가 알루미늄 배선층면에 도달한 후에도 계속하면, 컨택트 홀의 바닥면이 되는 알루미늄 배선층면에 AlN이 형성된다. 이에 대하여, 에칭 가스에 질소를 첨가하지 않고 행하는 에칭에서는, 이러한 AlN이 형성되지 않는다고 추정된다. 그리고, 이 AlN의 존재가 원인이 되어, 에칭 가스에 질소를 첨가하는 에칭법으로 컨택트 홀이 형성된 경우에는, 에칭 가스에 질소를 첨가하지 않은 에칭법으로 컨택트 홀이 형성된 경우보다도, 얻어지는 다층 배선 구조의 반도체 장치의 배선 저항이 높아진다고 생각된다.
따라서, 배선 저항을 작게 하기 위해서는, 에칭 가스에 질소를 첨가하지 않는 에칭법으로 컨택트 홀을 형성하는 것이 바람직하다. 그러나, 이 에칭법에서는 레지스트의 후퇴를 방지하는 작용과, 컨택트 홀 측벽에 대한 중합체 형성의 억제 효과를 얻을 수 없게 된다. 그 결과, 컨택트 홀이 설정치보다도 크게 형성되고, 동시에 상기 중합체의 영향으로 배선 저항이 높아진다는 문제점이 발생하였다.
이에 대하여, 본 발명의 방법에서는 에칭 가스에 질소를 첨가하는 에칭(제1 에칭 공정)을 소정 시간 수행한 후에, 에칭 가스에 질소를 첨가하지 않는 에칭(제2 에칭 공정)을 수행한다. 따라서, 에칭 개시로부터 소정 시간이 경과할 때까지는, 상술한 레지스트 후퇴와 중합체 형성을 방지하는 작용을 얻을 수 있으며, 소정 시간 경과 후에는 상술한 AlN 형성을 방지하는 작용을 얻을 수 있다.
따라서, 제1 에칭 공정의 처리 시간을 절연막의 알루미늄 배선층의 위쪽에서의 두께에 따라 적절하게 설정하면, AlN 형성을 억제하면서 상술한 레지스트 후퇴와 중합체 형성을 작게 억제할 수 있다.
특히, 제1 에칭 공정의 처리 시간을, 알루미늄 배선층상의 절연막의 최소막 두께 부분이 두께 방향으로 전부 에칭되는 시간과 실질적으로 동일한 시간으로 하면, 이 제1 에칭 공정은 상기 절연막의 최소막 두께 부분에서의 에칭 깊이가 알루미늄 배선층면에 도달한 시점에서 실질적으로 종료한다. 이에 따라, AlN 형성은 거의 완전히 방지된다.
그 결과, 컨택트 홀이 설정치보다 크게 형성되는 것이 방지되고, 동시에 얻어지는 다층 배선 구조의 반도체 장치의 배선 저항은 낮게 억제되며, 동일 로트 내에서의 배선 저항의 불균일도 감소한다.
＜발명을 실시하기 위한 최선의 형태＞
이하, 본 발명의 실시 형태에 대하여 설명한다.
여기에서는 도 1에 도시한 배선 구조의 반도체 장치를 제작할 때, 본 발명의 컨택트 홀의 형성 방법을 적용한 예에 대하여 설명한다. 이 반도체 장치는 알루미늄 배선층을 3층 갖는 다층 배선 구조의 반도체 장치이다.
이 실시 형태에서는, 도 1의 반도체 장치의 제1 배선층(1)과 제2 배선층(2) 사이의 절연막(3)에 대한 컨택트 홀(31)의 형성과, 제2 배선층(2)와 제3 배선층 (4) 사이의 절연막(5)에 대한 컨택트 홀(51)의 형성시, 레지스트 패턴을 통한 드라이 에칭을 이하와 같이 수행하였다.
우선, 제1 에칭 공정으로서 에칭 챔버 내에 에칭 가스로서 공급되는 CF4가스와 CHF3가스에 추가로, Ar 가스와 N2가스도 동시에 공급하여 플라즈마 에칭한다. 이어서, 제2 에칭 공정으로서 에칭 챔버 내에 에칭 가스로서 공급되는 CF4가스와 CHF3가스에 추가로, Ar 가스만을 동시에 공급하여 플라즈마 에칭을 수행한다.
그 이외의 공정에 대해서는, 종래부터 공지된 방법을 채용할 수 있다.
실제로, 도 1의 배선 구조를 갖는 반도체 장치를 배선 저항 측정용의 TEG (Test Element Group)로서 제작하였다. 이 반도체 장치에 있어서, 제1 배선층(1)과 제2 배선층(2), 제2 배선층(2)와 제3 배선층(4)는 각각 다수의 텅스텐 플러그 (8)에 의해 접속되어 있다.
제1 내지 제3의 각 배선층(1, 2, 4)는 알루미늄 합금막(Si 함유율: 1 wt%, Cu 함유율: 0.5 wt%)에 대하여 레지스트 패턴을 통한 드라이 에칭함으로써 형성되어 있다. 알루미늄 합금막의 막 두께는 제1 및 제2 배선층(1, 2)에서 4000 Å, 제3 배선층(4)에서 7000 Å으로 하였다.
절연막(3, 5)로서는 CVD법에 의해 실리콘 산화막을 형성하고, 그 표면을 기계적인 평탄화 방법인 CMP법에 의해 평탄하게 하였다. 또한, 절연막(3, 5)의 막 두께는 아래쪽 배선층의 상부에서 10000 내지 15000 Å이 되도록 형성하였다. 또한, 절연막(3, 5)로서는 CVD법과 스핀온글라스법을 병용하여 표면이 평탄해지도록 실리콘 산화막을 형성할 수도 있다.
이들 절연막(3, 5)에 대하여 레지스트 패턴을 통한 드라이 에칭을 이하의 조건으로 수행함으로써 컨택트 홀(31, 51)을 형성하였다.
＜에칭 조건＞
에칭 장치: 어플라이드 마테리얼 저팬사의 플라즈마 에칭 장치 "P-5000 MxP+"
챔버 내의 압력: 20O mTorr
고주파 파워: 700 W
자장: 30 Gaus
챔버 내 상부의 온도: 40 ℃
챔버 내 하부의 온도: 40 ℃
냉각용 헬륨의 압력: 14 Torr
에칭 챔버 내로의 가스 공급량:
Ar; 200 sccm
CF4; 30 sccm
CHF3; 30 sccm
N2; 제1 에칭 공정에서는 10 sccm
제2 에칭 공정에서는 0(공급하지 않음)
제1 에칭 공정의 처리 시간: 125초간(절연막(3, 5)가 10000 Å 에칭되는 시간에 상당)
제2 에칭 공정의 처리 시간: 165초간(절연막(3, 5)가 13000 Å 에칭되는 시간에 상당)
그 후, 절연막(3, 5)상에 잔존하는 레지스트를 플라즈마 애싱법으로 제거한 후, 이 웨이퍼를 유기 세정액으로 세정하였다. 이어서, 컨택트 홀(31, 51)의 벽면 및 바닥면을 포함하는 웨이퍼 전면에 스퍼터링법에 의해 티탄막(6)을 300 Å의 막 두께로 형성하였다. 그 후, 이 티탄막(6)상에 질화 티탄막(7)을 1000 Å의 막 두께로 형성하였다.
질화 티탄막(7)상에는 WF6과 H2와 SiH4를 주된 원료 가스로 한 CVD법에 의해, 텅스텐막을 6000 Å로 형성하였다. 이에 따라, 컨택트 홀(31, 51)내와 절연막 (3, 5)상에 티탄막(6) 및 질화 티탄막(7)을 통하여 텅스텐이 퇴적된다. 그 후, SF6과 Ar을 주된 에칭 가스로 하는 반응성 이온 에칭으로, 이 텅스텐막을 에치백하였다. 이에 따라, 컨택트 홀(31, 51) 내에만 텅스텐이 매입되고, 텅스텐 플러그(8)이 형성된다. 그 후, 스퍼터링법에 의해 티탄막(9)를 200 Å의 막 두께로 형성하였다.
이와 같이 하여 제작된 반도체 장치, 즉, 본 발명의 실시예에 상당하는 방법으로 컨택트 홀이 형성된 반도체 장치에 대하여 제2 배선층(2)와 제3 배선층(4)와 이들을 접속하는 다수의 텅스텐 플러그(8)로 구성되는 TEG의 체인(업 체인)에 일정 전류를 보내고, 이 업 체인에 발생하는 전압을 측정하였다. 이 측정은 1 로트의 반도체 장치 전부에 대하여 수행하였다. 그 결과를 도 2의 그래프에 도시하였다. 이 전압 측정치가 높을 수록 배선 저항이 높은 것을 의미한다.
또한, 상기 실시예에 대한 비교예 1 및 2로서 컨택트 홀(31, 51)의 형성 방법만을 바꾸고, 그 이외의 점은 모두 동일한 방법에 의해 동일한 구조의 반도체 장치를 제작하였다.
비교예 1에서는 절연막(3, 5)의 에칭시에 에칭 챔버 내에 CF4가스와 CHF3가스와 Ar 가스와 N2가스를 공급하고, 250초간 플라즈마 에칭함으로써 컨택트 홀(31, 51)을 형성하였다. 이 에칭 시간은 절연막(3, 5)가 19000 Å 에칭되는 시간에 상당한다. 에칭 챔버 내로의 가스 공급량은,
Ar; 200 sccm
CF4; 30 sccm
CHF3; 30 sccm
N2; 10 sccm
으로 하였다. 그 이외의 에칭 조건은 상기 실시예와 동일하게 하였다.
비교예 2에서는 절연막(3, 5)의 에칭시에, 에칭 챔버 내에 CF4가스와 CHF3가스와 Ar 가스를 공급하고, 290초간 플라즈마 에칭함으로써 컨택트 홀(31, 51)을 형성하였다. 이 에칭 시간은 절연막(3, 5)가 23000 Å 에칭되는 시간에 상당한다. 에칭 챔버 내로의 가스 공급량은,
Ar; 200 sccm
CF4; 30 sccm
CHF3; 30 sccm
으로 하였다. 그 이외의 에칭 조건은 상기 실시예와 동일하게 하였다.
비교예 1 및 2에 관해서도 제작된 반도체 장치의 1 로트 전부에 대하여 업 체인에 일정 전류를 보내 발생하는 전압을 측정하였다. 그 결과를, 비교예 1에 대해서는 도 3의 그래프에, 비교예 2에 대해서는 도 4의 그래프에 도시하였다.
비교예 1에서는 도 3에 도시한 바와 같이, 전압 측정치가 0.02 내지 0.13 V가 된 샘플이 1 내지 10개씩 있고, 0.2 V 이상의 샘플도 있었다. 이 결과로부터 컨택트 홀(31, 51)의 형성을 위한 에칭을 에칭 가스(CF4와 CHF3)에 Ar 뿐만아니라 N2도 첨가한 플라즈마 에칭법만으로 행하면, 1 로트 내에서의 배선 저항에 큰 불균일이 생기는 것을 알 수 있었다.
비교예 2에서는 도 4에 도시한 바와 같이 모든 샘플에서 전압 측정치가 0.025 V 이하로 되었고, 비교예 1보다도 배선 저항이 낮으며, 동시에 1 로트 내에서의 배선 저항의 불균일이 작은 것을 알 수 있었다. 그러나, 비교예 2의 방법으로 형성된 컨택트 홀(31, 51)의 형상을 SEM(주사형 전자 현미경)으로 조사했더니, 직경이 설정치보다 크게 형성되어 있는 것을 알 수 있었다.
이에 대하여 상술한 실시예에서는, 도 2에 도시한 바와 같이 모든 샘플에서 전압 측정치가 0.05 V 이하로 되었고, 비교예 1보다도 배선 저항이 낮으며 동시에 1 로트 내에서의 배선 저항의 불균일이 작은 것을 알았다. 또한, 실시예의 방법으로 형성된 컨택트 홀(31, 51)의 형상을 SEM(주사형 전자 현미경)으로 조사했더니 직경은 거의 설정치대로 형성되어 있는 것을 알 수 있었다.
이상과 같이, 이 실시예에서는 컨택트 홀(31, 51) 형성시의 에칭 방법으로서, 우선 에칭 챔버 내에 에칭 가스(CF4와 CHF3)에 추가로 Ar과 N2를 공급하면서 플라즈마 에칭을 행하였다. 이 에칭의 처리 시간을, 절연막(3, 5)의 알루미늄 배선층의 위쪽에서 두께가 가장 얇은 부분(두께 10000 Å의 부분)이 두께 방향으로 전부 에칭되는 시간으로 하였다. 그 후에, N2를 공급하지 않고 플라즈마 에칭하였다.
이에 따라, 컨택트 홀이 설정치보다 크게 형성되는 것이 방지되고, 동시에 얻어지는 다층 배선 구조의 반도체 장치의 배선 저항은 낮게 억제되며, 동일 로트 내에서의 배선 저항의 불균일도 감소하였다.
이상 설명한 바와 같이 본 발명의 방법에 따르면, 컨택트 홀의 바닥면으로의 AlN 형성이 억제되고, 레지스트의 후퇴가 방지되며, 컨택트 홀 측벽으로의 중합체 형성이 방지된다. 그 결과, 컨택트 홀이 설정치보다 크게 형성되는 것을 방지하면서, 다층 배선 구조의 반도체 장치의 배선 저항을 낮게 억제하며, 동일 로트 내에서의 배선 저항의 불균일을 감소시킬 수 있다.

Claims (4)

  1. 알루미늄 배선층상에 절연막을 형성하고, 이 절연막에 대하여 소정의 에칭 가스를 사용하고, 레지스트 패턴을 통하여 드라이 에칭함으로써 컨택트 홀을 형성하는 방법에 있어서,
    에칭 가스에 질소를 첨가하여 에칭하는 제1 에칭 공정을 소정 시간 수행한 후에, 에칭 가스에 질소를 첨가하지 않고 에칭하는 제2 에칭 공정을 수행하는 것을 특징으로 하는 컨택트 홀의 형성 방법.
  2. 제1항에 있어서, 제1 에칭 공정의 처리 시간은 상기 절연막의 최소막 두께 부분이 두께 방향으로 전부 에칭되는 시간과 실질적으로 동일한 시간인 컨택트 홀의 형성 방법.
  3. 제1항에 있어서, 상기 에칭 가스는 플루오로화탄소계 가스를 포함하는 것인 컨택트 홀의 형성 방법.
  4. 제1항에 있어서, 상기 알루미늄 배선층은 구리(Cu) 및(또는) 규소(Si)를 함유하는 알루미늄 합금으로 이루어지는 것인 컨택트 홀의 형성 방법.
KR10-2000-7009508A 1998-12-28 1999-12-28 컨택트 홀의 형성 방법 KR100372996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP37301298 1998-12-28
JP98-373012 1998-12-28

Publications (2)

Publication Number Publication Date
KR20010041383A true KR20010041383A (ko) 2001-05-15
KR100372996B1 KR100372996B1 (ko) 2003-02-25

Family

ID=18501427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7009508A KR100372996B1 (ko) 1998-12-28 1999-12-28 컨택트 홀의 형성 방법

Country Status (5)

Country Link
US (1) US6531067B1 (ko)
JP (1) JP3781175B2 (ko)
KR (1) KR100372996B1 (ko)
TW (1) TW434816B (ko)
WO (1) WO2000039845A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889943B2 (ja) * 2003-12-25 2012-03-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
JP5062558B2 (ja) 2006-07-25 2012-10-31 Ｎｌｔテクノロジー株式会社 アクティブマトリクス基板の製造方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7737039B2 (en) * 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
JP2013026265A (ja) * 2011-07-15 2013-02-04 Sony Corp プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
US9437449B2 (en) 2012-12-31 2016-09-06 Texas Instruments Incorporated Uniform, damage free nitride etch

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254213A (en) 1989-10-25 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method of forming contact windows
JPH0423322A (ja) * 1990-05-14 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
US5176790A (en) * 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
US5284549A (en) * 1992-01-02 1994-02-08 International Business Machines Corporation Selective fluorocarbon-based RIE process utilizing a nitrogen additive
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
US5882489A (en) * 1996-04-26 1999-03-16 Ulvac Technologies, Inc. Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US6124212A (en) * 1997-10-08 2000-09-26 Taiwan Semiconductor Manufacturing Co. High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
US6117786A (en) * 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
US6255226B1 (en) * 1998-12-01 2001-07-03 Philips Semiconductor, Inc. Optimized metal etch process to enable the use of aluminum plugs

Also Published As

Publication number Publication date
TW434816B (en) 2001-05-16
WO2000039845A1 (en) 2000-07-06
JP3781175B2 (ja) 2006-05-31
US6531067B1 (en) 2003-03-11
KR100372996B1 (ko) 2003-02-25

Similar Documents

Publication Publication Date Title
US6424044B1 (en) Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
US7119441B2 (en) Semiconductor interconnect structure
US6235633B1 (en) Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
US20020168849A1 (en) Method of manufacturing interconnection line in semiconductor device
US7541281B2 (en) Method for manufacturing electronic device
US20040245644A1 (en) Low K film application for interlevel dielectric and method of cleaning etched features
US6232237B1 (en) Method for fabricating semiconductor device
US6605855B1 (en) CVD plasma process to fill contact hole in damascene process
KR100372996B1 (ko) 컨택트 홀의 형성 방법
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
US11742241B2 (en) ALD (atomic layer deposition) liner for via profile control and related applications
US20080299718A1 (en) Damascene process having retained capping layer through metallization for protecting low-k dielectrics
US7026242B2 (en) Method for filling a hole with a metal
US6881661B2 (en) Manufacturing method of semiconductor device
US7172965B2 (en) Method for manufacturing semiconductor device
US6413438B1 (en) Method of forming via hole by dry etching
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
US6417090B1 (en) Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer
JP2000200786A (ja) 絶縁膜の形成方法
JP2005005697A (ja) 半導体装置の製造方法
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
US20080057727A1 (en) Method of manufacturing a semiconductor device
US20010014528A1 (en) Method of manufacturing unlanded via plug
KR0148293B1 (ko) 반도체 소자의 제조방법
US20020132494A1 (en) Method for forming low dielectric constant layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee