KR20010039821A - 적응적인 이득 및 위상 조절 제어 시스템 및 방법 - Google Patents

적응적인 이득 및 위상 조절 제어 시스템 및 방법 Download PDF

Info

Publication number
KR20010039821A
KR20010039821A KR1020000047420A KR20000047420A KR20010039821A KR 20010039821 A KR20010039821 A KR 20010039821A KR 1020000047420 A KR1020000047420 A KR 1020000047420A KR 20000047420 A KR20000047420 A KR 20000047420A KR 20010039821 A KR20010039821 A KR 20010039821A
Authority
KR
South Korea
Prior art keywords
adjustment
gain
error signal
phase
signal
Prior art date
Application number
KR1020000047420A
Other languages
English (en)
Other versions
KR100417542B1 (ko
Inventor
그하나단레자
마이어로버트에반
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010039821A publication Critical patent/KR20010039821A/ko
Application granted granted Critical
Publication of KR100417542B1 publication Critical patent/KR100417542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal

Abstract

적응적인 이득 및 위상 제어 시스템은 개선된 성능을 제공하기 위해 이득 및 위상 조절 분해능(resolution)을 적응시킨다. 예를 들면, 적응적인 이득 및 위상 제어 시스템은 에러 신호(들)의 기능으로써 이득 및 위상 조절을 위한 조절 분해능을 적응시킨다. (널(null)과는 거리가 먼)큰 에러 신호(들)에 응답하여, 적응적인 이득 및 위상 시스템은 조절 분해능을 감소시켜, 수렴속도가 더 빨라진다. 피드-포워드 디스토션 감소 시스템에 있어서, 해조절 분해능의 감소는 증폭기의 변이 응답(예를 들면, 주어진 임의의 동작 조건에서, 증폭기가 변화하는 입력에 빠르게 응답하는 정도)을 개선한다. 위상 및 이득 조절이 널에 접근하도록 이루어졌기 때문에, 에러 신호는 감소하고, 적응적인 디스토션 감소 시스템은 조절 분해능을 증가시킨다. 에러 신호가 널에 접근할 때, 조절 분해능을 증가시킴으로서, 더 양호한 위상 및 이득 조절이 이루어져서, 에러 신호를 더 감소시킬 수 있다. 예를 들면, 피드-포워드 디스토션 감소 시스템에 있어서, 이러한 기술방식은 증폭기의 천이 응답을 희생하지 않고 제한된 분해능으로 인해 널 이상으로 반복 점프하는 것으로부터 에러 신호를 방지할 수 있다.

Description

적응적인 이득 및 위상 조절 제어 시스템 및 방법{Adaptive gain and/or phase adjustment control system and method}
본 발명은 예를 들면, 디스토션 감소 시스템에서 합성 신호사이의 상대적인 위상 및 이득을 조절하기 위한 이득 및 위상 조절 시스템에 관한 것이다.
증폭기는 신호에 원치 않는 디스토션을 종종 첨가시켜, 디스토션 또는 비선형 성분과 신호 성분이 합성된 출력 신호를 생성한다. 디스토션 성분에는 입력 신호에 악영향을 미치거나, 임의의 첨가된 원치 않는 신호를 포함한다. 그러므로, 증폭기에 의해 생성되는 디스토션을 실질적으로 제거하거나 충분히 감소시킬 수 있는 기술의 고안이 필요하게 되었다.
피드-포워드 보정은 다양한 입력 패턴으로 증폭기의 선형성을 개선하기 위해 기존의 증폭기에 일반적으로 채택되었다. 피드-포워드 보정의 핵심사항은 상호변조 성분과 간은 증폭기에 의해 생성된 디스토션을 조절하여, 최종 합산지점에서 디스토션이 소거되도록 하는 것이다. 입력 RF 캐리어 패턴뿐만 아니라 결과적인 디스토션 위치의 비예측성으로 인해, 공지된 주파수 성분, 즉, 파일롯 신호가 증폭 처리에 의해 생성된 왜곡으로 주 신호 경로에 주입된다. 피드-포워드 증폭기에서, 피드-포워드 디스토션 감소 회로는 디스토션에 따른 파일롯 신호를 최소화한다. 이 처럼, 파일롯 신호를 검출하여 소거하기 위한 피드-포워드 왜곡 감소 회로를 설계함으로써, 디스토션도 제거할 수 있다.
파일롯 신호는 전기 회로의 동작 주파수 밴드근처에 스펙트럼으로 위치한 하나 이상의 주파수 성분을 포함하는 전기 신호이다. 파일롯 신호의 완전한 설명이 도 1에 도시되어 있으며, 이는 파일롯 신호의 위치를 포함하는 무선 주파(RF) 증폭기의 주파수 응답을 도시한다. 파일롯 신호는 동작 밴드(예를 들면, 파이럿1)의 하부 에지(lower edge) 위치 근처 또는 동작 밴드(예를 들면, 파일롯2)의 상부 에지(upper edge) 근처에 위치될 수 있다. 파일롯은 중간 주파수(f0)의 동작 밴드의 에지로부터 △f의 스펙트럼 거리에 위치된다. 파일롯 신호의 전기적인 특성(예를 들면, 진폭, 위상 응답, 스펙트럼 콘텐트)은 공지된 사항이다. 파일롯 신호가 임의의 진폭의 하나 또는 2개의 스텍트럼 성분을 갖는 것처럼 도시되어 있지만, 파일롯 신호는 다양한 진폭을 갖는 복수의 스펙트럼 성분을 포함할 수 있다.
피드-포워드 디스토션 감소 회로는 RF 증폭기에 파일롯 신호를 인가하고 인가된 파일롯 신호로부터 확보된 정보에 근거하여 조절하여 RF 증폭기에 의해 생성된 디스토션을 감소시킨다. 도 2는 피드-포워드 보정 회로(10)와 RF 증폭기(12)에 의해 생성된 디스토션을 감소시키기 위한 파일롯 신호로부터 확보된 정보의 사용에 대해 도시한다. 예를 들면, 하나 이상의 캐리어 신호를 포함하는 입력 신호는 스플리터(14)에 인가된다. 스플리터(14)는 주 신호 경로(16)와 피드-포워드 경로(18)상에 입력 신호를 복제한다. 스플리터(14)는 루프#1로 기재된 캐리어 소거 루프의 일부이며, 이 루프#1은 스플리터(14)에 부가되어, 이득 및 위상 회로(20), 결합기(22), RF 증폭기(12), 지연 회로(24) 및 결합기(26,28)을 포함한다. 주 경로(16)상의 신호는 이득 및 위상 회로(20)에 인가된다. 이득 및 위상 회로(20)의 출력 및 파일롯 신호는 결합기(22)에 인가된다. 일반적으로, 파일롯 신호의 진폭은 증폭기(12)의 동작에 방해가 되지 않도록 입력 신호의 진폭보다 훨씬 작다(예를 들면, 30 dB 미만). 결합기(22)의 출력은 증폭기(12)에 인가되며, 증폭기(12)의 출력은 증폭된 입력 신호, 증폭된 파일롯 신호 및 증폭기(12)에서 생성된 디스토션 신호를 포함한다.
증폭기(12)의 출력의 일부는 결합기(26)로부터 확보되고, 결합 경로(30)을 거쳐 결합기(28)에서 피드-포워드 경로(18)상에 입력 신호의 지연된 버전과 결합되어, 피드-포워드 경로(18)상의 디스토션과 파일롯 신호를 분리한다. 피드-포워드 경로(18)상의 입력 신호는 지연 회로(24)에 의해 충분히 지연되어, 이러한 신호가 경로(30)를 통해 결합기(28)에서 나타나는 신호와 동일하게 지연된다. 결과적인 에러 신호는 결합기(28)의 출력과 파일롯 신호에 남아있는 캐리어 신호의 임의의 일부와 함께 증폭기(12)에 의해 생성된 디스토션을 포함한다. 캐리어 소거 루프에서의 캐리어 소거양은 스플리터(14)로부터 결합기(28)까지의 2개의 경로 사이에의 적절한 이득 및 위상 정합에 의존한다.
이득 및 위상 회로(20)는 제어 경로(32,34)상의 제어 신호에 따라 입력 신호의 위상 및 이득을 조절하여, 경로(30)을 통해 결합기(28)에 나타나는 신호가 결합기(28)에서 지연된 입력 신호에 대하여 실질적으로 반전(진폭은 동일하며, 위상은 180도 반전) 된다. 이득 및 위상 회로(20)의 제어 경로(32,34)상에 나타나는 이득 및 위상 제어 신호는 신호 검출 및 제어 회로(35)를 사용하는 널리 공지된 방식으로 결합기(28)의 출력의 신호로부터 유래된다. 일반적으로, 신호 검출 및 제어 회로(35)는 캐리어 소거 루프에 대한 에러 신호를 검출한다. 에러 신호는 지점(A)에서 신호의 진폭을 나타내며, 신호 검출 및 제어 회로(35)는 이득 및 위상 제어 신호를 제공함을 H서 에러 신호의 진폭을 감소시킨다.
본 실시예에서, 신호 검출 및 제어 회로(35)는 로그 검출기같은 검출기(36)를 포함하며, 이 검출기는 지점(A)에서 신호의 진폭을 나타내는 신호를 생성한다. 필터(38)는 로그 검출기의 출력을 필터링하여, 에러 신호의 진폭을 나타내는 DC 형 진폭 신호를 생성한다. 진폭 신호는 널링 회로(40)에 공급된다. 진폭 신호에 응답하여, 널링 회로(40)는 제어 경로(32,34)상에 제어 신호를 공급하여, 결합기(28)에서의 결합 신호들 사이의 상대적인 이득 및 위상을 조절하고 에러 신호를 감소함으로써, 캐리어 신호를 감소시킨다. 에러 신호가 최소화되면, 결합기(28)에서 결합된 캐리어 신호는 증폭기(12)에 의해 생성된 디스토션을 갖는 파일롯 신호를 결합기(28)의 출력에 서로 전송하여 소거한다. 따라서, 루프#1은 증폭기(12)에 의해 생성된 디스토션을 갖는 파일롯 신호를 피드-포워드 경로(18)상에서 분리하기 위해 동작하는 캐리어 소거 루프가 된다.
드스토션 소거 루프 또는 루프#2는 주 신호 경로(16)상의 파일롯 신호를 감소하도록 동작하고, 결합기(28)의 출력에서 에러 신호를 사용하여, 증폭기(12)에 의해 생성된 디스토션을 감소시킨다. 피드-포워드 경로(18)상의 디스토션을 갖는 파일롯 신호는 이득 및 위상 회로(42)에 인가된다. 이득 및 위상 회로(42)의 출력은 출력이 결합기(46)에 인가되는 증폭기(44)에 제공된다. 결합기(46)는 피드-포워드 경로(18)상의 디스토션 및 증폭된 파일롯 신호와 주 신호 경로(16)상의 증폭기(12)로부터의 신호(캐리어 신호, 디스토션을 갖는 파일롯 신호)를 결합한다. 주 신호 경로(16)상의 지연 회로(40)는 주 신호 경로(16)상의 증폭기(12)의 출력으로부터 신호를 지연하여, 결합기(28)로부터 결합기(46)의 결합 경로(30)를 거쳐 통과하는 증폭기(12)의 출력으로부터의 신호와 실질적으로 동일하게 지연한다.
결합기(48)는 결합기(46)의 출력에서의 신호에 대표되는 에러 신호를 파일롯 검출 경로(50)상에 공급한다. 파일롯 신호의 주파수 진폭 및 그 밖의 전기적인 특성은 이미 공지되어 있고, 파일롯 검출 및 제어 회로(52)는 파일롯 검출 경로(50)상의 에러 신호로부터 파일롯 신호의 나머지 부분의 진폭을 검출할 수 있다. 파일롯 검출 및 제어 회로(52)는 파일롯 신호의 진폭을 결정하며, 나머지 파일롯 신호의 진폭에 응답하여, 파일롯 검출 및 제어 회로(52)는 위상 및 이득 회로(42)에 제어 신호를 공급한다. 일반적으로, 파일롯 검출 및 제어 회로(52)는 파일롯 신호를 검출하여, 이득 및 위상 회로(42)가 피드-포워드 경로(18)상의 파일롯 신호의 이득 및 위상을 조절하도록 제어 신호를 생성하기 위해 이 정보를 사용함에 의해, 주 경로(16)상의 파일롯 신호 뿐만 아니라 디스토션은 결합기(46)에서의 피드워드 경로(18)상의 디스토션 및 파일롯 신호에 대하여 반전(진폭은 같고, 위상의 180도 반전)된다. 대응하는 파일롯 신호 및 디스토션은 시스템의 출력에서 캐리어 신호를 전송하면서 결합기(46)에서 서로 소거된다. 그러므로, 루프#2는 증폭기(12)에 의해 생성된 디스토션을 충분히 제거하기 위해 파일롯 신호를 소거하는 디스토션 소거 루프가 된다.
본 실시예에서, 파일롯 검출 및 제어 회로(52)는 파일롯 수신 회로(54)를 포함하며, 이 회로(54)는 파일롯 검출 경로(52)상의 에러 신호를 더 낮은 주파수로 주파수 변환하기 위한 믹서(56) 및 신호 검출기(60)에 의한 파일롯 신호의 검출을 실시하는 필터(58)를 포함한다. 로그 검출기 같은 검출기(60)는 지점(B)에서의 신호의진폭을 나타내는 신호를 생성한다. 필터(62)는 나머지 파일롯 신호의 진폭을 나타내는 DC 형 진폭 신호를 생성하기 위해 검출기(60)의 출력을 필터링한다. 진폭 신호는 널리 회로(64)에 제공된다. 진폭 신호에 응답하여, 널링 회로(64)는 제어 경로(66,68)상의 이득 및 위상 제어 신호를 이득 및 위상 제어 회로(42)에 공급한다. 제어 신호는 결합기(46)에서 결합된 신호들 사이의 상대적인 이득 및 위상을 조절하고 진폭 신호를 감소하기 위해 공급된다. 파일롯 신호의 소거 양은 디스토션 소거 양을 나타낸다. 파일롯 신호의 진폭이 최소일 때, 결합기(46)에서 결합된 파일롯 신호 및 디스토션은 결합기(46)의 출력에서 서로 충분히 소거된다.
그러나, 실제 시스템에서, 결합 신호가 절대적으로 소거되지는 않는다. 신호 소거의 양은 결합 신호 사이의 적절한 이득 및 위상 정합에 의존한다. 이득 및 위상 부정합의 기능으로써의 신호 소거가 도 3에 도시되어 있다. 다른 장치뿐만 아니라 증폭기(12,44)의 이득 및 위상 특성은 시간에 따라 변한다. 이러한 변화는 일반적으로, 온도, 입력 전압, 장치의 사용연도 및 제조 방법에 기인한다. 파일롯 검출 및 제어 회로(52), 신호 검출 및 제어 회로(35) 및, 디스토션 소거 루프의 캐리어 소거 루프 및 디스토션 소거에서의 캐리어 소거 성능을 유지하기 위해서는, 대응하는 에러 신호의 진폭에 근거하여 대응하는 캐리어 소거 및 디스토션 소거 루프에 대한 이득 및 위상 특성을 자동으로 제어하도록 설계되어야 한다.
널링 회로(40,64)는 이전의 에러 신호 샘플과 모든 에러 신호 샘플을 비교하여, (개선된 소거를 나타내는)에러 신호를 감소시키도록 제작되었다. 이러한 비교에 대한 응답으로, 널링 회로(40,64)는 위상 및 이득 조절을 실행하기 위해 제어 신호를 공급한다. 본 실시예에 따라, 널링 회로는 위상 및 이득을 제어하는데 사용될 수 있다. 하나의 검출기만이 도시되어 있지만, 검출 및 제어 회로(35,52)가 이득 및 위상 조절을 수행하기 때문에, 널링 회로(40,46)가 일련의 위상 조절에 뒤따르는 일련의 이득 조절을 반복적으로 실행할 수 있다.
널링 회로(40,64)의 실행은 2개의 파라미터, 즉, 달성될 수 있는 소거의 양에 대한 에러 소거 및 널(null)이 발견되는 속도에 대한 수렴속도에 의해 측정될 수 있다. 널링 회로(40,64)로부터의 위상 및 이득 조절 제어 전압 변화는 에러 신호의 진폭을 갖는 시간 상수(예를 들면, 0.1 내지 0.5) 또는 스텝 사이즈(step size)를 증배함으로써 결정된다. 예를 들면, 위상 및 이득 제어 전압은 방정식(△Vout(n+1)=-K(n+1)*｜error(n)｜*sign(error(n)-error(n-1)*sign(△Vout(n)))에 의해 변할 수 있다. 이처럼, error(n)-error(n-1)의 신호가 포지티브(에러 신호의 증가에 기인한 이전의 조절을 의미)인 경우, 방정식의 앞부분의 네가티브 표시는 이전의 전압 변화의 표시(△Vout(n))에 비해 조절의 표시(△Vout(n+1))를 나타낸다. error(n)-error(n-1)의 신호가 네거티브(에러 신호의 개선을 의미)인 경우, 방정식의 앞부분의 네가티브 표시는 개선된 결과인 이전의 조절의 표시(△Vout(n))를 유지한다.
피드-포워드 보정 회로(10)가 교체되는 경우, 스텝 사이즈는 적절한 수렴 속도로 적절한 에러 신호 소거를 제공하는 조절 분해능(resolution)을 달성하기 위해 설정된다. 그 후, 스텝 사이즈 또는 조절 분해능는 고정된다. 널링 회로가 고정된 시간 상수를 사용하기 때문에, 최소 에러 신호를 달성하기 위한 속도와 달성될 수 있는 최소 에러 신호사이의 균형을 맞추어야 한다. 고정된 스텝 사이즈가 사용되는 경우, 에러 신호는 임의의 고정된 진폭이하로 감소될 수 없다. 에러 신호가 최소값에 접근하는 경우, 에러 신호에 비교해 볼 때 너무 조잡하게 되어, 스텝 사이즈는 에러 신호가 감소될 수 있는 양에 제한된다. 이러한 사항은 널에 근접한 이득 및 위상 조절에 대한 에러 신호의 진폭의 더 높은 감도에 기인한 것이다. 에러 신호가 커지면, 동일한 스텝 사이즈가 수렴 속도를 억제할 수 있다. 또한, 스텝 사이즈 또는 조절 분해능이 너무 작고, 이득 및 위상 조절이 널로부터 멀리 떨어진 경우(에러 신호가 큰 경우), 이득 및 위상 조절이 에러 신호를 개선하는 지의 여부에 대한 검출은 정확하게 실행되지 않아 잘못된 결정 및 조절을 유발한다.
도 2의 실시예에 있어서, 로그 검출기(36,60)의 선형 출력 범위는 600mV 내지 2 볼트이다. 이처럼, 에러 신호는 로그 검출기(36,60)의 600mV 한계에 의해 절단된다. 필터링 이후, 로그 검출기(36,60)는 에러 신호를 널링 회로(40,64)에 출력한다. 널링 회로(40,64)는 0.01 내지 0.05의 고정된 스텝 사이즈를 이루기 위해 처음으로 변환된다. 조절 제어 신호, 예를 들면, 조절 전압을 결정하기 위해, 널링 회로(40,64)는 에러 신호의 진폭에 의해 고정된 스텝 사이즈 또는 조절 분해능을 증배한다. 본 실시예에서, 이득 및 위상 조절기(20,42)는 위상 조절기에 의한된 15도 이상 변화를 생성하는 1 포트 변화 및 이득 조절기에 의한 이득에서의 1 dB 변화로, 6mV 내지 100mV 의 범위에서 경로(32,34)상의 제어 신호를 처리할 수 있다. 이러한 제어 전압의 변화는 0.9 내지 1.5 도 위상 조절 및 0.006dB 내지 1dB의 이득 조절을 제공한다. 그러나, 스텝 사이즈가 고정되어 있는 경우, 이득 및 위상 조절기에 따라, 널링 회로(40,64)의 동적인 범위는 제한된다. 예를 들면, 스텝 사이즈가 0.03으로 고정되어 있는 경우, 널링 회로(40,64)는 18mV 내지 60mV의 이득 및 위상 조절 값에 대한 동적 범위를 산출한다. 그러므로, 이득 및 위상 조절기(20,42)의 결과적인 동적 범위는 신호 조절 값에 대해, 0.27 내지 0.9도 위상 조절 또는 0.018 dB 내지 0.06 dB 이득 조절로 제한된다. 동적 범위는 정상 상태 에러 보정이 이루어지는 속도 및 정상상태 에러 소거 모두를 한정한다.
널링 감도 및 널의 위치는 시스템 파라미터처럼 변하고 전송전압이 변한다. 예를 들면, 멀티 유저 무선 통신 시스템에서, 코드 분할 다중 엑세스(CDMA), 시간 분할 다중 엑세서(TDMA), 이동체 통신에 대한 글로벌 시스템(GSM) 및 직교 주파수 다중 멀티플렉싱(OFDM)처럼, 다중 음성 및 트래픽 채널은 단일 또는 다중 캐리어로 결합된다. 선형 증폭기는 적절한 에러 소거를 제공하면서 마이크로초 및 밀리토 범위에서 과도한 응답 특성으로 전송 전력 변화 및 과도한 트래픽 변화에 대응할 수 있어야 한다.
본 발명은 개선된 성능을 제공하기 위해 이득 및 위상 조절 분해능을 조절하는 적응적인 이득 및 위상 제어 시스템을 제공한다. 예를 들면, 적응적인 이득 및 위상 제어 시스템은 에러 신호의 기능처럼 이득 및 위상 조절에 대한 조절 분해능을 동적으로 조절할 수 있다. (널로부터 떨어진)큰 에러 신호에 응답하여, 적응적인 이득 및 위상 제어 시스템은 조절 분해능을 증가시켜 수렴 속도를 더 빠르게 한다. 피드-포워드 왜곡 감소 시스템에서, 조절 분해능을 감소시키면, 증폭기의 과도한 응답(예를 들면, 임의의 주어진 동작 조건의 설정, 변화하는 입력에 응답하느 증폭기의 신속한 정도)이 개선된다. 위상 및 이득 조절이 널에 접근시킴으로써 달성되기 때문에, 에러 신호는 감소하고 적응적인 디스토션 감소 시스템은 조절 분해능을 증가시킨다. 에러 신호가 널에 접근하는 바와 같이, 조절 분해능을 증가시킴으로써, 양호한 위상 및 이득 조절이 이루어져서 에러 신호를 감소시킬 수 있다. 예를 들면, 피드-포워드 디스토션 감소 시스템에서, 이러한 설계는 증폭기의 과도한 응답없이 제한된 분해능에 기인하는 널 이상의 반복적인 점핑으로부터 에러 신호를 보호할 수 있다.
도 1은 증폭기가 동작할 때의 주파수를 도시하는 RF 증폭기의 일례의 주파수 응답을 도시하는 도면.
도 2는 RF 증폭기에서 사용된 피드-포워드 디스토션(distortion) 감소 시스템의 블록도.
도 3은 합성 신호사이의 진폭 및 위상 부정합의 기능으로서의 소거에러 그래프를 도시하는 도면.
도 4는 본 발명의 원리에 따른 적응적인 이득 및 위상 제어 시스템의 블록도.
도 5a 및 5b는 표준 고정의 스텝-사이즈 널링 회로와 비교되는 본 발명의 원리에 따른 적응적인 이득 및 위상 제어 시스템에 대한 소거 및 수렴속도 성능을 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 피드-포워드 보정 회로 12: RF 증폭기
14: 스플리터 18: 피드-포워드 경로
20: 이득 및 위상 회로 24: 지연 회로
본 발명의 원리에 따른 적응적인 이득 및 위상 조절 제어 시스템의 실시예를 피드-포워드 디스토션 감소 시스템으로 이하 설명하였다. 도 4는 신호 결합을 위한 소거 에러를 나타내는 에러 신호를 수신하는 적응적인 이득 및 위상 제어 회로(76)의 일반적인 블록도를 도시하였다. 실시예에 따라, 적응적인 이득 및 위상 조절 시스템(76)은 피드-포워드 장치(10)의 널링 회로(40,64)로 대체할 수 있다(도 2). 적응적인 이득 및 위상 조절 회로(76)는 결합 신호 사이의 상대적인 이득 및 위상 조절을 이루기 위해 위상 및 이득 조절 제어 신호를 제공함으로서 에러 신호를 감소시켜, 결합 신호의 에러 소거를 개선한다. 에러 소거 및 수렴 속도를 개선하기 위해, 적응적인 위상 및 이득 조절 회로(76)는 조절 분해능을 적응시킨다. 이득 및 이상 제어 회로(76)는 에러 신호와 결과적인 조절 값 사이의 상호관계를 변화시키거나, 에러 신호와 결과적인 조절 값사이의 비선형 상호관계를 설정함으로써, 조절 분해능을 적응시킬 수 있다. 예를 들면, 위상 및 이득 제어 회로(76)는 에러 신호 또는 다른 시스템 파라미터에 근거하여 이득 및 위상 조절 신호를 계산하는데 사용된 조절 인자 또는 스텝 사이즈를 변화시킴으로써 이득 및 위상 조절 분해능을 적응시킬 수 있다.
이득-위상 평면에서의 널의 위치가 시간적으로 만족스럽지 못하기 때문에, 적응적인 조절 시스템은 온도, 입력 전압 및 증폭기 바이어스등의 시스템 동작 파라미터의 변화에 의한 제어로 시스템의 성능을 강화한다. 예를 들면, 에러 신호가 큰 경우, 조절 분해능는 수렴 속도를 개선하기 위해 예를 들면, 스텝 사이즈의 증가에 의해 조잡하게 된다. 에러 신호가 작은 경우, 조절 분해능는 예를 들면, 에러 신호를 더 감소시키기 위해 스텝 사이즈를 감소시킴으로써 증가하게 된다. 다른 실시예에서는 이득 및 위상 제어 회로(76)에 대한 조절 분해능을 결정하기 위해, 온도, 사용년도, 전원, 바이어스 전압 및 입력 신호 전력등의 동일하거나 다른 시스템 파라미터를 사용하는 것이 가능하다. 또한, 실시예들은 조절 분해능을 조절하기 위해 에러 신호 전력 및 이전의 입력 전력등의 이전의 시스템 파라미터를 사용할 수 있다.
도 4의 실시예에서, 에러 신호는 A/D 변환기(78)에 의해 아날로그에서 디지털로 변환된다. 본 실시예에 따라, 안티-엘리어싱 필터(79)는 에러 신호의 진폭을 나타내는 신호의 검출을 개선하기 위해 A/D 샘플링 주파수의 1/2보다 큰 주파수를 제거하는데 사용될 수 있다. DSP(80)는 에러 신호 또는 부가 시스템 정보(82)를 수신한다. 에러 신호 또는 다른 시스템 정보(82)에 응답하여, DSP(80)는 에러 신호를 감소하기 위한 이득 및 위상 조절 제어 신호를 공급하기 위해 예를 들면, 스텝 사이즈 또는 조절 인자를 조절함으로써 조절 분해능을 사용한다. DSP(80)는 에러 신호 히스토리등의 이전 또는 누적된 정보를 사용할 수 있고, 이 정보는 조절 분해능을 결정하기 위해 메모리 또는 저장수단(84)에 저장될 수 있다. 저장 수단(84)은 DSP(80)상에 통합되거나 전기적으로 그 위에 결합될 수 있다. 본 실시예에서, DSP(80)는 이득 및 위상 조절 신호를 디지털 형태로 산출한다. D/A 변화기(86)는 이득 조절 신호를 이득 조절기(미 도시)를 위한 아날로그 형태로 변환하고, D/A 변환기(87)는 위상 조절 신호를 위상 조절기(미 도시)를 위한 아날로그 형태로 변환한다. 재생 필터(88,89)는 D/A 변환기(86,87)의 출력으로부터 고 주파 성분을 각각 제거하기 위해 사용될 수 있다. DSP(80)는 또한, 다른 제어 및 계산을 실행하여, 다른 에러 신호에 응답하여 부가의 이득 및 위상 제어 신호(미 도시)를 제공한다. 예를 들면, DSP(80)는 검출 회로(35) 및 경로(50)상의 입력에 대응하는 에러 신호에 응답하여 이득 및 위상 제어 신호(32,34,66,68)를 공급하는데 사용될 수 있다(도 2). 다른 실시예에서, 적응적인 이득 및 위상 조절 제어 회로(76)는 이산 성분(들), 적분 회로(들) 및 소스트웨어 구동 처리 회로를 사용하여 실행될 수 있다.
일 실시예에서, 이득 및 위상 제어 회로(76)는 전류의 지수적으로 가중된 평균 또는 가중된 평균 및 이전의 에러 신호등의 에러 신호 히스토리를 사용하여, 스텝 사이즈 또는 조절 인자를 변화시킴으로써 조절 분해능을 연속적으로 적응시킬 수 있다. 이득 및 위상 조절에 대한 스텝 사이즈 또는 조절 인자(K(n+1))는 다음 방정식으로 표현될 수 있다.
K(n+1)=Ks*[am*error(n) + am-1*error(n-1) +...+a0*error(n-m)]
여기서 Ks는 제어 회로(76)의 입력 및 출력 전압을 이득 및 위상 조절 회로(미 도시)의 범위로 정합시킥는데 사용된 표준화 및 스케일링 인자이며, "a" 는 선택된 값(예를 들면 2)을 나타내며, n 은 이전의 이득 조절 또는 이전의 위상 조절에 근거한 에러 신호에 대한 현재의 샘플 수를 나타내고, m 은 가중된 평균을 결정하는데 사용된 이전 에러 신호의 수를 나타낸다. Ks는 다음 방정식으로부터 결정될 수 있다.
여기서, 이득은 D/A 변환기(86.87)에 의해 정확하게 변환될 수 있는 최소 이용가능 조절 인자로 설정된다.
일 실시예에서, 이득 및 위상 조절 제어 회로(76)는 방정식(△Vout(n+1)=-K(n+1)*｜error(n)｜*sign(error(n)-error(n-1)*sign(△Vout(n)))을 사용하여 이득 또는 위상 조절 값(Vout(n+1)을 결정할 수 있다. error(n)-error(n-1)의 표시가 포지티브(에러 신호의 증가를 유발하는 이전의 조절 변화(△Vout(n))를 의미)이면, 방정식의 앞부분의 네가티브 표시는 이전의 전압 변화(△Vout(n))의 표시에 비해 조절 변화(△Vout(n+1))의 표시로 만든다. 에러(n)-error(n-1)의 표시가 네거티브(에러 신호의 실행을 의미)이면, 방정식의 앞의 네거티브 표시는 실행을 유발하는 이전의 조절(△Vout(n))의 표시는 유지한다. 실시예에 따라, 조절 값(Vout(n+1))은 이전의 조절 값의 진폭을 사용하지 않고 각각의 시간을 계산할 수 있으며, 이전의 조절 값이 반복적인 조절 결정으로 언급될 수 있는 조절 변화에 의해 변화된다. 예를 들면, 이득 또는 위상 조절 값(Vout(n+1))은 Vout(n)+△Vout(n+1)와 동일할 수 있고, 여기서 Vout(n)는 이전의 조절 값(△Vout(n+1))으로, 고정 또는 특정 양이 될 수 있다. 조절의 누적값은 조절 변화에 의해 변화되는 고정된 값이 되거나 변한다. 어떤 실시예에서는, 조절 인자(K(n+1))의 진폭은 조절 변화량(△Vout(n))의 진폭 또는 조절 변화값(Vout(n))이 된다. 조절 인자(K(n+1))는 에러 신호(error(n))의 진폭에 비선형적으로 대응한다. 이처럼, 에러 신호가 감소함하기 때문에, 조절 값은 증가하는 조절 분해능을 반영하기 위해 선형적인 형태로 증가한다. 에러 신호가 증가함에 따라, 조절 값은 감소하는 조절 분해능을 반영하기 위해 비선형 형태로 감소한다.
다른 실시예에서, 이득 및 위상 조절 제어 시스템(76)은 조절 분해능을 적응시키기 위해 임계값(들)을 이용한다. 예를 들면, 제어 시스템(76)은 적응 임계값 및 에러 신호의 가중된 평균 또는 에러 신호의 값에 근거하여 조절 인자를 변화시킴으로써 조절 분해능을 적응시킬 수 있다. 예를 들면, 참고로, 도 2의 시스템을 사용하여, 에러 신호(error(n))가 적응 임계값(T(n))보다 작은 경우, 제어 시스템(76)은 0.01 같은 더 작은 스텝 사이즈를 사용할 수 있다. 에러 신호(error(n))가 T(n)+T0 또는 제 2 임계값보다 큰 경우, 제어 시스템(76)은 0.05 같은 더 큰 스텝 사이즈를 사용할 수 있고, 여기서, 로프세트(T0) 또는 제 2 임계값은 히스테리시스를 방지하기 위해 사용될 수 있다. 에러 신호가 제 1 임계값과 제 2 임계값 사이에 있는 경우, 제어 시스템(76)은 0.03같은 즉치 스텝 사이즈를 사용할 수 있다. 대안으로, 임계값의 비교에 따라, 적응 인자 또는 스텝 사이즈는 적응 인자(K0)를 사용하여 조절될 수 있다. 이처럼, 에러 신호가 적응 임계값을 초과하는 경우, 예를 들면, 2 등의 적응 인자와의 증배에 의해 조절 인자가 증가하여, K(n+1)이 K(n)*2가 된다. 에러 신호가 적응 임계값 미만인 경우, 적응 인자를 분할함으로써, 조절 인자는 감소될 수 있다. 실시예에 따라, 적응 인자(예를 들면, 룩업 테이블에 도시되어 있음)와 복합적인 적응 임계값, 다른 임계 오프세트와 레벨, 증가하는 식으로 변화하는 적응 인자 또는 임계값 및, 다르거나 변호하는 적응 임계값, 인자 또는 값들이 사용될 수 있다.
다른 실시예에서, 에러 히스토리(H(n)=am*error(n)+am-1*error(n+1)+...+a0* error(n-m) 등의 이전의 에러 신호(들) 또는 이전의 에러 신호(들)의 함수는 조절 인자를 결정하기 위한 적응 임계값과 비교될 수 있다. 예를 들면, H(n)*Ks가 제 1 적응 임계값을 초과하는 경우, 조절 인자(K(n+1))는 예를 들면, 적잉 인자 또는 값을 사용하여 증가될 수 있다. 일 실시예에서, H(n)*Ks가 적응 임계값(T(n)) 미만인 rudd, K(n+1) 는 K(n)/K0 가 되며, 여기서, K0는 2와 동일한 적응 인자가 되며, K(n)은 현재의 조절 인자가된다. H(n)*Ks이 T(n) + T0 및 제 2 적응 임계값을 초과하는 경우, K(n+1)은 K(n)*K0가 되며, 오프세트 값(T0) 또는 제 2 임계값은 히스트리시트를 방지하는데 사용된다. 실시예에 따라, 임계값 오프세트는 임계값 레벨에 의존하여 변할 수 있다. 부가의 임계값 레벨 또는 다른 적응 인자 또는 값은 조절 분해능을 증가 또는 감소 또는, 부가로 증가 또는 감소시키는데 사용될 수 있다. 대안으로, 적응 임계값(들)의 비교는 시간상으로 불일치하거나 겹치는 이전의 에러 신호의 윈도우에 의존하여 실행될 수 있다. 예를 들면, 2개의 윈도우 사이의 차 또는 2개의 윈도우를 포함하는 함수의 결과는 적응 임계값과 비교될 수 있고, △H = H(n) - H(x)등의 조절 분해능, 인자 또는 값들을 결정하는데 사용될 수 있다. 여기서, H(n)은 최종의 n 에러 신호의 세트에 근거하는 에러 히스토리값을 나타내며, H(x)는 최종의 n 에러 신호의 세트와 겹치거나 불일치하는 x 에러 신호의 세트에 근거하는 에러 히스토리를 나타낸다.
실시예에 따라, 제어 시스템(76)은 조절 분해능의 변화에 의존하여 적응 임계값을 조절할 수 있다. 일 실시예에서, 적응 인자가 증가하면, 적응 임계값 또한 증가하고, 적응 인자가 작아지면, 적응 임계값은 감소할 수 있다. 예를 들면, K(n+1)＞T(n)+T(0), 이면, T(n+1)=T(n)*Ta 가 된다. 여기서, Ta는 1.1에 해당하는 임계값 인자이다. K(n+1)＜T(n)+T(0), 이면, T(n+1)=T(n)/Ta 가 된다. 본 실시예에 따라, 다른 임계값 인자가 사용될 수 있고, 임계값 인자는 또한 임계값 레벨에 따라 변할 수 있다.
도 5는 0.0125의 스텝 사이즈를 사용하는 표준 고정의 스텝 사이즈 널링 회로와 1 dB 이득 차 및 10도 위상 차를 초기에 갖는 결합 신호로부터 산출된 에러 신호에 응답하여 본 발명의 원리에 따른 적응적인 알고리즘의 다른 실시예사이의 수렴 속도 성능을 비교하는 그래프를 도시한다. 플롯(90;plot)은 고정된 스텝 사이즈 널링 회로에 대한 볼트의 에러 검출기 출력을 반영한다. 플롯(90)은 1.45 V 정도로 시작하여, 6밀리초후, 에러 신호가 로그 검출기(60)0.7 볼트 내지 0.83볼트로 널 주위에서 튀도록 하는 널링 회로에 대한 고정 조절 분해능을 나타낸다(도 2). 플롯(92)은 최종 4 에러 신호의 지수적으로 가중된 에러 히스토리(H(n))를 사용하여 계산된 스텝 사이즈(K(n+1)) 및 2 위상 조절 및 2 이득 조절의 대안의 열을 갖는 적응적인 조절 제어 시스템에 대한 에러 검출 출력을 도시한다. 플롯(94)은 1.45 볼트로 시작하여, 5 밀리초 이후, 에러 신호는 대략 0.65 내지 0.68 볼트로 떨어진다. 플롯(94)은 4 위상 조절 및 4 이득 조절의 대안의 열을 갖는 최조 4 에러 신호의 지수적으로 가중된 평균을 사용하여 계산된 스텝 사이즈(K(n+1))를 갖는 적응적인 조절 제어 신호에 대한 에러 검출기 출력을 나타낸다. 플롯(94)은 약 1.45 볼트로 시작하여, 약 4밀리초 이후, 에러 신호는 0.63 내지 0.65 볼트로 떨어진다. 플롯(96)은 4 이득 조절 및 4 위상 조절의 대안의 열을 갖는 최조 2개의 에러 신호의 지수적으로 가중된 표준으로 계산된 스텝 사이즈(K(n+1))를 갖는 적응적인 조절 제어 시스템에 대한 에러 검출 출력을 도시한다. 플롯(96)은 1.45 볼트로 시작하여, 약 3 밀리초 이후, 에러 신호는 약 0.65 내지 0.75 볼트 범위의 값으로 약 0.68 볼트로 떨어진다.
도 5b는 상술된 표준 고정의 스텝 사이즈 널링 회로를 사용하는 캐리어 소거의 결과(98) 및, 4 이득 및 4 위상 조절의 대안의 열과 최종의 4 에러 신호의 지수적으로 가중된 평균을 사용하여 계산된 스텝 사이즈를 사용하여, 적응적인 조절 제어 시스템을 사용하는 캐리어 소거의 결과(100)를 도시한다. 도시된 바와 같이, 적응적인 조절 제어 시스템은 표준 접근보다 더 양호한 소거의 약 10dB를 달성한다.
따라서, 적응적인 이득 및 위상 제어 시스템은 디스토션 감소 시스템의 수렴 속도 및 에러 소거를 개선하기 위해 조절 분해능을 적응시킨다. 이로 인해, 이득 및 위상 제어 시스템은 동적인 범위의 증가된 조절 값을 제공할 수 있다. 실시예에 따라, 이득 및 위상 조절 분해능는 서로 독립적으로 실행될 수 있으며, 예를 들면, 위상 조절은 조절 이득에 대응하는 에러 신호에 따라 이득 조절 및 위상 조절에 대응하는 에러 신호에 근거될 수 있다. 이처럼, 이득 또는 위상에 대한 조절 분해능는 독립적으로 결정될 수 있다. 또한, 실시예에 따라, 이득 또는 위상 조절 분해능 및 값들은 이득 및 위상 조절에 대해 상이하게 결정될 수 있다. 다른 실시예에서, 수렴 속도를 더 개선하기 위해, 신호 대안 이득 및 위상 조절이 행해질 수 있고, 그로 인해, 이득(또는 위상) 조절이 이전의 위상(또는 이득)조절의 검출과 평행하게 실행된다. 이득(또는 위상)조절이 실행될 때, 삽입된 위상(또는 이득) 조절 이전에, 최종 이득(또는 위상) 조절의 결과는 본 명세서에 참조로 병합된 "Alternating Gain and Phase Control System and Method"의 제목인 동일한 할당으로 할당되는 본 출원과 병행하여 출원된 미국 특허 출원 제 XX/XXX,XXX에 개시된 바와 같이, 이득(또는 위상) 조절을 결정하는데 사용된다.
상술한 실시예에 부가하여, 본 발명의 원리에 따른 적응적인 이득 및 위상 조절 시스펨의 대안의 구조는 구성요소들을 부가 또는 삭제하고, 상술된 시스템의 일부를 사용할 수 있다. 예를 들면, 상술된 실시예는 당야한 방법으로 조절 분해능을 변화시키는 것처럼 도시되었다. 다른 실시예에서는 다른 방법, 예를 들면, 조절 값을 얻기 위해, 적응 임계값을 다른 방법으로 증배 또는 조절하는 것 보다 조절 인자에 적응 인자를 부가하거나, 조절 인자, 스텝 사이즈 또는 복합적으로 부가함으로써, 조절 분해능을 변화시키는 것이 가능하다. 더욱이, 온도 센서, 입력 전력 검출기 또는 증폭기 바이어스 검출기의 출력같은 부가 입력은 예를 들면, 조절 값이 어떻게 결정되는가를 결정하기 위한 에러 신호 또는 부가 입력을 사용하거나, 임의의 조절 분해능을 제공하기 위한 입력으로써 부가 신호 및 에러 신호를 갖는 룩업 테이블을 사용하여, 조절 분해능 또는 스텝 사이즈를 조절하는데 사용될 수 있다.
또한, 적응적인 이득 및 위상 제어 시스템의 실시예는 파일롯 신호를 사용하는 특정 피드-포워드 RF 증폭기 배열에 사용되는 것으로 설명되어 있으나, 적응적인 이득 및 위상 제어 시스템은 다른 증폭기 또는 전기 회로 장치내의 결합 신호를 개선하는데 사용될 수 있다. 예를 들면, 상대적인 이득 및 위상 조절은 증가시키거나, 결합 신호를 소거 또는 감소시키는 것보다 위상을 정합시킴으로써 결합 신호의 진폭을 구성적으로 결합하기 위해 사용될 수 있다. 더욱이, 제어 시스템은 에러 히스토리 또는 에러 신호의 진폭을 사용하여 조절 분해능을 적응시키는 것으로 설명되었지만, 다른 실시예는 다른 정보에 근거하여 조절 분해능을 적응시키거나, 다른 정보 및 에러 히스토리 또는 에러 신호에 근거한 조절 분해능을 적응시키는 것이 가능하다. 조절 분해능는 다양한 방식으로 변화될 수 있다. 일반적으로, 조절 분해능을 적응시키는 것은 상호관계를 변화시키거나, 에러 신호와 결과적인 조절 값사이의 비선형의 상호관계를 이용하여 발생된다.
적용함에 따라, 이득 및 위상 회로는 피드-포워드 증폭기 장치내에서 상이한 위치 또는 경로상에 배치될 수 있다. 예를 들면, 이득 및 위상 조절 회로(20)는 결합기(28) 이전의 경로(18)상에 배치될 수 있고, 이득 및 위상 조절기(42)는 결합기(26)뒤의 경로(16)상에 배치될 수 있으며, 이득 및 위상 조절 회로(20,42)는 양쪽 위치 모두에 배치될 수 있다. 제어 시스템은 A/D 변화로 소프트웨어 구동 프로세싱 회로르 사용하는 것으로 설명되었지만, 다른 구성이 특정 적분 회로내에서 실행될 수 있으며, 소프트웨어 구동 프로세싱 회로, 펌웨어 또는 다른 이상 구성성분의 장치의 장점은 본 기술 분야의 통상의 지식을 가진자들은 알 수 있음은 물론이다. 상술된 사항들은 단지 본 발명의 원리를 적용하기 위해 설명되었다. 본 기술 분야에 통상의 지식을 가진자들은 다양한 수정 및 변경 또는 다양한 장치 및 방법이 본 발명의 정신 및 범위를 벗어나지 않고 이루어질 수 있음을 알 수 있을 것이다.

Claims (14)

  1. 결합 신호 사이에서 상대적인 이득 및 위상이 변하는 조절 값을 적응시키는 방법에 있어서,
    조절 값을 얻기 위해 조절 분해능(resolution)을 변화시키는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  2. 제 1 항에 있어서,
    상기 변화 단계는,
    상기 결합 신호로부터 생성된 에러 신호를 수신하는 단계 및,
    상기 에러 신호와 상기 에러 신호의 진폭에 응답하는 상기 조절 값사이의 상호 관계를 변화시키는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  3. 제 1 항에 있어서,
    상기 변화 단계는,
    상기 결합 신호로부터 생성된 에러 신호를 수신하는 단계 및,
    상기 에러 신호의 진폭에 대한 비선형 함수로써 상기 조절 값을 결정하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  4. 제 1 항에 있어서,
    상기 변화 단계는,
    상기 결합 신호로부터 생성된 에러 신호를 수신하는 단계 및,
    상기 에러 신호의 진폭에 따른 조절 인자를 결정하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  5. 제 4 항에 있어서,
    상기 결정 단계는,
    상기 에러 신호와 이전의 에러 신호의 평균에 의존하여 상기 조절 인자를 결정하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  6. 제 5 항에 있어서,
    상기 결정 단계는 상기 에러 신호의 가중된 평균에 근거하여 상기 조절 인자를 결정하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  7. 제 6 항에 있어서,
    상기 결정 단계는 상기 에러 신호의 지수적으로 가중된 평균에 근거하여 상기 조절 인자를 결정하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  8. 제 7 항에 있어서,
    상기 결정 단계는 상기 조절 인자와 상기 에러 신호의 진폭을 증배시켜 상기 조절 값을 산출하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  9. 제 7 항에 있어서,
    상기 결정 단계는 상기 조절 값으로써 상기 조절 인자를 산출하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  10. 제 1 항에 있어서,
    상기 변화 단계는,
    상기 결합 신호로부터 생성된 에러 신호를 수신하는 단계,
    적응 임계값과의 비교시에 상기 에러 신호를 사용하는 단계,
    상기 비교의 결과에 근거하여 상기 조절 인자를 적응시키는 단계 및,
    상기 조절 인자를 사용하여 상기 조절 값을 결정하는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  11. 제 10 항에 있어서,
    상기 사용 및 적응 단계는,
    상기 에러 신호와 이전의 에러 신호의 평균에 근거하여 값을 결정하는 단계,
    상기 값과 상기 적응 임계값을 비교하는 단계 및,
    상기 값이 상기 적응 임계값을 초과하면 상기 조절 인자를 증가시키는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  12. 제 10 항에 있어서,
    상기 사용 및 적응 단계는,
    상기 상기 에러 신호와 이전의 에러 신호의 평균에 근거하여 값을 결정하는 단계,
    상기 값과 상기 적응 임계값을 비교하는 단계 및,
    상기 값이 상기 적응 임계값 미만이면 상기 조절 인자를 감소시키는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  13. 제 10 항에 있어서,
    상기 비교결과에 근거하여 상기 적응 임계값을 적응시키는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
  14. 제 10 항에 있어서,
    상기 사용 단계는,
    적어도 에러 신호의 제 1 윈도우와 에러 신호의 제 2 윈도우 사이의 차의 함수로써 값을 결정하는 단계,
    상기 값을 상기 적응 임계값을 비교하는 단계,
    상기 조절 인자가 상기 적응 임계값 미만일 때, 상기 조절 인자를 감소시키는 단계 및,
    상기 비교 결과에 근거하여 상기 적응 임계값을 적응시키는 단계를 포함하는 것을 특징으로 하는 조절 값을 적응시키는 방법.
KR10-2000-0047420A 1999-08-19 2000-08-17 적응적인 이득 및 위상 조절 제어 시스템 및 방법 KR100417542B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/377,387 US6259319B1 (en) 1999-08-19 1999-08-19 Adaptive gain and/or phase adjustment control system and method
US09/377387 1999-08-19
US9/377387 1999-08-19

Publications (2)

Publication Number Publication Date
KR20010039821A true KR20010039821A (ko) 2001-05-15
KR100417542B1 KR100417542B1 (ko) 2004-02-05

Family

ID=23488921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0047420A KR100417542B1 (ko) 1999-08-19 2000-08-17 적응적인 이득 및 위상 조절 제어 시스템 및 방법

Country Status (10)

Country Link
US (1) US6259319B1 (ko)
EP (2) EP1777813B1 (ko)
JP (1) JP3967530B2 (ko)
KR (1) KR100417542B1 (ko)
CN (1) CN1196253C (ko)
AT (1) ATE444590T1 (ko)
AU (1) AU766523B2 (ko)
BR (1) BR0003484B1 (ko)
CA (1) CA2315577C (ko)
DE (1) DE60043082D1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411644B1 (en) * 1998-09-29 2002-06-25 Lucent Technologies Inc. Frequency hop pilot technique for a control system that reduces distortion produced by electrical circuits
US6608523B1 (en) * 2000-08-24 2003-08-19 Lucent Technologies Inc. System and method for producing a pilot signal in a distortion reduction system
JP2002101138A (ja) * 2000-09-26 2002-04-05 Toshiba Corp フィードフォワード型リニアライザ
US6525603B1 (en) * 2001-01-05 2003-02-25 Remec, Inc. Feedforward amplifier linearization adapting off modulation
US7436900B2 (en) * 2001-03-28 2008-10-14 Lucent Technologies Inc. Intermodulation distortion identification and quantization circuit for a linear amplifier system
WO2003003569A1 (en) * 2001-06-29 2003-01-09 Remec, Inc. Balanced distortion reduction circuit
US7426176B2 (en) * 2002-09-30 2008-09-16 Lucent Technologies Inc. Method of power allocation and rate control in OFDMA systems
US20040203476A1 (en) * 2002-10-08 2004-10-14 Jung-Tao Liu Method of feedback for HSDPA system using OFMDA
WO2004062091A1 (en) * 2002-12-18 2004-07-22 Powerwave Technologies, Inc. Feed forward amplifier system using penalties and floors for optimal control
US7002407B2 (en) 2002-12-18 2006-02-21 Powerwave Technologies, Inc. Delay mismatched feed forward amplifier system using penalties and floors for control
US6985706B2 (en) * 2003-01-23 2006-01-10 Powerwave Technologies, Inc. Feed forward amplifier system employing self-generating alignment lists and adaptive controller
US7289773B2 (en) 2003-01-23 2007-10-30 Powerwave Technologies, Inc. Digital transmitter system employing self-generating predistortion parameter lists and adaptive controller
CN101682304B (zh) * 2007-05-04 2013-03-27 阿斯特里姆有限公司 通信卫星中的多端口放大器
EP2582043A1 (en) 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
CN104283575A (zh) * 2013-07-05 2015-01-14 珠海扬智电子科技有限公司 增益可变及延迟可变的射频调谐器
EP3819652B1 (en) * 2019-11-08 2024-03-13 Rohde & Schwarz GmbH & Co. KG Method and system for determining and/or adjusting phases of at least two electrical signals

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580105A (en) * 1985-01-25 1986-04-01 At&T Bell Laboratories Automatic reduction of intermodulation products in high power linear amplifiers
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
US4885551A (en) * 1988-10-31 1989-12-05 American Telephone And Telegraph Company At&T Bell Laboratories Feed forward linear amplifier
US4879519A (en) * 1988-10-31 1989-11-07 American Telephone And Telegraph Company, At&T Bell Labs Predistortion compensated linear amplifier
US5023565A (en) * 1990-01-26 1991-06-11 At&T Bell Laboratories Linear amplifier with automatic adjustment of feed forward loop gain and phase
US5268761A (en) * 1992-08-19 1993-12-07 Rca Thomson Licensing Corporation Automatic gain control system for a high definition television signal receiver including an adaptive equalizer
GB9219663D0 (en) * 1992-09-17 1992-10-28 Rca Thomson Licensing Corp Switch mode power supply with low input current distortion
US5706057A (en) * 1994-03-21 1998-01-06 Rca Thomson Licensing Corporation Phase detector in a carrier recovery network for a vestigial sideband signal
US6078216A (en) * 1998-03-31 2000-06-20 Spectrian Corporation Aliased wide band performance monitor for adjusting predistortion and vector modulator control parameters of RF amplifier
US6154093A (en) * 1998-04-01 2000-11-28 Lucent Technologies Inc. Fast adaptive wideband power amplifier feed forward linearizer using a RLS parameter tracking algorithm
US6028477A (en) * 1998-04-08 2000-02-22 Powerwave Technologies, Inc. Adaptive biasing in a power amplifier

Also Published As

Publication number Publication date
CN1285654A (zh) 2001-02-28
EP1079517A3 (en) 2004-05-19
EP1777813B1 (en) 2009-09-30
EP1777813A1 (en) 2007-04-25
ATE444590T1 (de) 2009-10-15
KR100417542B1 (ko) 2004-02-05
EP1079517A2 (en) 2001-02-28
CA2315577A1 (en) 2001-02-19
BR0003484A (pt) 2001-04-03
DE60043082D1 (de) 2009-11-12
AU5196700A (en) 2001-02-22
JP2001111437A (ja) 2001-04-20
CA2315577C (en) 2005-03-01
AU766523B2 (en) 2003-10-16
CN1196253C (zh) 2005-04-06
BR0003484B1 (pt) 2012-12-25
US6259319B1 (en) 2001-07-10
JP3967530B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
JP3850649B2 (ja) 歪補償増幅器
US7002407B2 (en) Delay mismatched feed forward amplifier system using penalties and floors for control
KR20010039821A (ko) 적응적인 이득 및 위상 조절 제어 시스템 및 방법
US7317353B2 (en) Amplification device
US6107880A (en) Method and apparatus for increasing the linearity of the phase and gain of a power amplifier circuit
US20070188225A1 (en) Distortion compensating apparatus and method
JPH06209218A (ja) 高周波電力増幅器ひずみ減少回路
KR20070082019A (ko) 왜곡 보상 장치 및 왜곡 보상 방법
US5329244A (en) Linear compensating circuit
KR100399691B1 (ko) 위상 및 시간 변조를 이용한 피드 포워드 보상
EP1082810B1 (en) A gain control circuit and method for providing gain control of a variable amplifier using a pilot signal
US6326840B1 (en) Feed-forward distortion compensation amplifier and method of amplifying signal with feed-forward distortion compensation
CA2315583C (en) Alternating gain and phase control system and method
KR20050085809A (ko) 최적화 제어를 위해 플로어들 및 패널티들을 사용한 피드포워드 증폭기 시스템
EP1573907B1 (en) Delay mismatched feed forward amplifier system using penalties and floors for control
JP4467753B2 (ja) 歪補償増幅装置
WO1999025072A2 (en) Control method and control arrangement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee