KR20010039542A - 플라즈마 디스플레이 패널 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR20010039542A
KR20010039542A KR1020000011257A KR20000011257A KR20010039542A KR 20010039542 A KR20010039542 A KR 20010039542A KR 1020000011257 A KR1020000011257 A KR 1020000011257A KR 20000011257 A KR20000011257 A KR 20000011257A KR 20010039542 A KR20010039542 A KR 20010039542A
Authority
KR
South Korea
Prior art keywords
main electrodes
electrodes
address
main
display panel
Prior art date
Application number
KR1020000011257A
Other languages
English (en)
Other versions
KR100691674B1 (ko
Inventor
시마다요지로
요시다겐지
구로기세이끼
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010039542A publication Critical patent/KR20010039542A/ko
Application granted granted Critical
Publication of KR100691674B1 publication Critical patent/KR100691674B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 어드레스 방전이 열방향으로 확대되는 것을 억제하여 어드레싱의 정밀도를 높이는 것을 목적으로 한다.
행선택을 위한 제 1 주전극, 제 2 주전극, 및 열선택을 위한 복수의 어드레스 전극을 가지고, 각 열에서 방전 공간이 화면의 전장(全長)에 걸쳐 연속한 구조의 PDP에 있어서, 어드레스 전극을 화면에서의 각 열의 격벽간 영역에서 제 1 주전극의 금속막과의 대향 면적에 비하여 제 2 주전극과의 대향 면적이 작은 패턴으로 형성한다.

Description

플라즈마 디스플레이 패널 및 그 구동 방법{PLASMA DISPLAY PANEL AND ITS DRIVING METHOD}
본 발명은 면방전 형식의 PDP(플라즈마 디스플레이 패널) 및 그 구동 방법에 관한 것이다.
PDP는 컬러 화면의 실용화를 계기로 텔레비전 영상이나 컴퓨터의 모니터 등의 용도로 넓게 이용되고 있다. 이러한 PDP의 한층 더한 보급을 향해서, 고세밀화에 적합한 구조의 개발이 진행되고 있다.
컬러 표시 디바이스로서, 3전극 면방전 형식의 AC형 PDP가 상품화되고 있다. 여기서 말하는 면방전 형식은 휘도를 확보하는 표시 방전에서 양극 및 음극이 되는 제 1 및 제 2 주전극을 전면측 또는 배면측의 기판상에 평행하게 배열하는 형식이다. 면방전형 PDP의 전극 매트릭스 구조로서, 주전극과 교차하도록 제 3 전극(어드레스 전극)을 배열한 " 3전극 구조"가 널리 알려져 있다. 표시에 있어서, 주전극쌍의 한쪽을 행선택하기 위한 스캔 전극으로서 이용하고, 스캔 전극과 어드레스 전극 사이에서 어드레스 방전을 발생시킴으로써, 표시 내용에 따라 벽전하를 제어하는 어드레싱이 행해진다. 어드레싱의 후에, 주전극쌍에 교번 극성의 점등 유지 전압을 인가하면, 소정의 벽전하가 존재하는 셀만으로 기판면을 따른 면방전이 발생된다.
3전극 구조의 기본 형태는 화면의 각 행에 1쌍씩 주전극을 배치하는 것이다. 각 행에서의 주전극쌍의 배열 간격(면방전 갭 길이)은 150 ~ 200 볼트 정도의 전압의 인가로 방전이 발생하도록 수십 μm정도로 선정된다. 이것에 대해서, 인접하는 행끼리의 전극 간극(역 슬릿으로 호칭된다)은 행간의 불필요한 면방전을 방지하고 또한 정전용량을 저감하기 때문에, 면방전 갭 길이보다 충분히 큰 값(수배정도)이 된다. 즉, 주전극의 배열 간격이 행과 행간에서 다르다. 그리고, 3전극 구조의 다른 형태로서, 화면의 행수 N에 1를 더한 개수의 주전극을 등간격으로 배열하고, 인접하는 전극끼리를 전극쌍으로 한 면방전을 발생시키는 전극 구성이 있다. 배열의 양단을 제외한 주전극이 인접하는 2행에 관계된다. 이 구성을 채용한 PDP에서는, 인터페이스 형식의 표시가 행해진다.
이러한 3전극 구조의 면방전형 PDP는 방전 공간을 열마다 구획하는 격벽(배리어 리브)을 가진다. 격벽 패턴으로서는, 평면에서 보아 벨트형인 격벽을 배열하는 스트라이프 패턴이 개개의 셀을 분단하는 메시 패턴(mesh pattern)보다도 유리하다. 스트라이프 패턴이면, 각 열에서 방전 공간이 화면의 전장에 걸쳐 연속하므로, 프라이밍에 의한 방전 확률의 증대, 형광체층의 균등화, 배기 처리의 용이화를 도모할 수 있다. 또한, 열방향으로 연속한 방전 공간을 형성하는 격벽 구조로서는, 메시 패턴과 스트라이프(stripe) 패턴을 높이 방향에서 합체한 2층구조도 알려져 있다.
종래의 열방향으로 방전 공간이 연속하는 패널 구조에서는, 어드레싱에 관계되는 선택행에서의 어드레스 방전이 열방향으로 과잉 확대되고, 선택행에 인접하는 행에 있어서의 어드레스 전극의 근방에 불필요하게 대전하고, 그 후에 이 인접행이 선택행이 되었을 때에, 이전에 대전된 전하가 셀에 인가한 어드레스 전압을 저하시킨다는 문제가 있었다. 어드레스 전압의 저하에 의해 어드레스 방전이 일어나지 않고, 어드레싱에 오류가 발생하여 표시가 흐트러져 버린다. 특히 주전극을 등간격으로 배열한 구조에서는, 어드레스 미스가 발생하기 쉽다.
본 발명은 어드레스 방전이 열방향으로 확대되는 것을 억제하여 어드레싱의 정밀도를 높이는 것을 목적으로 하고 있다.
본 발명에 있어서는, 행선택에 이용하지 않는 주전극과 어드레스 전극의 방전 공간을 통해서 대향하는 범위가 작아지도록, 어드레스 전극의 형상 또는 배치 위치를 선정한다. 이것에 의해서, 어드레스 방전이 어드레스 전극과 행선택에 사용하는 주전극과의 대향 부분에 국소화된다.
주전극으로서 투명 도전막과 금속막으로 구성하는 경우, 금속막과 어드레스 전극의 대향부에서 어드레스 방전이 시작되므로, 행선택에 이용하는 주전극에 대해서는, 그 금속막과 어드레스 전극의 대향 면적을 충분히 크게 하여, 어드레스 방전의 신뢰성을 확보한다.
청구항 1의 발명의 PDP는 행선택을 위한 복수의 제 1 주전극과, 상기 복수의 제 1 주전극과 함께 행마다 면방전을 발생시키기 위한 전극쌍을 구성하는 복수의 제 2 주전극과, 열선택을 위한 복수의 어드레스 전극과, 방전 공간을 열마다 구획하는 격벽을 가지고, 각 열에 있어서 방전 공간이 화면의 전장에 걸쳐 연속한 구조의 플라즈마 디스플레이 패널로서, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 1개씩 교호로 배열되고, 상기 복수의 제 1 주전극의 각각 및 상기 복수의 제 2 주전극의 각각은 전극 면적을 확보하기 위한 투명 도전막과 전기 저항을 저감하기 위한 금속막으로 되고, 상기 복수의 어드레스 전극의 각각은 화면에서의 각 열의 격벽간의 영역에서, 적어도 상기 복수의 제 1 주전극의 금속막과 교차하고, 또한 상기 복수의 제 1 주전극의 금속막과의 대향 면적에 비해 상기 복수의 제 2 주전극의 금속막과의 대향 면적이 작은 패턴으로 형성되어 있다.
청구항 2의 발명의 PDP에 있어서는, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있다.
청구항3의 발명의 PDP에 있어서는, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있고, 상기 복수의 제 1 주전극 및 복수의 제 2 주전극의 투명 도전막은 그것과 중첩되는 금속막의 열방향의 일단측 및 다른 일단측에 각각 T자형으로 돌출한 형상으로 패터닝되어 있다.
청구항 4의 발명의 PDP에 있어서, 상기 복수의 어드레스 전극의 각각은 상기 영역에서의 행방향의 중앙 위치에서 상기 복수의 제 1 주전극의 금속막과 교차한다.
청구항 5의 발명의 PDP에 있어서, 상기 복수의 어드레스 전극의 각각은 상기 복수의 제 1 주전극의 금속막과 교차하는 부분의 폭이 상기 복수의 제 2 주전극의 금속막과 교차하는 부분의 폭보다도 큰 주기적으로 폭이 변하는 직선대상(直線帶狀)으로 패터닝되어 있다.
청구항 6의 발명의 PDP에 있어서는, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있고, 상기 복수의 제 1 주전극 및 복수의 제 2 주전극의 투명 도전막은 그것과 중첩되는 금속막의 열방향의 일단측 및 다른 일단측에 각각 T자형으로 돌출한 형상으로 패터닝되어 있고, 상기 복수의 어드레스 전극의 각각은 상기 복수의 제 1 주전극의 투명 도전막과 중첩되는 범위내의 부분의 폭이 다른 부분의 폭보다도 큰 주기적으로 폭이 바뀌는 직선대상으로 패터닝되어, 상기 영역에서의 행방향의 중앙에 배치되어 있다.
청구항 7 및 청구항 12의 발명의 방법은 표시 대상의 화상을 기수 필드와 우수 필드로 나누어 표시하고, 기수 필드의 표시에 있어서는, 모든 제 1 주전극 및 어드레스 전극의 전위를 개별적으로 제어하여 기수행의 어드레싱을 하고, 그것에 계속하여 기수행의 전극쌍에 면방전을 발생시키기 위한 전압을 주기적으로 인가하고, 우수 필드의 표시에 있어서는, 모든 제 1 주전극 및 어드레스 전극의 전위를 개별적으로 제어하여 우수행의 어드레싱을 하고, 그것에 계속하여 우수행의 전극쌍에 면방전을 발생시키기 위한 전압을 주기적으로 인가하는 플라즈마 디스플레이 패널의 구동 방법이다.
청구항 8의 발명의 PDP는 행선택을 위한 복수의 제 1 주전극과, 상기 복수의 제 1 주전극과 함께 행마다 면방전을 발생시키기 위한 전극쌍을 구성하는 복수의 제 2 주전극과, 열선택을 위한 복수의 어드레스 전극과, 방전 공간을 열마다 구획하는 격벽을 가지고, 각 열에서 방전 공간이 화면의 전장에 걸쳐 연속된 구조의 플라즈마 디스플레이 패널로서, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 1개씩 교호로 배열되고, 상기 복수의 어드레스 전극의 각각은 화면에서의 각 열의 격벽간의 영역에 있어서, 상기 복수의 제 1 주전극과 교차하고 또한 상기 복수의 제 2 주전극과 교차하지 않는 패턴으로 형성되어 있다.
청구항 9의 발명의 PDP에 있어서, 상기 복수의 어드레스 전극 중 상기 복수의 제 2 주전극과 교차하는 부분은 상기 격벽에 의해 방전 공간에 대하여 절연되어 있다.
청구항 10의 발명의 PDP에 있어서는, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있다.
청구항 11의 발명의 PDP에 있어서는, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있고, 상기 복수의 제 1 주전극 및 복수의 제 2 주전극의 투명 도전막은 그것과 중첩되는 금속막의 열방향의 일단측 및 다른 일단측에 각각 T자형으로 돌출한 형상으로 패터닝되어 있다.
도 1은 본 발명에 관계되는 PDP의 내부 구조를 나타내는 도면.
도 2는 주전극과 어드레스 전극의 위치 관계를 나타내는 도면.
도 3은 어드레스 전극 형상의 제 2 예를 나타내는 도면.
도 4는 어드레스 전극 형상의 제 2 예를 나타내는 도면.
도 5는 어드레스 전극 형상의 제 4 예를 나타내는 도면.
도 6은 구동 시퀀스의 일례를 나타내는 전압 파형도.
[부호의 설명]
1 PDP(플라즈마 디스플레이 패널)
12 전극쌍
Y 주전극(제 1 주전극)
X 주전극(제 2 주전극)
A 어드레스 전극
30 방전 공간
29 격벽
ES 화면
41 투명 도전막
42 금속막
도 1은 본 발명에 관계되는 PDP의 내부 구조를 나타내는 도면이다.
도시된 PDP(l)는 면방전 구조의 AC형 컬러 PDP이고, 1쌍의 기판 구성체(10, 20)로 된다. 화면을 구성하는 각 셀(표시 소자)에 있어서, 1쌍의 주전극(X, Y)과 후술하는 바와 같이 본 발명에 특유의 형상으로 패터닝된 어드레스 전극(A)이 교차한다. 주전극(X, Y)은 전면측의 기판 구성체(10)의 기재(基材)인 유리 기판(11)의 내면에 교호로 등간격으로 배열되어 있고, 각각이 셀마다 면방전 갭을 형성하는 투명 도전막(41)과 행의 전장에 걸쳐 뻗는 직선대상의 금속막(버스 전극; 42)으로 된다. 금속막(42)은 예를 들면 크롬-동-크롬의 3층 구조로 되고, 투명 도전막(41)의 열방향의 중앙부에 적층되어 있다. 이들 주전극(X, Y)을 피복하도록 두께 30 ~ 50 μm정도의 유전체층(17)이 설치되고, 유전체층(17)의 표면에는 보호막(18)으로서 마그네시아(MgO)가 피착되어 있다.
어드레스 전극(A)은 배면측의 기판 구성체(20)의 기재인 유리 기판(21)의 내면에 배열되어 있고, 유전체층(24)에 의해 피복되어 있다. 유전체층(24) 상에는, 높이 150 μm의 평면에서 보아 직선 벨트형인 격벽(29)이 각 어드레스 전극(A)사이에 1개씩 설치되어 있다. 이들의 격벽(29)에 의해 방전 공간(30)이 행방향(화면 ES의 수평방향)으로 열마다 구획되고, 또한 방전 공간(30)의 간극 치수가 규정되어 있다. 그리고, 어드레스 전극(A)의 위쪽 및 격벽(29)의 측면을 포함해 배면측의 내면을 피복하도록, 컬러 표시를 위한 R, G, B의 3색의 형광체층(28R, 28G, 28B)이 설치되어 있다. 방전 공간(30)에는 주성분의 네온에 크세논을 혼합한 방전 가스가 충전되어 있고, 형광체층(28R, 28G, 28B)은 방전시에 크세논이 발하는 자외선에 의해 국부적으로 여기되어 발광한다. 표시의 1픽셀(화소)은 행방향으로 나란히한 3개의 서브픽셀로 구성된다. 각 서브픽셀 내의 구조체가 셀(C)이다. 격벽(29)의 배치 패턴이 스트라이프 패턴이므로, 방전 공간(30) 중 각 열에 대응한 부분은 모든 행에 걸쳐서 열방향으로 연속되어 있다.
도 2는 주전극과 어드레스 전극의 위치 관계를 나타낸 도면이다. 도 2b, c는 도 2a의 bb 화살표에서 본 단면 및 cc 화살표에서 본 단면의 구조도이다.
화면 내에서 주전극(X) 및 주전극(Y)의 평면에서 본 형상은 동일하다. 등간격으로 배열된 주전극(X, Y) 중, 서로 인접하는 주전극(X)과 주전극(Y)이 면방전을 발생시키는 전극쌍(12)을 구성하고, 1개의 행을 획정한다. 즉, 배열의 양단을 제외한 주전극(X, Y)은 각각이 2개의 행(기수행 및 우수행)의 표시를 담당한다. 양단의 주전극(X)은 1개의 행(L)의 표시를 담당한다. 행이란, 열방향에서의 배치 순위가 동일한 셀(C)의 집합이다. 예시로는, 주전극(X, Y)의 투명 도전막(41)은 열방향의 대부(帶部; 411)와 그 양단에 연결된 행방향의 대부(412)로 되고, 금속막(42)의 열방향의 일단측 및 다른 일단측에 각자 T자형으로 돌출한 형상으로 패터닝되어 있다. 그리고, 투명 도전막(41)은 예시와 같이 셀마다 독립한 형상으로 한정되지 않고, 행방향에서 화면의 전장에 걸쳐 연속되어 있어도 좋다. 이와 같이 각 주전극(X, Y)을 금속막(42)으로부터 열방향으로 T자형으로 대칭하여 돌출한 형상으로 함으로써, 면방전을 면방전 갭의 부근에 국소화할 수 있고, 열방향의 해상도를 높일 수 있다. 또한, 행방향으로 대부(412)가 간격을 두어 나란히 되고, 주전극 간극이 행방향을 따라 주기적으로 면방전 갭보다 넓어지므로, 행방향의 전장에 걸쳐 주전극 간극이 일정한 경우에 비해서 정전 용량이 작아지고, 그것에 의해 구동 특성이 향상된다. 더우기, 전극 면적이 작아져서 방전 전류가 감소되므로, 구동 회로에 대한 전류 용량의 요구가 완화된다.
한편, 어드레스 전극(A)은 인접하는 격벽(29) 사이의 영역에서, 행선택에 이용하는 주전극(Y)의 금속막(42)과 행방향의 중앙에서 교차하고, 또한 주전극(X)의 금속막(42)과는 교차하지 않도록, 사행(蛇行)한 대상으로 패터닝되어 있다. 즉, 어드레스 전극(A)은 주전극(X)의 투명 도전막(41)을 피하도록 굴곡되어 있고, 주전극(X)의 금속막(42)과는 격벽(29)의 밑에서 교차한다. 이러한 패터닝에 의해서, 실질적으로 어드레스 전극(A)은 주전극(Y)하고만 교차하게 되고, 어드레스 방전이 각 주전극(Y)의 부근에 국소화되고, 인접하는 행끼리 사이의 어드레스 방전의 간섭이 방지된다. 도시된 주전극 형상의 경우, 주전극(Y)의 대부(412)와 어드레스 전극(A) 사이에 소정의 간극(d)을 두는 것은 방전 확산의 방지 효과를 높인다.
어드레스 전극(A)의 폭은 균일하므로, 인접하는 어드레스 전극(A)끼리의 간격이 열방향의 어느 위치에서도 동일하고, 열간의 정전 용량이 최소로 된다. 그렇지만, 주전극(Y)과의 대향 면적을 증가시키기 위해서, 어드레스 전극(A)의 폭을 부분적으로 크게 해도 좋다.
도 3은 어드레스 전극 형상의 제 2 예를 나타내는 도면, 도 4는 어드레스 전극 형상의 제 2 예를 나타내는 도면이다.
도 3에서, 어드레스 전극(Ab)은 주전극(X)의 투명 도전막(41)을 피해 각 열을 행방향으로 횡단하도록 패터닝되어 있다. 또한, 도 4에서, 어드레스 전극(Ac)은 가늘고 긴 공극(51)을 가진 직선대상으로 패터닝되고, 열에서의 행방향의 중앙에 배치되어 있다. 공극(51)에 의해 주전극(X)과 어드레스 전극(A)과의 대향면적이 주전극(Y)과 어드레스 전극(A)과의 대향 면적보다 작아져 있고, 이것에 의해 어드레스 방전의 확산이 방지된다.
도 5는 어드레스 전극 형상의 제 4 예를 나타내는 도면이다.
도 5에 있어서, 어드레스 전극(Ad)은 주전극(Y)의 투명 도전막(41)과 중첩되는 범위내의 부분의 폭이 다른 부분의 폭보다도 큰 주기적으로 폭이 변하는 직선대상으로 패터닝되어, 열에서의 행방향의 중앙에 배치되어 있다. 전극 폭이 작음으로써 주전극(X)과 어드레스 전극(A)과의 대향 면적이 주전극(Y)과 어드레스 전극(A)과의 대향 면적보다 작아져 있고, 이것에 의해 어드레스 방전의 확산이 방지된다. 주전극(Y) 및 주전극(X)의 투명 도전막(41)은 화면의 행방향의 전장에 걸쳐 뻗은 직선 부분(413)과, 열마다 직선 부분(413)으로부터 양측에 돌출한 T자형 부분(414)으로 되는 형상으로 패터닝되어 있다. 금속막(42)은 화면 내에서 직선 부분(413)과 완전하게 중첩된다. 어드레스 전극(Ad)에서의 폭의 큰 부분의 길이 범위는 어드레스 방전의 확산 방지 효과를 고려하여, 1쌍의 T자형 부분(414)에서의 행방향으로 뻗는 머리 부분끼리 사이의 범위로 선정되어 있다.
도 6은 구동 시퀀스의 일례를 나타내는 전압 파형도이다.
PDP(1)의 구동에 있어서, 1장면의 화상 정보인 프레임을 기수 필드 및 우수 필드로 2분할한다. 그리고, 기수 필드 기간(Tf1)에 있어서 기수행의 표시를 하고, 우수 필드 기간(Tf2)에 있어서 우수행의 표시를 한다. 즉, 1장면의 정보를 인터레이스(interlace) 형식으로 표시한다.
2값의 점등 제어에 의해 계조 표시(컬러 재현)를 하기 위해서, 기수 필드 및 우수 필드의 각각을 예를 들면 8개의 서브프레임으로 분할한다. 바꿔 말하면, 각 필드를 8개의 서브프레임의 집합으로 치환한다. 이들 서브필드에서의 휘도의 상대 비율이 대략 1:2:4:8:16:32:64:128이 되도록 웨이팅(weighting)을 두어 각 서브필드의 점등 유지 방전의 회수를 설정한다. 서브필드 단위의 점등/비점등의 조합으로 RGB의 각 색마다 256 단계의 휘도 설정을 할 수 있으므로, 표시가능한 색의 수는 2563이 된다. 다만, 서브필드를 휘도의 웨이트의 순으로 표시할 필요는 없다.
각 서브필드에 할당하는 서브필드 기간(Tsfj(j=1~8))은 화면 전체의 전하 분포를 균일화하는 준비 기간(TR), 표시 내용에 따른 대전 분포를 형성하는 어드레싱 기간(TA), 및 계조 레벨에 따른 휘도를 확보하기 위해서 점등 상태를 유지하는 유지 기간(TS)으로 된다. 각 서브필드 기간(Tsfj)에 있어서, 어드레싱 준비 기간(TR) 및 어드레싱 기간(TA)의 길이는 휘도의 웨이트에 관계없이 일정하지만, 유지 기간(TS)의 길이는 휘도의 웨이트가 클수록 길다. 결국, 1개의 필드(f)에 대응하는 8개의 서브필드 기간(Tsfj)의 길이는 서로 다르다.
도 6과 같이, 기수 필드의 각 서브필드에 대해서는, 먼저, 준비 기간(TR)에 모든 주전극(X)에 방전 개시 전압을 초과하는 파고치의 기입 펄스(Prx)를 인가한다. 이 때 모든 어드레스 전극(A)에는 기입 펄스(Prx)를 소거하기 위한 펄스(Pra)를 인가한다. 기입 펄스(Prx)의 인가에 의한 면방전으로 각 셀에 과잉의 벽전하가 형성되고, 펄스 강하에서 자기 소거 방전으로 벽전하가 거의 소실된다. 다음으로, 어드레싱 기간(TA)에서는, 각 주전극(Y)에 대해 차례로 스캔 펄스(Py)를 인가하여 행선택을 한다. 스캔 펄스(Py)에 동기시켜, 선택된 행 중 점등시켜야 할 셀에 대응한 어드레스 전극(A)에 어드레스 펄스(Pa)를 인가하여 어드레스 방전을 발생시킨다. 또한, 기수행에서 적당한 면방전이 발생되도록, 기수번째의 주전극(X)과 우수번째의 주전극(X)에 교호로 펄스를 인가한다. 그리고, 유지 기간(TS)에서는, 기수행에 대해서는 교호로 우수행에 대해서는 동시가 되는 타이밍으로 주전극(X)과 주전극(Y)에 유지 임펄스(Ps)를 인가한다.
한편, 우수 필드의 각 서브필드에 대해서도 준비 기간(TR)에 모든 주전극(X)에 기입 펄스(Prx)를 인가하여 벽전하를 소거한다. 또한, 어드레싱 기간(TA)에도, 기수 필드와 같이 각 주전극(Y)에 대해 차례로 스캔 펄스(Py)를 인가하고, 소정의 어드레스 전극(A)에 어드레스 펄스(Pa)를 인가한다. 다만, 우수 필드에서는, 스캔 펄스(Py)로 동기시켜 우수행에서 적당한 면방전이 발생하도록 기수번째의 주전극(X)과 우수번째의 주전극(X)에 교호로 펄스를 인가한다. 그리고, 유지 기간(TS)에는, 우수행에 대해서는 교호로 기수행에 대해서는 동시로 되는 타이밍으로 주전극(X)과 주전극(Y)에 유지 임펄스(Ps)를 인가한다.
이상의 실시 형태에서는 주전극을 전면측의 기판상에 배치하는 구조(소위 반사형)를 도시했지만, 주전극을 배면측의 기판상에 배치하는 구조(투과형)에도 본 발명을 적용할 수 있다. 투과형의 경우, 주전극은 금속막으로 되는 차광체라도 좋다. 주전극의 형상은 각 행의 방전 특성이 불균일로 되지 않는 범위에서 적당히 변경할 수 있다. 또한, 본 발명은 행마다 1쌍으로 되는 주전극을 배치하는 3전극 구성에도 적용 가능하다.
청구항 1 내지 청구항 6 또는 청구항 8 내지 청구항 11의 발명에 의하면, 어드레스 방전이 열방향으로 확대되는 것을 억제하여 어드레싱의 정밀도를 높일 수 있다.
청구항 7 또는 청구항 12의 발명에 의하면, 오류없는 고세밀의 표시를 실현할 수 할 수 있다.

Claims (12)

  1. 행선택을 위한 복수의 제 1 주전극과, 상기 복수의 제 1 주전극과 함께 행마다 면방전을 발생시키기 위한 전극쌍을 구성하는 복수의 제 2 주전극과, 열선택을 위한 복수의 어드레스 전극과, 방전 공간을 열마다 구획하는 격벽을 가지고, 각 열에 있어서 방전 공간이 화면의 전장에 걸쳐 연속된 구조의 플라즈마 디스플레이 패널로서,
    상기 복수의 제 1 주전극과 복수의 제 2 주전극이 1개씩 교호로 배열되고,
    상기 복수의 제 1 주전극의 각각 및 상기 복수의 제 2 주전극의 각각은 전극 면적을 확보하기 위한 투명 도전막과 전기 저항을 저감하기 위한 금속막으로 되고,
    상기 복수의 어드레스 전극의 각각은 화면에서의 각 열의 격벽간의 영역에 있어서, 적어도 상기 복수의 제 1 주전극의 금속막과 교차하고, 또한 상기 복수의 제 1 주전극의 금속막과의 대향 면적에 비해 상기 복수의 제 2 주전극의 금속막과의 대향 면적이 작은 패턴으로 형성되어 있는
    것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1항에 있어서,
    상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있고,
    상기 복수의 제 1 주전극 및 복수의 제 2 주전극의 투명 도전막은 그것과 중첩되는 금속막의 열방향의 일단측 및 다른 일단측에 각각 T자형으로 돌출한 형상으로 패터닝되어 있는
    것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1항에 있어서, 상기 복수의 어드레스 전극의 각각은 상기 영역에서의 행방향의 중앙 위치에서 상기 복수의 제 1 주전극의 금속막과 교차하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1항에 있어서, 상기 복수의 어드레스 전극의 각각은 상기 복수의 제 1 주전극의 금속막과 교차하는 부분의 폭이 상기 복수의 제 2 주전극의 금속막과 교차하는 부분의 폭보다도 큰 주기적으로 폭이 변하는 직선대상(直線帶狀)으로 패터닝되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 1항에 있어서,
    상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있고,
    상기 복수의 제 1 주전극 및 복수의 제 2 주전극의 투명 도전막은 그것과 충첩되는 금속막의 열방향의 일단측 및 다른 일단측에 각각 T자형으로 돌출한 형상으로 패터닝되어 있고,
    상기 복수의 어드레스 전극의 각각은 상기 복수의 제 1 주전극의 투명 도전막과 중첩되는 범위내의 부분의 폭이 다른 부분의 폭보다도 큰 주기적으로 폭이 변하는 직선대상으로 패터닝되어서, 상기 영역에서의 행방향의 중앙에 배치되어 있는
    것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 2항 기재의 플라즈마 디스플레이 패널을 구동하는 방법으로서,
    표시 대상의 화상을 기수 필드와 우수 필드로 나누어 표시하고,
    기수 필드의 표시에 있어서는, 모든 제 1 주전극 및 어드레스 전극의 전위를 개별적으로 제어하여 기수행의 어드레싱을 행하고, 그것에 계속하여 기수행의 전극쌍에 면방전을 발생시키기 위한 전압을 주기적으로 인가하고,
    우수 필드의 표시에 있어서는, 모든 제 1 주전극 및 어드레스 전극의 전위를 개별적으로 제어하여 우수행의 어드레싱을 행하고, 그것에 계속하여 우수행의 전극쌍에 면방전을 발생시키기 위한 전압을 주기적으로 인가하는
    것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 행선택을 위한 복수의 제 1 주전극과, 상기 복수의 제 1 주전극과 함께 행마다 면방전을 발생시키기 위한 전극쌍을 구성하는 복수의 제 2 주전극과, 열선택을 위한 복수의 어드레스 전극과, 방전 공간을 열마다 구획하는 격벽을 가지고, 각 열에 있어서 방전 공간이 화면의 전장에 걸쳐 연속된 구조의 플라즈마 디스플레이 패널로서,
    상기 복수의 제 1 주전극과 복수의 제 2 주전극이 1개씩 교호로 배열되고,
    상기 복수의 어드레스 전극의 각각은, 화면에서의 각 열의 격벽간의 영역에 있어서, 상기 복수의 제 1 주전극과 교차하고 또한 상기 복수의 제 2 주전극과 교차하지 않는 패턴으로 형성되어 있는
    것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 5항에 있어서, 상기 복수의 어드레스 전극 중 상기 복수의 제 2 주전극과 교차하는 부분은 상기 격벽에 의해 방전 공간에 대해 절연되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 8항에 있어서, 상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 8항에 있어서,
    상기 복수의 제 1 주전극과 복수의 제 2 주전극이 등간격으로 배열되어 있고,
    상기 복수의 제 1 주전극 및 복수의 제 2 주전극의 투명 도전막은 그것과 중첩되는 금속막의 열방향의 일단측 및 다른 일단측에 각각 T자형으로 돌출한 형상으로 패터닝되어 있는
    것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 10항 기재의 플라즈마 디스플레이 패널을 구동하는 방법으로서,
    표시 대상의 화상을 기수 필드와 우수 필드로 나누어 표시하고,
    기수 필드의 표시에 있어서는, 모든 제 1 주전극 및 어드레스 전극의 전위를 개별적으로 제어하여 기수행의 어드레싱을 행하고, 그것에 계속하여 기수행의 전극쌍에 면방전을 발생시키기 위한 전압을 주기적으로 인가하고,
    우수 필드의 표시에 있어서는, 모든 제 1 주전극 및 어드레스 전극의 전위를 개별적으로 제어하여 우수행의 어드레싱을 하고, 그것에 계속하여 우수행의 전극쌍에 면방전을 발생시키기 위한 전압을 주기적으로 인가하는
    것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1020000011257A 1999-10-28 2000-03-07 플라즈마 디스플레이 패널 및 그 구동 방법 KR100691674B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30620699A JP3576051B2 (ja) 1999-10-28 1999-10-28 プラズマディスプレイパネル及びその駆動方法
JP99-306206 1999-10-28

Publications (2)

Publication Number Publication Date
KR20010039542A true KR20010039542A (ko) 2001-05-15
KR100691674B1 KR100691674B1 (ko) 2007-03-09

Family

ID=17954281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011257A KR100691674B1 (ko) 1999-10-28 2000-03-07 플라즈마 디스플레이 패널 및 그 구동 방법

Country Status (3)

Country Link
US (1) US6714175B1 (ko)
JP (1) JP3576051B2 (ko)
KR (1) KR100691674B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808230B1 (ko) * 1998-11-20 2008-02-29 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마 디스플레이 패널의 구동 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007216A (ja) * 2001-06-25 2003-01-10 Nec Corp プラズマディスプレイパネル及びその製造方法
US6853136B2 (en) * 2001-08-20 2005-02-08 Samsung Sdi Co., Ltd. Plasma display panel having delta discharge cell arrangement
JP2003288844A (ja) * 2002-03-27 2003-10-10 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル
JP3940899B2 (ja) 2002-03-28 2007-07-04 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネル
KR100580683B1 (ko) * 2002-12-20 2006-05-15 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100522691B1 (ko) * 2003-06-28 2005-10-19 삼성에스디아이 주식회사 플라즈마 표시장치
KR100515362B1 (ko) * 2003-09-04 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
TWI235399B (en) * 2003-12-05 2005-07-01 Au Optronics Corp Plasma display panel
JP2006092756A (ja) * 2004-09-21 2006-04-06 Okaya Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
KR100669738B1 (ko) 2004-10-19 2007-01-16 삼성에스디아이 주식회사 전극의 구조가 개선된 플라즈마 디스플레이 패널
KR100599630B1 (ko) * 2005-01-20 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100658719B1 (ko) * 2005-04-29 2006-12-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100743065B1 (ko) * 2005-09-09 2007-07-26 엘지전자 주식회사 방전에 유리한 구조를 갖는 플라즈마 디스플레이 패널의 구조 및 그 제조방법
KR100820972B1 (ko) * 2005-10-11 2008-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치
CN101395690A (zh) * 2006-06-07 2009-03-25 日立等离子显示器股份有限公司 等离子体显示面板
WO2008001428A1 (fr) * 2006-06-27 2008-01-03 Hitachi Plasma Display Limited Écran à plasma
KR100829747B1 (ko) * 2006-11-01 2008-05-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100875117B1 (ko) * 2007-07-26 2008-12-22 삼성에스디아이 주식회사 어드레싱 효율이 개선되는 플라즈마 디스플레이 패널
WO2009050760A1 (ja) * 2007-10-15 2009-04-23 Hitachi, Ltd. プラズマディスプレイパネル
JP2009163933A (ja) * 2007-12-28 2009-07-23 Hitachi Ltd プラズマディスプレイパネル
JP5033681B2 (ja) * 2008-03-07 2012-09-26 株式会社日立製作所 プラズマディスプレイ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962039B2 (ja) 1992-04-23 1999-10-12 日本電気株式会社 プラズマディスプレイパネル
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JP3221341B2 (ja) * 1997-01-27 2001-10-22 富士通株式会社 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
KR19990034466A (ko) * 1997-10-29 1999-05-15 엄길용 플라즈마 표시소자의 전극구조
KR19990065299A (ko) * 1998-01-12 1999-08-05 손욱 플라즈마 디스플레이 패널
JPH11213894A (ja) * 1998-01-23 1999-08-06 Fujitsu Ltd プラズマディスプレイパネル
KR20000001744A (ko) * 1998-06-13 2000-01-15 구자홍 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100298932B1 (ko) * 1998-07-10 2001-10-27 구자홍 플라즈마디스플레이패널의구동방법
US6479932B1 (en) * 1998-09-22 2002-11-12 Nec Corporation AC plasma display panel
KR100300415B1 (ko) * 1999-01-18 2001-09-26 김순택 면방전형 플라즈마 표시 패널 및 그 구동방법
KR20010004100A (ko) * 1999-06-28 2001-01-15 김영환 유지구간 중의 휘도 저하를 방지할 수 있는 플라즈마 디스플레이 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808230B1 (ko) * 1998-11-20 2008-02-29 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마 디스플레이 패널의 구동 방법

Also Published As

Publication number Publication date
JP3576051B2 (ja) 2004-10-13
US6714175B1 (en) 2004-03-30
KR100691674B1 (ko) 2007-03-09
JP2001126629A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
JP3838311B2 (ja) プラズマディスプレイパネル
KR100691674B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
US8044888B2 (en) Surface discharge type plasma display panel divided into a plurality of sub-screens
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100778813B1 (ko) 화상 표시 방법 및 표시 장치
US6727869B1 (en) Display panel and its driving method
JP2000251739A (ja) 面放電型プラズマディスプレイパネル
EP1349190B1 (en) Plasma display panel
JP2000223034A (ja) プラズマディスプレイパネル
JP3578543B2 (ja) Pdpの駆動方法
US7379032B2 (en) Plasma display device
KR100771561B1 (ko) 플라즈마 디스플레이 패널
JPH08212933A (ja) 面放電型プラズマディスプレイパネル及びその駆動方法
JP4251383B2 (ja) 面放電型pdp及び駆動方法
JP3182280B2 (ja) Ac面放電型プラズマディスプレイパネル及びその駆動方法
JP4003873B2 (ja) プラズマディスプレイパネル
JP2001176395A (ja) プラズマディスプレイパネル
JP2013152835A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee